JPS5827369A - 短チヤネル形電界効果トランジスタ - Google Patents
短チヤネル形電界効果トランジスタInfo
- Publication number
- JPS5827369A JPS5827369A JP12428782A JP12428782A JPS5827369A JP S5827369 A JPS5827369 A JP S5827369A JP 12428782 A JP12428782 A JP 12428782A JP 12428782 A JP12428782 A JP 12428782A JP S5827369 A JPS5827369 A JP S5827369A
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain
- substrate
- conductivity type
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims 7
- 241000345998 Calamus manan Species 0.000 claims 1
- 235000012950 rattan cane Nutrition 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- 230000000844 anti-bacterial effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
板突抜は電流の有害な影響を除去する丸めにソース値域
とドレイン領域との間に配設された制御グノグ部ｔ−Ｗ
する改良された蝮チャネル形電界効果トランノスタに関
する 一一の小さな７リコ／領域（テラｆ）上にｉＬ７ｏ，ｕ
ｏｏ 個以上の金属・酸化物・半導体形電界効果トラ
ンノスタ（ ＭＯＳＦＥＴ）及び他の論理装置をざんで
いる超大規模集積（ＶＬＳＩ）回路を得たいというｇｌ
．望があめので、装置の大きさ全小形化ｒるための研究
が従来からたゆまなく行なわれている、改善がなされる
に従い，一つのテラ！上により大きな自蔵式の電子装置
を作ることが司能となり、この装置は，より大きな電子
的スイッチング能力を有し．一機能当りの値段がより安
く，益々被雑な機能會行なうことができ，使用電力がよ
り少なく、またこれらの機能ｔより短時間で行なうこと
ができるようになる。一項は、全ての装置・１法及び電
圧レベルを比例的に減小させ，及びドーピングのしくル
を適当に変化させるだけでよいと考えられていた。最初
は，このやり方で充分であった，しかし、後で説明する
ように，装置の全ての素子寸法を．噂にそれだけを減小
させるだけでは，論理装置の性能を低下させ、そして更
とドレイン領域との間に配設された制御グノグ部ｔ−Ｗ
する改良された蝮チャネル形電界効果トランノスタに関
する 一一の小さな７リコ／領域（テラｆ）上にｉＬ７ｏ，ｕ
ｏｏ 個以上の金属・酸化物・半導体形電界効果トラ
ンノスタ（ ＭＯＳＦＥＴ）及び他の論理装置をざんで
いる超大規模集積（ＶＬＳＩ）回路を得たいというｇｌ
．望があめので、装置の大きさ全小形化ｒるための研究
が従来からたゆまなく行なわれている、改善がなされる
に従い，一つのテラ！上により大きな自蔵式の電子装置
を作ることが司能となり、この装置は，より大きな電子
的スイッチング能力を有し．一機能当りの値段がより安
く，益々被雑な機能會行なうことができ，使用電力がよ
り少なく、またこれらの機能ｔより短時間で行なうこと
ができるようになる。一項は、全ての装置・１法及び電
圧レベルを比例的に減小させ，及びドーピングのしくル
を適当に変化させるだけでよいと考えられていた。最初
は，このやり方で充分であった，しかし、後で説明する
ように，装置の全ての素子寸法を．噂にそれだけを減小
させるだけでは，論理装置の性能を低下させ、そして更
【・こはその作動ｔ−阻害するという問題が早急に生ず
る。 第１ 図ＶＣ示す従来＋７）ＭＯＳＦＥＴ装ｆｉｎ：お
いては。 高い体積抵抗率の，ＰまたはＮのいずれかの導電形の，
単結晶質の，または軽くドーグした半導体の支持用基板
１が設けられている。上記基板本体１と反対の導電形の
２つの互いに間隔ケおく強くドーグした低抵抗率の領域
（ノース２及びドレイン３）が、適当なげーグ剤の選択
的拡散によって上記基板１内に形成されている。一般に
，これらλつの拡散領域を分離している距ｌｉｌは／μ
麓の程度である。多結晶シリコンまたはアルミニウムの
ような適当な金属の薄い導電層（′１′−）４）が。 上記ソース領域とドレイ／領域との間の区域の上に横た
わっているが，二酸化シリコンの薄い誘電体層５によっ
て上記の諸領域及び基板ｌからは電Ａ的に絶縁されてい
る。二酸化シリコン以外の誘電体材引を用いである場合
は、この装置ｆはＭＩＳＦＥＴ と呼Ｖまれる。本明細
書においては。 ＭＯＳＦＥＴ なる飴を用いである場合は、特にことわ
らない限り、ＭＩＳＦＥＴ なる飴もこれと同等である
ものとする。回路内では、この単一の装置は。 低抵抗率のノース領域及びドレイ／領域に接続さｔまた
１１！Ｉ例り金属製のオーム接点によって他の装置ＶＣ
接続される。この装置は、適当な電圧源を、基板に灼し
てノース２デート及びドレインに接続することによって
作動させられる。 ｒ−）はこの装置の制御部材として働く。ｒ−ト電圧Ｖ
ａがしきい［Ｖ□ 以下である場合には、ノース接合と
ドレイ／接合との間に基板を通って横方向電流か流れる
ことはない。しかし、ＩＩｋ通的ｖｃｎ、ｒ’ｔｒｗの
ゲ９−ト対ソースのスイッチング電圧Ｌ ’ｒ’ −）
Ｌきい電圧）をｒ−トに印加−すると１反灼害電形の
反転層６がｒ−）の直下の基板内に銹発され、ノース領
域とドレイ／領域との関に導電路またはチャネルを提供
する（説明の便宜上、第２図及び後続の図においては、
交叉斜Ｉｎ付して示す）。電流を運ぶ表面チャネルが’
？ ）に対する電子印加によって形成されるというこ
の常時「オフ」型の作動は［工／）・ンスメ／ト」モー
ドと呼ばれる。 装置が常時「オン」であって、零の？−ト電圧において
ソース領域とドレイン領域との間に基板を通る導電チャ
ネルを備えており、そして、適当な大きさ及び極性のＰ
−）・ノース関電圧を印加すると上記チャネル内の電荷
千ヤリャのａ置が減少して電流がピンチオフされる場合
には、この型の作動をＩ−ガ！レツー７ヨン」モードと
呼ぶ。 ノースとドレイ／との間のチャネルｔｓｃｋ短くして装
置の大きさｆｒ減小させることによって有利な結果を得
ることができ九が、これに伴って問題が生じた。チャネ
ル長を減小させるときに生ずる主な性能上の制＠は突抜
は現象である。この現象は。 装置の上記の有利な作動に逆行するものであり。 ？−トによって行なわれる制御機能をかなり低下させ、
また場合によっては消滅させる。突抜は現数は、ドレイ
／接合が増大したためにドレインの固りの望乏′ＬｉＪ
ｌ域が、比較的軽くドーｆされている承恨本体内へ全て
の方向に広がる（第２図に種々の破−でボすＪときに生
ずる。ドレイン電圧が充分１゛Ｃ＋＋１くなると、成長
しつつあるドレイン空乏領域は！−スの周りの空乏領域
と重なり（Ｍ、２図に破線でボすように）、電荷キャリ
ヤがソースから１ルイ／更乏饋域内へ直接に注入される
ようになり、鹸仝乏唄城において該キャリヤは電界によ
ってドレインへ同って掃引される。 ｓｔ力１・ネル形の装置において空乏領・域を小さくし
且つ突抜は現象を最少化するためには、チャネル基板饋
−のＪ−＃電率を増大させる。しかし、空乏狽域が小さ
くなっても１強いドーピング（接合の隙ざまで処ひてい
る）が接合容量を増大させ、そのために装置のスイッチ
フグ速度が遅くなる。従つ−Ｃ，曳好な装置設計として
Ｆｉ、通例、ドーピングのレベル・及び’ｍＦｆＴｔ適
切に釣り合わせ、チャネルσノための破小唄の長さを許
しなから空乏領域及び嵌合谷−を最小限化する。 空乏領域の有害な影響を減らすために従来から行なわれ
ている他の手段をｓ３図に示す。すなわち、ソース領域
及びドレイン領域を極度に浅い拡散領域として基板内に
形成するよとのようにすると、前述したように空乏領域
７は生長するが、この生長は主としてソース接合及びド
レイ／接合の下で基板本体内に延び、これら接合相互間
には余り延びない。突抜は現Ｓは生じない、この装置の
構造は、その主たる目的においては成功したが。 他の問題を発生させた。すなわち、電極からＩ！接に基
板へのスノタイクまたは翅絡８ｔ−生じさせることなし
に上記の極度に浅い接合領域に対して良好なす−二接点
を作ることが困難である。 突抜は現象及び接合容量を減らすことにおいてほぼ成功
した従来の手段をｇｊ図に示す。これは米国特許纂≠、
０／／、３７１Ｉ％に開ボされているものである。図示
のＭＯ８ＦＥＴ装置は、各々が１強くドーグされた浅い
拡散１ｆｌ１２’Ｌ３’（チップＳ）及び軽くドーグさ
れた深い拡散部分２’、３’をもって形成されたソース
接合及びドレイ／接合をもって構成されており、上記浅
い拡散部分相互間には比較的旬いチャネル６′がある。 上記深い拡散部分の相鉦関間隔は、空乏領域７′が大き
くなったときでも突接は現象を避けることのできるよう
に、充分に大きぐさｔているユ同様に、米国特許第≠、
θ♂θ、乙／ざ号に教示されているＭＩＳＦＥＴ装置、
工、−”−）の下のチャネルを短くシ、且つ同時Ｋ 、
深い拡散部分音、空乏領域の突接は現象を除去するよう
に互いに離隔させたチッダインプラント慎造を有す。し
かし、この設計においてもまた。チャネルを益々短くシ
、そして装置を益々小形化するＶこつれて、限界のある
ことが−められた。 上記に来の諸構造に２いては、突接は現象を防止し及び
憬合谷童を最小化するためには接合の間隔とドーピング
のレベルとの間の微妙な釣合いが必費であるーしかし
装置の寸法が益々小さくなるにつれて１問題は益々悪化
し、釣合いを完全に侍ることがむずかしくなる。 従って、一本発明は、ノースとドレイ／との間の更ＶＣ
短いチャネルを可能ならしめ、且つ、従来要求されてい
たような装置の臨界的・ンラメータを釣り合わせること
の必ｉｔ除去し、しかも所望の効果を新規な仕方で得る
という解決法を提供するように独特に設計した改良され
た短チャネル形電界効果トラ／ノスタを目的とするもの
である。本発明においては、浅い拡散部分またはチップ
部の下に、深い拡散部分の前面にｍ接誉触させて、基板
と同じ導電形の史に高度にドーグしたプラグ部筐念はス
トン・譬部の形式の他の拡散部分を設けることにより、
突接は現象が生ずる可能性のある深い拡散領域内に、ソ
ースからドレインへの電流の流れに対抗する遮蔽体を設
ける。 以下１本発明の詳細及びその利点について図面を参照し
て説明する。 第７図ないし第≠図にホす従来の装置については上に略
述した。以下１本発明のｆ＃現な装置について第５図な
いし第７図を参照して説明する。 第５図に示す本発明の実施例は、常時「オフ」テするエ
ン・・／スメ／トモード型の装置を示すものである。こ
の装置は、約１０１５鳳子／ｄの低いドーｆ−１濃度を
有するＰ形の単結晶シリコンの本体基板１０を備えてい
る。基板１０内に配設された２つのｃ 形の拡散接合部
１２及び１４はそれぞれソース及びドレインとして働く
。各拡散接合部１２及び１４は、約０．７μｍ の深さ
まで延びる深い拡散領域】６及び１８、及び０．７μｍ
よりもかなり小さな深ざまで延びる浅い拡散領域すなわ
ちチップ部２０及び２２を含んでいる。これら領域の各
々のｔ゛−グ剤濃度は、上述したように、所望の有利な
結果を得、且つ有書な結果を最少化するように選定され
ている。このように、深い拡散領域１６及び１Ｂは、相
互接続及び接触のための藺い導電率を有するように最適
化され、そして。 砒素または燐のようなｊｉ桶な材料で約／（７１９原子
／−の表面ドーピングａ度にドーグされている。同様１
１Ｃ，浅い拡散領域２０及び２２は、極度の浅さに？Ｊ
してｉ＆通化され、そして、砒素のような適当な材料
で約１０１６原子／ｃＩ／ｌの表面ドーピング濃度にド
ーグされている。０．３ｐｍというような短い長稈を口
するチャネルがチップ部２０及び２２の附同表面間に延
びている。λつの比較的強くドーグしたＰ＋ 形のｌラ
グ部ま九はストン・置部がテラｆｆ１４２０及び２２の
下に拡散されている。上記ｌラダ部は、＠素で約１０１
７腺子／ｃｄのドーピング貴度に適当にドーグされてい
る。約θ：０３ｐｍの厚さを有する二酸化シリコンまた
は他の適当な絶縁材料の薄い誘電体層２８が、上記基板
の表面上に。 ソース１２及びドレイ／１４のテッグ慣域２０及び２２
から延びて設けられている。強くドーグした多結晶シリ
コンまたはアルミニウムのような適当な相互接続材料の
導電層３０が、誘電体層２Ｂの上１に積って、約！；
ｐ＊の厚さに設けられている。 ノース１２及びドレイン１４に対してそれぞれリード３
２及び３４で表わすオーム接点が、深い拡散領域１６及
び１８の上に設けられている。 米国特ＩＦＦ耐≠、／り♂、２ｊＯ号に教示されている
方法または類似の方法を用いて、ここに図示するような
、深い拡散部分及び浅い拡散部分ｔ−含むソース及びド
レイン全有利に形成することができる。 次いで、−６図に下すように、上記ソース及びドレイン
とほぼ同じ広がりの領域における適当に選足シタドー！
剤のインデラントドービ／グにより。 戸ラグ＠２０及び２２を形成する。このブラダのイ；／
／’ノットドーピングの正味の効果として、深い拡散
領域１６及びプラグ部２０をＮ 形のままＶＣ保持し、
一方、ｆラグ部をＰ４ 形にするということが重要で
ろる。装置の製作中にプラグ部を位置決めするには２つ
の重要な要件がある。すなわち、第１Ｖｃは、”ｙ’−
）すなわち導電層３０の直下に反転１ｍ３６の形成全可
能ならしめるためにプラグ部２０及び２２の対向部分を
非封鎖状態にして↓・かなければならないこと、及びＩ
ＩＡλには、プラグ部の拡散の深さが深い拡散領域１６
及び１８よりも僅かに洩〈なければならないことである
。 ｌラグｓの拡散がソース及びドレイ／の拡散領域よりも
深くなったとすると、上記のＮ 形にドーグされた領域
１６及び１８と強くドーグされたＰ＋ 形のプラグ部と
の間の界面における装置全体の接金容置が許容できない
値に増大する。 作動ＶＣおいては、この新規な装置は、従来この型の論
理装置においてｊＫ幀性ｔもって得ることができていた
ものよりも短いチャネル長を許す。この改良された形状
は、選択的にドーグされた従来の装置の場合にあったよ
うな装置全体の接合容置を実質的に増大させることなし
に突抜けの間Ｍを独立に除去する 要すれば、プラグ部をもつと強くドープして突抜けを更
に防止するようにすることができる。もちろん、ｈｔｔ
述したように、かかるドーピングμテッグ部とｆラグ部
との界面における接合容量を増大させるという影４１ｔ
−有す。しかし、プラグ部は装置全体の面積のうちの小
さな部分を占めるだけであるから、接合容量がこの制限
された領域において大きくなっても、装置の作動に対す
るこの影響は無視できる。同時に、深い拡散領域１６及
び１８は軒くドーグされた基板と界面をなしており。 従って、装置のこの大半の面積部分における接合谷ｊｔ
ｋを実質的に減少させる。この構成は空乏領域の生長を
増すが、ｆラグ部が、深い拡ｉ＊憤域の互いに対向する
部分からの空乏領域の生長に対するイノノ一体とし−Ｃ
剛＜ ＝従って、第５図において見らｈ６ように、空乏
領域（破線で示す）の生長は上ａ＋ｊ保い拡散領域の下
だけに制限され、突抜けに対し−（ｉＪ影曽しない。 本発明の他の実施例を嬉７図に示す。この実施ｖ４は、
′に時は「オン」である、すなわち、ｒ−）電比がし、
きい値以下である時はソースとドレインとの間に電流が
常時的に流れる７″グリーンヨ／モード型の装ｒｉｔを
示すものである。適当な極性の充７／な７”−ト亀圧を
印加するとｍ流はピンチオフさ１（る この装（！ｉは
Ｐ形の基板３８を備えており。 餞基叡内ｋＣは、各々が浅い領域及び深い領域を含んで
いるＮ＋形のノース拡散領域４０及びドレイ／拡赦憤域
４２が形成されている。Ｎ形にドーグさｒｌたナヤネル
領域４４が、ｒ−ト４６の下に在るノースとドレインと
の間の領域にわ九って延びている。上１γ°−トは、基
板３８の上に仕る酸化物層または他の絶縁ｊ−４８及び
導電層５０から成っている。第５図及び第６図の実施例
圧水したものと同様の５〈ドレープしたＰ゛形のプラグ
部Ｄ２及び５４が、上記ソース及びドレイ／の浅い拡散
領域の下に在って基板３Ｂまで下方へ延びている。 作動においては、ｆ−ト４６にスイッチング電圧を加え
ると、該ｒ−）の下にＮ影領域４４として形成されてい
る反転層がＰ形に変換され、導電が連断される。ｌラグ
部５２及び５４がない場合は、ピンチオフ電流制御は本
来的に遅く、一般により高いＰ −） ！圧を必要とす
る。その理由は容易に解る。すなわち、大きな容積の半
導体材料（領域４４全体）ｆｔ変換させることが必要と
なるからである。本発明は、このモードにおいて、２つ
の理由でこの装置の作動速度を大巾に高めるものである
。すなわち、絹／には、電ｆｉｔピンチオフするために
Ｆｉ？−）・の下の極めて浅い領域上空乏化または変換
するだけでよい。菖λｌこは、ｆラグ部が空乏領域を除
去し、従ってまた。この皺の従来の装置においてピンチ
オフ後に形成される突抜けを除去するので、ノースとド
レインとの間の短いチャネルｔＶｔに縮小することがで
きる。 本発明の史に他の実施例’ｉ：ｗｃｔ図に示す。この夾
り例は、ノース５６．ドレインｂ８．チャネル慣域６０
甚びに！ラグ部６２及び６４が絶縁物６６上に配設され
ているという点で本発明の前述の５１！ｈ例と異なって
いる。この装置は、チャネル領域６０にＰ形のドープ剤
を用いるかＮ形のドープ剤を用いるかにより、工／ハン
スメントモードまたＶｉガデレノーンヨンモードとなる
。この構造に、突接は全防止するように、並びに、ノー
ス及びドレインの採い拡散領域の下の接合容量を除去す
るように完全に最適化されている。 以上１本発明をその実施例について説明したが。 待計錆ボの範囲に記載の如き本発明の精神を逸脱するこ
となしに構造の細部についての多くの変更が口ｊ舵であ
る
る。 第１ 図ＶＣ示す従来＋７）ＭＯＳＦＥＴ装ｆｉｎ：お
いては。 高い体積抵抗率の，ＰまたはＮのいずれかの導電形の，
単結晶質の，または軽くドーグした半導体の支持用基板
１が設けられている。上記基板本体１と反対の導電形の
２つの互いに間隔ケおく強くドーグした低抵抗率の領域
（ノース２及びドレイン３）が、適当なげーグ剤の選択
的拡散によって上記基板１内に形成されている。一般に
，これらλつの拡散領域を分離している距ｌｉｌは／μ
麓の程度である。多結晶シリコンまたはアルミニウムの
ような適当な金属の薄い導電層（′１′−）４）が。 上記ソース領域とドレイ／領域との間の区域の上に横た
わっているが，二酸化シリコンの薄い誘電体層５によっ
て上記の諸領域及び基板ｌからは電Ａ的に絶縁されてい
る。二酸化シリコン以外の誘電体材引を用いである場合
は、この装置ｆはＭＩＳＦＥＴ と呼Ｖまれる。本明細
書においては。 ＭＯＳＦＥＴ なる飴を用いである場合は、特にことわ
らない限り、ＭＩＳＦＥＴ なる飴もこれと同等である
ものとする。回路内では、この単一の装置は。 低抵抗率のノース領域及びドレイ／領域に接続さｔまた
１１！Ｉ例り金属製のオーム接点によって他の装置ＶＣ
接続される。この装置は、適当な電圧源を、基板に灼し
てノース２デート及びドレインに接続することによって
作動させられる。 ｒ−）はこの装置の制御部材として働く。ｒ−ト電圧Ｖ
ａがしきい［Ｖ□ 以下である場合には、ノース接合と
ドレイ／接合との間に基板を通って横方向電流か流れる
ことはない。しかし、ＩＩｋ通的ｖｃｎ、ｒ’ｔｒｗの
ゲ９−ト対ソースのスイッチング電圧Ｌ ’ｒ’ −）
Ｌきい電圧）をｒ−トに印加−すると１反灼害電形の
反転層６がｒ−）の直下の基板内に銹発され、ノース領
域とドレイ／領域との関に導電路またはチャネルを提供
する（説明の便宜上、第２図及び後続の図においては、
交叉斜Ｉｎ付して示す）。電流を運ぶ表面チャネルが’
？ ）に対する電子印加によって形成されるというこ
の常時「オフ」型の作動は［工／）・ンスメ／ト」モー
ドと呼ばれる。 装置が常時「オン」であって、零の？−ト電圧において
ソース領域とドレイン領域との間に基板を通る導電チャ
ネルを備えており、そして、適当な大きさ及び極性のＰ
−）・ノース関電圧を印加すると上記チャネル内の電荷
千ヤリャのａ置が減少して電流がピンチオフされる場合
には、この型の作動をＩ−ガ！レツー７ヨン」モードと
呼ぶ。 ノースとドレイ／との間のチャネルｔｓｃｋ短くして装
置の大きさｆｒ減小させることによって有利な結果を得
ることができ九が、これに伴って問題が生じた。チャネ
ル長を減小させるときに生ずる主な性能上の制＠は突抜
は現象である。この現象は。 装置の上記の有利な作動に逆行するものであり。 ？−トによって行なわれる制御機能をかなり低下させ、
また場合によっては消滅させる。突抜は現数は、ドレイ
／接合が増大したためにドレインの固りの望乏′ＬｉＪ
ｌ域が、比較的軽くドーｆされている承恨本体内へ全て
の方向に広がる（第２図に種々の破−でボすＪときに生
ずる。ドレイン電圧が充分１゛Ｃ＋＋１くなると、成長
しつつあるドレイン空乏領域は！−スの周りの空乏領域
と重なり（Ｍ、２図に破線でボすように）、電荷キャリ
ヤがソースから１ルイ／更乏饋域内へ直接に注入される
ようになり、鹸仝乏唄城において該キャリヤは電界によ
ってドレインへ同って掃引される。 ｓｔ力１・ネル形の装置において空乏領・域を小さくし
且つ突抜は現象を最少化するためには、チャネル基板饋
−のＪ−＃電率を増大させる。しかし、空乏狽域が小さ
くなっても１強いドーピング（接合の隙ざまで処ひてい
る）が接合容量を増大させ、そのために装置のスイッチ
フグ速度が遅くなる。従つ−Ｃ，曳好な装置設計として
Ｆｉ、通例、ドーピングのレベル・及び’ｍＦｆＴｔ適
切に釣り合わせ、チャネルσノための破小唄の長さを許
しなから空乏領域及び嵌合谷−を最小限化する。 空乏領域の有害な影響を減らすために従来から行なわれ
ている他の手段をｓ３図に示す。すなわち、ソース領域
及びドレイン領域を極度に浅い拡散領域として基板内に
形成するよとのようにすると、前述したように空乏領域
７は生長するが、この生長は主としてソース接合及びド
レイ／接合の下で基板本体内に延び、これら接合相互間
には余り延びない。突抜は現Ｓは生じない、この装置の
構造は、その主たる目的においては成功したが。 他の問題を発生させた。すなわち、電極からＩ！接に基
板へのスノタイクまたは翅絡８ｔ−生じさせることなし
に上記の極度に浅い接合領域に対して良好なす−二接点
を作ることが困難である。 突抜は現象及び接合容量を減らすことにおいてほぼ成功
した従来の手段をｇｊ図に示す。これは米国特許纂≠、
０／／、３７１Ｉ％に開ボされているものである。図示
のＭＯ８ＦＥＴ装置は、各々が１強くドーグされた浅い
拡散１ｆｌ１２’Ｌ３’（チップＳ）及び軽くドーグさ
れた深い拡散部分２’、３’をもって形成されたソース
接合及びドレイ／接合をもって構成されており、上記浅
い拡散部分相互間には比較的旬いチャネル６′がある。 上記深い拡散部分の相鉦関間隔は、空乏領域７′が大き
くなったときでも突接は現象を避けることのできるよう
に、充分に大きぐさｔているユ同様に、米国特許第≠、
θ♂θ、乙／ざ号に教示されているＭＩＳＦＥＴ装置、
工、−”−）の下のチャネルを短くシ、且つ同時Ｋ 、
深い拡散部分音、空乏領域の突接は現象を除去するよう
に互いに離隔させたチッダインプラント慎造を有す。し
かし、この設計においてもまた。チャネルを益々短くシ
、そして装置を益々小形化するＶこつれて、限界のある
ことが−められた。 上記に来の諸構造に２いては、突接は現象を防止し及び
憬合谷童を最小化するためには接合の間隔とドーピング
のレベルとの間の微妙な釣合いが必費であるーしかし
装置の寸法が益々小さくなるにつれて１問題は益々悪化
し、釣合いを完全に侍ることがむずかしくなる。 従って、一本発明は、ノースとドレイ／との間の更ＶＣ
短いチャネルを可能ならしめ、且つ、従来要求されてい
たような装置の臨界的・ンラメータを釣り合わせること
の必ｉｔ除去し、しかも所望の効果を新規な仕方で得る
という解決法を提供するように独特に設計した改良され
た短チャネル形電界効果トラ／ノスタを目的とするもの
である。本発明においては、浅い拡散部分またはチップ
部の下に、深い拡散部分の前面にｍ接誉触させて、基板
と同じ導電形の史に高度にドーグしたプラグ部筐念はス
トン・譬部の形式の他の拡散部分を設けることにより、
突接は現象が生ずる可能性のある深い拡散領域内に、ソ
ースからドレインへの電流の流れに対抗する遮蔽体を設
ける。 以下１本発明の詳細及びその利点について図面を参照し
て説明する。 第７図ないし第≠図にホす従来の装置については上に略
述した。以下１本発明のｆ＃現な装置について第５図な
いし第７図を参照して説明する。 第５図に示す本発明の実施例は、常時「オフ」テするエ
ン・・／スメ／トモード型の装置を示すものである。こ
の装置は、約１０１５鳳子／ｄの低いドーｆ−１濃度を
有するＰ形の単結晶シリコンの本体基板１０を備えてい
る。基板１０内に配設された２つのｃ 形の拡散接合部
１２及び１４はそれぞれソース及びドレインとして働く
。各拡散接合部１２及び１４は、約０．７μｍ の深さ
まで延びる深い拡散領域】６及び１８、及び０．７μｍ
よりもかなり小さな深ざまで延びる浅い拡散領域すなわ
ちチップ部２０及び２２を含んでいる。これら領域の各
々のｔ゛−グ剤濃度は、上述したように、所望の有利な
結果を得、且つ有書な結果を最少化するように選定され
ている。このように、深い拡散領域１６及び１Ｂは、相
互接続及び接触のための藺い導電率を有するように最適
化され、そして。 砒素または燐のようなｊｉ桶な材料で約／（７１９原子
／−の表面ドーピングａ度にドーグされている。同様１
１Ｃ，浅い拡散領域２０及び２２は、極度の浅さに？Ｊ
してｉ＆通化され、そして、砒素のような適当な材料
で約１０１６原子／ｃＩ／ｌの表面ドーピング濃度にド
ーグされている。０．３ｐｍというような短い長稈を口
するチャネルがチップ部２０及び２２の附同表面間に延
びている。λつの比較的強くドーグしたＰ＋ 形のｌラ
グ部ま九はストン・置部がテラｆｆ１４２０及び２２の
下に拡散されている。上記ｌラダ部は、＠素で約１０１
７腺子／ｃｄのドーピング貴度に適当にドーグされてい
る。約θ：０３ｐｍの厚さを有する二酸化シリコンまた
は他の適当な絶縁材料の薄い誘電体層２８が、上記基板
の表面上に。 ソース１２及びドレイ／１４のテッグ慣域２０及び２２
から延びて設けられている。強くドーグした多結晶シリ
コンまたはアルミニウムのような適当な相互接続材料の
導電層３０が、誘電体層２Ｂの上１に積って、約！；
ｐ＊の厚さに設けられている。 ノース１２及びドレイン１４に対してそれぞれリード３
２及び３４で表わすオーム接点が、深い拡散領域１６及
び１８の上に設けられている。 米国特ＩＦＦ耐≠、／り♂、２ｊＯ号に教示されている
方法または類似の方法を用いて、ここに図示するような
、深い拡散部分及び浅い拡散部分ｔ−含むソース及びド
レイン全有利に形成することができる。 次いで、−６図に下すように、上記ソース及びドレイン
とほぼ同じ広がりの領域における適当に選足シタドー！
剤のインデラントドービ／グにより。 戸ラグ＠２０及び２２を形成する。このブラダのイ；／
／’ノットドーピングの正味の効果として、深い拡散
領域１６及びプラグ部２０をＮ 形のままＶＣ保持し、
一方、ｆラグ部をＰ４ 形にするということが重要で
ろる。装置の製作中にプラグ部を位置決めするには２つ
の重要な要件がある。すなわち、第１Ｖｃは、”ｙ’−
）すなわち導電層３０の直下に反転１ｍ３６の形成全可
能ならしめるためにプラグ部２０及び２２の対向部分を
非封鎖状態にして↓・かなければならないこと、及びＩ
ＩＡλには、プラグ部の拡散の深さが深い拡散領域１６
及び１８よりも僅かに洩〈なければならないことである
。 ｌラグｓの拡散がソース及びドレイ／の拡散領域よりも
深くなったとすると、上記のＮ 形にドーグされた領域
１６及び１８と強くドーグされたＰ＋ 形のプラグ部と
の間の界面における装置全体の接金容置が許容できない
値に増大する。 作動ＶＣおいては、この新規な装置は、従来この型の論
理装置においてｊＫ幀性ｔもって得ることができていた
ものよりも短いチャネル長を許す。この改良された形状
は、選択的にドーグされた従来の装置の場合にあったよ
うな装置全体の接合容置を実質的に増大させることなし
に突抜けの間Ｍを独立に除去する 要すれば、プラグ部をもつと強くドープして突抜けを更
に防止するようにすることができる。もちろん、ｈｔｔ
述したように、かかるドーピングμテッグ部とｆラグ部
との界面における接合容量を増大させるという影４１ｔ
−有す。しかし、プラグ部は装置全体の面積のうちの小
さな部分を占めるだけであるから、接合容量がこの制限
された領域において大きくなっても、装置の作動に対す
るこの影響は無視できる。同時に、深い拡散領域１６及
び１８は軒くドーグされた基板と界面をなしており。 従って、装置のこの大半の面積部分における接合谷ｊｔ
ｋを実質的に減少させる。この構成は空乏領域の生長を
増すが、ｆラグ部が、深い拡ｉ＊憤域の互いに対向する
部分からの空乏領域の生長に対するイノノ一体とし−Ｃ
剛＜ ＝従って、第５図において見らｈ６ように、空乏
領域（破線で示す）の生長は上ａ＋ｊ保い拡散領域の下
だけに制限され、突抜けに対し−（ｉＪ影曽しない。 本発明の他の実施例を嬉７図に示す。この実施ｖ４は、
′に時は「オン」である、すなわち、ｒ−）電比がし、
きい値以下である時はソースとドレインとの間に電流が
常時的に流れる７″グリーンヨ／モード型の装ｒｉｔを
示すものである。適当な極性の充７／な７”−ト亀圧を
印加するとｍ流はピンチオフさ１（る この装（！ｉは
Ｐ形の基板３８を備えており。 餞基叡内ｋＣは、各々が浅い領域及び深い領域を含んで
いるＮ＋形のノース拡散領域４０及びドレイ／拡赦憤域
４２が形成されている。Ｎ形にドーグさｒｌたナヤネル
領域４４が、ｒ−ト４６の下に在るノースとドレインと
の間の領域にわ九って延びている。上１γ°−トは、基
板３８の上に仕る酸化物層または他の絶縁ｊ−４８及び
導電層５０から成っている。第５図及び第６図の実施例
圧水したものと同様の５〈ドレープしたＰ゛形のプラグ
部Ｄ２及び５４が、上記ソース及びドレイ／の浅い拡散
領域の下に在って基板３Ｂまで下方へ延びている。 作動においては、ｆ−ト４６にスイッチング電圧を加え
ると、該ｒ−）の下にＮ影領域４４として形成されてい
る反転層がＰ形に変換され、導電が連断される。ｌラグ
部５２及び５４がない場合は、ピンチオフ電流制御は本
来的に遅く、一般により高いＰ −） ！圧を必要とす
る。その理由は容易に解る。すなわち、大きな容積の半
導体材料（領域４４全体）ｆｔ変換させることが必要と
なるからである。本発明は、このモードにおいて、２つ
の理由でこの装置の作動速度を大巾に高めるものである
。すなわち、絹／には、電ｆｉｔピンチオフするために
Ｆｉ？−）・の下の極めて浅い領域上空乏化または変換
するだけでよい。菖λｌこは、ｆラグ部が空乏領域を除
去し、従ってまた。この皺の従来の装置においてピンチ
オフ後に形成される突抜けを除去するので、ノースとド
レインとの間の短いチャネルｔＶｔに縮小することがで
きる。 本発明の史に他の実施例’ｉ：ｗｃｔ図に示す。この夾
り例は、ノース５６．ドレインｂ８．チャネル慣域６０
甚びに！ラグ部６２及び６４が絶縁物６６上に配設され
ているという点で本発明の前述の５１！ｈ例と異なって
いる。この装置は、チャネル領域６０にＰ形のドープ剤
を用いるかＮ形のドープ剤を用いるかにより、工／ハン
スメントモードまたＶｉガデレノーンヨンモードとなる
。この構造に、突接は全防止するように、並びに、ノー
ス及びドレインの採い拡散領域の下の接合容量を除去す
るように完全に最適化されている。 以上１本発明をその実施例について説明したが。 待計錆ボの範囲に記載の如き本発明の精神を逸脱するこ
となしに構造の細部についての多くの変更が口ｊ舵であ
る
第７図は従来のＭＯＳＦＥＴ 装置を示す縦断面図。
−２図に反転層、空乏領域及び突接は効果を示す第７図
の従来の装置の縦断面図、第３図は従来の撹い拡散のＭ
Ｏ５ＦＥＴ装置の縦断面図、第≠図は一ドのＭＱＳＦＥ
工装置の縦断面図、−６図は＃Ｋｊ図のプラグ部拡散を
示す拡大縦断面図、Ｈ７図は本発明の新規なデグレツー
シｉンモードのＭＯ５ＦＥＴ装置の縦断面図、第♂図は
能動部材を絶縁基板上に配設した不発明の新規なＭＯＢ
Ｆ Ｅ Ｔ装置の他の実施例の縦断面図である。 １０．３８ ：半導体基板、 １２．４０．５６ ： ソース領域、１４．４２．
５８ ： ｒレイン領域。 １６．１８ ：深い拡散部分。 ２０．２２ ：洩い拡散部分。 ２４．２６，５２，５４，６２，６４ ：デラグー城
。 ２８．４８ ：５’−ト絶縁属。 ３０ ｔ ４６ ＃ ５０ ： ”−ト導電層、３２
．３４ ：オーム接点。 ４４．６０ ：チャネル領域。 ６６ ：絶縁物基板。 ＦＩ６．２ ｆη２４ Ｈ６，５
の従来の装置の縦断面図、第３図は従来の撹い拡散のＭ
Ｏ５ＦＥＴ装置の縦断面図、第≠図は一ドのＭＱＳＦＥ
工装置の縦断面図、−６図は＃Ｋｊ図のプラグ部拡散を
示す拡大縦断面図、Ｈ７図は本発明の新規なデグレツー
シｉンモードのＭＯ５ＦＥＴ装置の縦断面図、第♂図は
能動部材を絶縁基板上に配設した不発明の新規なＭＯＢ
Ｆ Ｅ Ｔ装置の他の実施例の縦断面図である。 １０．３８ ：半導体基板、 １２．４０．５６ ： ソース領域、１４．４２．
５８ ： ｒレイン領域。 １６．１８ ：深い拡散部分。 ２０．２２ ：洩い拡散部分。 ２４．２６，５２，５４，６２，６４ ：デラグー城
。 ２８．４８ ：５’−ト絶縁属。 ３０ ｔ ４６ ＃ ５０ ： ”−ト導電層、３２
．３４ ：オーム接点。 ４４．６０ ：チャネル領域。 ６６ ：絶縁物基板。 ＦＩ６．２ ｆη２４ Ｈ６，５
Claims (1)
- 【特許請求の範囲】 ／、 第１の導電形の半導体基板と。 上記＠／の導電形と反対の籐λの導電形であって上記基
板の不純物一度よりも高い不純物製置を有し、上記基板
の第１の表面部分く配置されており、且つ比較的浅い拡
散部分及び比較的深い拡散部分を具備するソース領域と
。 上記第／の導電形と反対の纂コの導電形であって上記基
板の不純物酸度よシも高い不純物濃度を有し、上記基板
の１８２の表面部分に配置されており、且つ比較的浅い
拡散部分及び比較的深い拡散部分を具備するドレイ／領
域とを備え。 上記ドレイ／領域の浅い拡散部分は上記ソース領域の浅
い拡散部分に対向しており、更Ｋ。 上記基板の表面上の上記ソース領域とドレイ／領域との
間に配置され九ｒ−）絶縁膜と。 上記ｒ−）絶縁膜上に配置され友？−ト電極と上記ノー
ス領域の上表面と接触しているソース電極と、 上記ドレイン領域の上表面と接触しているドレイン電極
と。 上記第／の導電形であって上記基板の不純物濃度よシも
高い不純物濃度を有し、上記ノース領域及びドレイ／領
域の各々と関連して隣接接触しており、上記浅い拡散部
分の各々の下であって且つ上記縁い拡散Ｓ分の各々の前
面に配置されているブラダ領域とｔ’ｔえて成る短チャ
ネル形電界効米トランジスタ。 ２ グング１１ＮＲが、該ブラダ領域によって浅い拡散
部分の対向部を封鎖することのないように配置されてお
り、且つ上記ノラダ領域は深い拡散部分よりも僅かに浅
くなっている＊ｉ請氷の範囲一／項記載の短チヤネル形
電界効果トランジスタ。 ３、 ソース電極及びドレイン′に偽が深い拡散部分の
上に栄っている特Ｆｌｆ＃に求の範囲路７項記楓の知チ
ャネル形電界効果トラ／ジスタ。 ｔＡ 基板の第３の表面部分に配置され、？−）の下
に横たわり、且つソース領域とドレイン領域との間に位
置するチャネル領域を含み、上記チャネル領域は第２の
導電形である特許請求の範囲第１Ｊｊ４紀滅の短チャネ
ル形電界効果トランジスタ。 ｊ チャネル領域が基板とはぼ同じ不純物濃度を有して
いる特ｌ！Ｉ′Ｆ請求の範囲第弘項記載の蝮チャ６ル形
電界効果トランジスタ。 乙 や縁材料から成る基板と。 と記？縁基板上に配置され、且つ比較的浅い拡散部分及
び比較的深い拡散部分を１備する第１の４電形のソース
領域と。 Ｅ記絶縁基板上に配置され、且つ比較的浅い拡散部分及
び比較的深い拡散部分を具備する上記第１の導電形のド
レイン領域とを備え、上記ドレイ／領域の浅い拡散部分
は上記ノース領域の浅い拡散部分に対向しており、Ｉ！
に。 上記基板の表面上に上記ソース領域とドレイン領域との
間に配置されたビート絶縁膜と。 上記ｙ−ト絶縁膜上に配置された？−）電極と。 上記ソース領域の上表面と接触しているノース電極と。 上記ドレイン領域の上表面と接触しているドレイン電極
と。 上記第１の導電形と反対の第２の導電形であって上記ソ
ース領域及びドレイン領域の各々と関連して隣接接触し
ており、上記浅い拡散部分の各々の下であって、上記深
い拡散部分の各々の前面に且つ上記絶縁板の上に配置さ
れたｔラグ領域と。 上記ｒ−）の下に横たわっており且つ上記ノース領域と
ドレイ／領域との間に配置されたデーネル領域とを備え
て成り、上記チャネル領域は上記醜ｌ及び第２の導電形
のいずれかである短チャネル形電界効来トランクスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US28692781A | 1981-07-27 | 1981-07-27 | |
| US286927 | 1981-07-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5827369A true JPS5827369A (ja) | 1983-02-18 |
Family
ID=23100746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12428782A Pending JPS5827369A (ja) | 1981-07-27 | 1982-07-16 | 短チヤネル形電界効果トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0071335B1 (ja) |
| JP (1) | JPS5827369A (ja) |
| DE (1) | DE3273867D1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064472A (ja) * | 1983-09-19 | 1985-04-13 | Toshiba Corp | 半導体装置 |
| JPS61125086A (ja) * | 1984-11-21 | 1986-06-12 | Toshiba Corp | 半導体装置の製造方法 |
| JP2003105598A (ja) * | 2001-09-27 | 2003-04-09 | Tdk Corp | 電極装置 |
| JP2006063448A (ja) * | 2004-08-25 | 2006-03-09 | General Electric Co <Ge> | 被加工物を電気メッキするための装置及び方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4514897A (en) * | 1979-09-04 | 1985-05-07 | Texas Instruments Incorporated | Electrically programmable floating gate semiconductor memory device |
| JPS60239066A (ja) * | 1984-05-11 | 1985-11-27 | Hitachi Ltd | 半導体装置 |
| US4636822A (en) * | 1984-08-27 | 1987-01-13 | International Business Machines Corporation | GaAs short channel lightly doped drain MESFET structure and fabrication |
| IT1191561B (it) * | 1986-06-03 | 1988-03-23 | Sgs Microelettrica Spa | Dispositivo di memoria non labile a semiconduttore con porta non connessa (floating gate) alterabile elettricamente |
| US4906588A (en) * | 1988-06-23 | 1990-03-06 | Dallas Semiconductor Corporation | Enclosed buried channel transistor |
| US5122474A (en) * | 1988-06-23 | 1992-06-16 | Dallas Semiconductor Corporation | Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough |
| US4943537A (en) * | 1988-06-23 | 1990-07-24 | Dallas Semiconductor Corporation | CMOS integrated circuit with reduced susceptibility to PMOS punchthrough |
| DE69027312T2 (de) * | 1989-03-02 | 1997-01-30 | Thunderbird Tech Inc | Feldeffekttransistor mit fermi-schwellenspannung |
| US5536957A (en) * | 1990-01-16 | 1996-07-16 | Mitsubishi Denki Kabushiki Kaisha | MOS field effect transistor having source/drain regions surrounded by impurity wells |
| KR930011031B1 (ko) * | 1990-06-30 | 1993-11-19 | 금성일렉트론 주식회사 | Ldd 제조방법 및 구조 |
| US5517049A (en) * | 1994-09-30 | 1996-05-14 | Vlsi Technology, Inc. | CMOS output buffer with enhanced ESD resistance |
| US6346439B1 (en) | 1996-07-09 | 2002-02-12 | Micron Technology, Inc. | Semiconductor transistor devices and methods for forming semiconductor transistor devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110979A (ja) * | 1975-03-25 | 1976-09-30 | Fujitsu Ltd | Handotaisochi |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3959025A (en) * | 1974-05-01 | 1976-05-25 | Rca Corporation | Method of making an insulated gate field effect transistor |
| JPS571149B2 (ja) * | 1974-08-28 | 1982-01-09 | ||
| JPS55113359A (en) * | 1979-02-22 | 1980-09-01 | Fujitsu Ltd | Semiconductor integrated circuit device |
-
1982
- 1982-06-10 DE DE8282302993T patent/DE3273867D1/de not_active Expired
- 1982-06-10 EP EP19820302993 patent/EP0071335B1/en not_active Expired
- 1982-07-16 JP JP12428782A patent/JPS5827369A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110979A (ja) * | 1975-03-25 | 1976-09-30 | Fujitsu Ltd | Handotaisochi |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064472A (ja) * | 1983-09-19 | 1985-04-13 | Toshiba Corp | 半導体装置 |
| JPS61125086A (ja) * | 1984-11-21 | 1986-06-12 | Toshiba Corp | 半導体装置の製造方法 |
| JP2003105598A (ja) * | 2001-09-27 | 2003-04-09 | Tdk Corp | 電極装置 |
| JP2006063448A (ja) * | 2004-08-25 | 2006-03-09 | General Electric Co <Ge> | 被加工物を電気メッキするための装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3273867D1 (en) | 1986-11-20 |
| EP0071335A2 (en) | 1983-02-09 |
| EP0071335B1 (en) | 1986-10-15 |
| EP0071335A3 (en) | 1983-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5474943A (en) | Method for fabricating a short channel trenched DMOS transistor | |
| US5907173A (en) | High voltage field effect transistor and method of fabricating the same | |
| US4729001A (en) | Short-channel field effect transistor | |
| JPS5827369A (ja) | 短チヤネル形電界効果トランジスタ | |
| JP3906184B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0330310B2 (ja) | ||
| US3602782A (en) | Conductor-insulator-semiconductor fieldeffect transistor with semiconductor layer embedded in dielectric underneath interconnection layer | |
| US20020017683A1 (en) | High voltage semiconductor device having high breakdown voltage isolation region | |
| JPH0846200A (ja) | 集積化構造のｍｏｓ技術高速電力装置及びその製造方法 | |
| JPS6137796B2 (ja) | ||
| JPH08213617A (ja) | 半導体装置およびその駆動方法 | |
| JP4025063B2 (ja) | 半導体装置 | |
| JPH11233769A (ja) | 半導体装置およびその作製方法 | |
| JP3489404B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPH01128568A (ja) | 半導体装置 | |
| JPS58175872A (ja) | 絶縁ゲ−ト電界効果トランジスタ | |
| JP2001094099A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP3402043B2 (ja) | 電界効果トランジスタ | |
| JPS6164165A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JPH0222868A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPS626352B2 (ja) | ||
| JP3189543B2 (ja) | 半導体装置 | |
| JP3114690B2 (ja) | Ｍｏｓｆｅｔ | |
| JPS62159468A (ja) | 半導体装置 | |
| JP2656731B2 (ja) | 複合半導体装置 |