JPH01220865A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH01220865A JPH01220865A JP4656888A JP4656888A JPH01220865A JP H01220865 A JPH01220865 A JP H01220865A JP 4656888 A JP4656888 A JP 4656888A JP 4656888 A JP4656888 A JP 4656888A JP H01220865 A JPH01220865 A JP H01220865A
- Authority
- JP
- Japan
- Prior art keywords
- source
- layer
- gate electrode
- source potential
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 150000001875 compounds Chemical class 0.000 title claims description 8
- 230000005669 field effect Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000000694 effects Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract description 2
- 230000000717 retained effect Effects 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半絶縁性化合物半導体基板を用いた半導体装置
に関し、特にその回路を構成する電界効果トランジスタ
に関する。
に関し、特にその回路を構成する電界効果トランジスタ
に関する。
従来、化合物半導体結晶の中には、比較的高抵抗を有す
るものが得られており、この種の半導体基板を用いた半
導体装置として、第３図（ａ）及び（ｂ）に示すショッ
トキ接合型電界効果トランジスタが提案されている。第
３図（ａ）は平面図、第３図（ｂ）は同図（ａ）のＣ−
Ｃ線断面図である。
るものが得られており、この種の半導体基板を用いた半
導体装置として、第３図（ａ）及び（ｂ）に示すショッ
トキ接合型電界効果トランジスタが提案されている。第
３図（ａ）は平面図、第３図（ｂ）は同図（ａ）のＣ−
Ｃ線断面図である。
このトランジスタは、ガリウム砒素等の半絶縁性基板１
にｎ型動作層２を形成し、その表面にショットキ接合の
ゲート電極８を形成する。また、前記ｎ型動作層２の両
側部にはソース、ドレインの各ｎ＋コンタクト層３ｓ、
３ｄを、形成し、この上にオーミック電極６を介してソ
ース、ドレインの各電極７ｓ、７ｄを形成している。な
お、５は酸化シリコン等の絶縁膜である。
にｎ型動作層２を形成し、その表面にショットキ接合の
ゲート電極８を形成する。また、前記ｎ型動作層２の両
側部にはソース、ドレインの各ｎ＋コンタクト層３ｓ、
３ｄを、形成し、この上にオーミック電極６を介してソ
ース、ドレインの各電極７ｓ、７ｄを形成している。な
お、５は酸化シリコン等の絶縁膜である。
上述した従来の電界効果トランジスタは、基板１の有す
る半絶縁性によってのみ隣接するトランジスタ相互間の
絶縁が図られており、これら千うンジスタ間相互の影響
を特に考慮してはいない。
る半絶縁性によってのみ隣接するトランジスタ相互間の
絶縁が図られており、これら千うンジスタ間相互の影響
を特に考慮してはいない。
しかしながら、プロセスや基板の種類によっては、基板
の半絶縁特性が変化し、隣接するトランジスタの負電位
によりトランジスタのチャネル電流が減少するサイドゲ
ート効果が顕著になり、回路動作上問題となる場合があ
る。
の半絶縁特性が変化し、隣接するトランジスタの負電位
によりトランジスタのチャネル電流が減少するサイドゲ
ート効果が顕著になり、回路動作上問題となる場合があ
る。
このため、サイドゲート効果が生起し易い回路配置とな
っている場合や、集積度が高い場合には安定した歩留り
が期待できな（なる。また、歩留りを向上させる為のサ
イドゲート効果対策として、トランジスタ間の距離を十
分とる必要があることから、レイアウトに制限を与える
という問題がある。
っている場合や、集積度が高い場合には安定した歩留り
が期待できな（なる。また、歩留りを向上させる為のサ
イドゲート効果対策として、トランジスタ間の距離を十
分とる必要があることから、レイアウトに制限を与える
という問題がある。
本発明はサイドゲート効果を防止して、安定した歩留り
及びレイアウトの自由性を高める化合物半導体装置を提
供することを目的としている。
及びレイアウトの自由性を高める化合物半導体装置を提
供することを目的としている。
本発明の化合物半導体装置は、半絶縁性化合物半導体基
板に形成した動作層上にショットキゲート電極を形成す
る一方、このショットキゲート電極の両側にソース、ド
レインの各コンタクト層と電極とを形成してショットキ
接合型電界効果トランジスタを形成し、この電界効果ト
ランジスタを包囲するように活性層を形成し、かっこの
活性層を前記ソースと同電位に保持している。
板に形成した動作層上にショットキゲート電極を形成す
る一方、このショットキゲート電極の両側にソース、ド
レインの各コンタクト層と電極とを形成してショットキ
接合型電界効果トランジスタを形成し、この電界効果ト
ランジスタを包囲するように活性層を形成し、かっこの
活性層を前記ソースと同電位に保持している。
〔作用］
上述した構成では、ショットキ接合型電界効果トランジ
スタは、ソース電位に保持された活性層により包囲され
ることにより、隣接するトランジスタとの間でのサイド
ゲート効果が抑制される。
スタは、ソース電位に保持された活性層により包囲され
ることにより、隣接するトランジスタとの間でのサイド
ゲート効果が抑制される。
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例を示しており、ここでは本
発明をショットキ接合型電界効果トランジスタに適用し
た例を示している。第１図（ａ）は平面図、同図（ｂ）
は同図（ａ）のＡ−Ａ線断面図である。
発明をショットキ接合型電界効果トランジスタに適用し
た例を示している。第１図（ａ）は平面図、同図（ｂ）
は同図（ａ）のＡ−Ａ線断面図である。
これらの図において、半絶縁性のガリウム砒素基板１上
にイオン注入法によりｎ型動作Ｎ２を形成し、このｎ型
動作層２上の基板表面にショットキゲート電極８を形成
する。このショットキゲート電極８の両側部には、例え
ばセルファライン法を利用してソース、ドレインの各ｎ
゛コンタクト層ｓ、３ｄを形成している。また、これら
の活性層を囲む枠状の領域に、これらの活性層よりも深
いソース電位層４を形成している。前記活性層及びソー
ス電位層４はアニールを行って活性化している。
にイオン注入法によりｎ型動作Ｎ２を形成し、このｎ型
動作層２上の基板表面にショットキゲート電極８を形成
する。このショットキゲート電極８の両側部には、例え
ばセルファライン法を利用してソース、ドレインの各ｎ
゛コンタクト層ｓ、３ｄを形成している。また、これら
の活性層を囲む枠状の領域に、これらの活性層よりも深
いソース電位層４を形成している。前記活性層及びソー
ス電位層４はアニールを行って活性化している。
更に、前記ゲート電極８上を含む全面に酸化シリコン膜
５を被着し、リフト・オフ法によりソース、ドレインの
各ｎ９コンタクト層３ｓ、３ｄ及びソース電位層４上を
開口し、ここにＡｕＧｅ・Ｎｉよりなるオーミック電極
６を形成して合金化を行う。以下、ソース電極７ｓ及び
ドレイン電極７ｄを形成してショットキ接合型電界効果
トランジスタを完成させるが、このときソース電極７Ｓ
は先に形成したソース電位層４上にまで延設し、ソース
ｎ０コンタクト層３Ｓとソース電位層４とを電気的に接
続する。
５を被着し、リフト・オフ法によりソース、ドレインの
各ｎ９コンタクト層３ｓ、３ｄ及びソース電位層４上を
開口し、ここにＡｕＧｅ・Ｎｉよりなるオーミック電極
６を形成して合金化を行う。以下、ソース電極７ｓ及び
ドレイン電極７ｄを形成してショットキ接合型電界効果
トランジスタを完成させるが、このときソース電極７Ｓ
は先に形成したソース電位層４上にまで延設し、ソース
ｎ０コンタクト層３Ｓとソース電位層４とを電気的に接
続する。
この構成では、ショットキ接合型電界効果トランジスタ
に対する隣接する他のトランジスタの電位の影響は、そ
の周囲に形成したソースと同じ電位のソース電位層４を
介して伝えられることになるため、ｎ型動作層２に直接
伝わることはなく、ｎ型動作層２を流れるチャネル電流
への影響が緩和される。したがって、サイドゲート効果
に対する耐性が向上する。これにより、安定した歩留り
が期待でき、かつ隣接するトランジスタ間の寸法制限を
無くしてレイアウトの自由度を向上できる。
に対する隣接する他のトランジスタの電位の影響は、そ
の周囲に形成したソースと同じ電位のソース電位層４を
介して伝えられることになるため、ｎ型動作層２に直接
伝わることはなく、ｎ型動作層２を流れるチャネル電流
への影響が緩和される。したがって、サイドゲート効果
に対する耐性が向上する。これにより、安定した歩留り
が期待でき、かつ隣接するトランジスタ間の寸法制限を
無くしてレイアウトの自由度を向上できる。
第２図は本発明を適用したショットキ接合型電界効果ト
ランジスタの第２実施例を示し、同図（ａ）は平面図、
同図（ｂ）は同図（ａ）のＢ−Ｂ線断面図である。なお
、第１図と同一部分には同一符号を付して詳細な説明は
省略する。
ランジスタの第２実施例を示し、同図（ａ）は平面図、
同図（ｂ）は同図（ａ）のＢ−Ｂ線断面図である。なお
、第１図と同一部分には同一符号を付して詳細な説明は
省略する。
この実施例にでは、トランジスタの周辺を囲むソース電
位層４のうち、ソース側の部分をソースｎ゛コンタクト
層３Ｓと同じ平面位置に形成している。
位層４のうち、ソース側の部分をソースｎ゛コンタクト
層３Ｓと同じ平面位置に形成している。
したがって、この実施例ではソース電位Ｎ４を形成する
ための平面領域を低減でき、電界効果トランジスタの占
有面積を小さくし、−層の高集積化が可能になるという
利点がある。。
ための平面領域を低減でき、電界効果トランジスタの占
有面積を小さくし、−層の高集積化が可能になるという
利点がある。。
以上説明したように本発明は、ソース電位に保持した活
性層により電界効果トランジスタを包囲しているので、
隣接するトランジスタとの間でのサイドゲート効果が抑
制でき、安定した歩留りの確保及びレイアウト上の制限
の緩和を達成できる効果がある。
性層により電界効果トランジスタを包囲しているので、
隣接するトランジスタとの間でのサイドゲート効果が抑
制でき、安定した歩留りの確保及びレイアウト上の制限
の緩和を達成できる効果がある。
第１図は本発明の第１実施例を示し、同図（ａ）は平面
図、同図（ｂ）は同図（ａ）のＡ −Ａ ｍ断面図、第
２図は本発明の第２実施例を示し、同図（ａ）は平面図
、同図（ｂ）は同図（ａ）のＢ−Ｂ線断面図、第３図は
従来構造を示し、同図（ａ）は平面図、同図（ｂ）は同
図（ａ）のＣ−Ｃ線断面図である。 １・・・半絶縁性基板、２・・・ｎ型動作層、３Ｓ・・
・ソースｎ３コンタクト１．３ｄ・・・ドレインｎ０コ
ンタクト層、４・・・ソース電位層、５・・・絶縁膜、
６・・・オーミック電極、７Ｓ・・・ソース電極、７ｄ
・・・ドレイ第１図 第２図 （ａ） 第３図 （ａ） ３ｄ ２ ３ｓ
図、同図（ｂ）は同図（ａ）のＡ −Ａ ｍ断面図、第
２図は本発明の第２実施例を示し、同図（ａ）は平面図
、同図（ｂ）は同図（ａ）のＢ−Ｂ線断面図、第３図は
従来構造を示し、同図（ａ）は平面図、同図（ｂ）は同
図（ａ）のＣ−Ｃ線断面図である。 １・・・半絶縁性基板、２・・・ｎ型動作層、３Ｓ・・
・ソースｎ３コンタクト１．３ｄ・・・ドレインｎ０コ
ンタクト層、４・・・ソース電位層、５・・・絶縁膜、
６・・・オーミック電極、７Ｓ・・・ソース電極、７ｄ
・・・ドレイ第１図 第２図 （ａ） 第３図 （ａ） ３ｄ ２ ３ｓ
Claims (1)
- １、半絶縁性化合物半導体基板に形成した動作層上にシ
ョットキゲート電極を形成する一方、このショットキゲ
ート電極の両側にソース、ドレインの各コンタクト層と
電極とを形成してショットキ接合型電界効果トランジス
タを形成し、この電界効果トランジスタを包囲するよう
に活性層を形成し、かつこの活性層を前記ソースと同電
位に保持したことを特徴とする化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4656888A JPH01220865A (ja) | 1988-02-29 | 1988-02-29 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4656888A JPH01220865A (ja) | 1988-02-29 | 1988-02-29 | 化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01220865A true JPH01220865A (ja) | 1989-09-04 |
Family
ID=12750923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4656888A Pending JPH01220865A (ja) | 1988-02-29 | 1988-02-29 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01220865A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03125472A (ja) * | 1989-10-09 | 1991-05-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| EP0437194A2 (en) * | 1990-01-05 | 1991-07-17 | Sumitomo Electric Industries, Ltd. | Schottky barrier field effect transistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6322744B2 (ja) * | 1982-08-31 | 1988-05-13 | Mitsubishi Electric Corp |
-
1988
- 1988-02-29 JP JP4656888A patent/JPH01220865A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6322744B2 (ja) * | 1982-08-31 | 1988-05-13 | Mitsubishi Electric Corp |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03125472A (ja) * | 1989-10-09 | 1991-05-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| EP0437194A2 (en) * | 1990-01-05 | 1991-07-17 | Sumitomo Electric Industries, Ltd. | Schottky barrier field effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009016482A (ja) | 半導体装置およびその製造方法 | |
| JP2000277733A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP2001007322A (ja) | 高破壊耐量電界効果型トランジスタ | |
| JP3448138B2 (ja) | 半導体装置の製造方法 | |
| JPH01220865A (ja) | 化合物半導体装置 | |
| JP2926962B2 (ja) | Ｍｉｓ型電界効果トランジスタを有する半導体装置 | |
| JP2926969B2 (ja) | Ｍｉｓ型電界効果トランジスタを有する半導体装置 | |
| JP5876008B2 (ja) | 半導体装置 | |
| JPH01238174A (ja) | 縦型ｍｏｓｆｅｔ | |
| JPH0222868A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPH0493083A (ja) | 半導体装置およびその製造方法 | |
| JPH01111378A (ja) | 縦型ｍｏｓ ｆｅｔ | |
| JPH0196966A (ja) | 電界効果トランジスタ | |
| JPS63177566A (ja) | 電界効果トランジスタ | |
| JP4577948B2 (ja) | オフセットゲート型電界効果トランジスタ | |
| JP3074064B2 (ja) | 横型ｍｏｓ電界効果トランジスタ | |
| JPH0255953B2 (ja) | ||
| JPS61170068A (ja) | Ｍｏｓトランジスタ | |
| JPH0364931A (ja) | Ｍｏｓ型半導体装置 | |
| JP2000332234A (ja) | 半導体装置 | |
| JPS6036110B2 (ja) | 半導体装置 | |
| JP2867420B2 (ja) | 化合物半導体装置 | |
| JP2001111043A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS61210672A (ja) | 半導体装置 | |
| JPH04186674A (ja) | 半導体装置 |