JPS59208748A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59208748A JPS59208748A JP8304583A JP8304583A JPS59208748A JP S59208748 A JPS59208748 A JP S59208748A JP 8304583 A JP8304583 A JP 8304583A JP 8304583 A JP8304583 A JP 8304583A JP S59208748 A JPS59208748 A JP S59208748A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- contact
- aperture
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業−にの利用分野
本発明は半導体装置の製造方法、詳しくは、半導体M板
上の絶縁膜あるい(は多層配線構造の層間絶縁膜に開[
コされたコンタクト窓を介して電極後Hシする際の電極
部の段差をなくL<Fhる電極配線層の形成方法に関す
る。
上の絶縁膜あるい(は多層配線構造の層間絶縁膜に開[
コされたコンタクト窓を介して電極後Hシする際の電極
部の段差をなくL<Fhる電極配線層の形成方法に関す
る。
従宋例の構成とその問題点
半導体装置の電極配線には、保護絶縁膜に開口されたコ
ンタクト窓を進じて、アルミニウム層(以下、アルミニ
ウムは、若干の不純物を含む合金め潰合も総称して、単
にAlと略記する)が半導体基板」二の′「L極領域と
接触させた構造かしばしば用いられる。第1図は、従来
例の要部断面図であり、半導体基板1の表面に、たとえ
ば1.011mの二酸化シリコン膜2を形成し、この二
酸化ノリコン膜2の開口部、いわゆるコンタクト窓部に
、λβ層3を形成して、電極配線形状に加工したもので
ある。この場合、保護絶縁膜としての二酸化シリコン膜
2が比較的厚く、したがって、コンタクト窓部での段差
が急峻であるため、この段差部において、λβ層が薄く
なり、断線を起こし易い。ま/こ、第2図の断面図のよ
うに、下層のA1層11が、層間絶縁膜12を介して、
上層のλβ属13と接触された構造で、いわゆる多層配
線構造の場合にも、」二層のA4層13が段差部で断線
を起し易いうえ、これをおおう保護用絶縁膜14の段差
部被覆性が低く、さらに、この上に配線層(不図示)が
交差的に設けられるような場合には、上下の両配線層間
で短絡を起こすこともある。
ンタクト窓を進じて、アルミニウム層(以下、アルミニ
ウムは、若干の不純物を含む合金め潰合も総称して、単
にAlと略記する)が半導体基板」二の′「L極領域と
接触させた構造かしばしば用いられる。第1図は、従来
例の要部断面図であり、半導体基板1の表面に、たとえ
ば1.011mの二酸化シリコン膜2を形成し、この二
酸化ノリコン膜2の開口部、いわゆるコンタクト窓部に
、λβ層3を形成して、電極配線形状に加工したもので
ある。この場合、保護絶縁膜としての二酸化シリコン膜
2が比較的厚く、したがって、コンタクト窓部での段差
が急峻であるため、この段差部において、λβ層が薄く
なり、断線を起こし易い。ま/こ、第2図の断面図のよ
うに、下層のA1層11が、層間絶縁膜12を介して、
上層のλβ属13と接触された構造で、いわゆる多層配
線構造の場合にも、」二層のA4層13が段差部で断線
を起し易いうえ、これをおおう保護用絶縁膜14の段差
部被覆性が低く、さらに、この上に配線層(不図示)が
交差的に設けられるような場合には、上下の両配線層間
で短絡を起こすこともある。
発明の目的
本発明は、上述の従来例にみられた段差部における路問
題を1竹消するものであり、配線管にコンタクト窓の段
差が現われないように、平担な配線層を形成し得る電極
形成方法を提供するものであるO 発明の構成 本発明は、要約するに、半導体基板上あるいは金属配線
地・」二の1lj2縁膜をおおって有機高分子膜、金属
マスク層およびパターン形成被膜を順次積層する工程、
前記パターン形成被膜に所定間ロパクーンを形成し、つ
いで、間開ロバターンにより、前記金属マスク層に開口
を形成する工程、前記パターン形成被膜の除去とともに
、前記有機高分子膜の1¥j記金属マスク層開口部分を
除去する工程、前記絶縁膜に、前記金属マスク層の開ロ
バターンにしたがい、開口窓を形成する工程、前記開口
窓および前記金属マスク層上にコンタクト用金属層を形
成する工程、前記開口窓部のコンタクト用金属屑イぐ残
し、前記絶縁膜上の前記イJ磯高分子+193、金ス・
」)マスク層および同マスク−にの金属層の各層を除去
する上程、前記コンタクト用金属屑イせて配線層を形成
する工程をそなえた半導体装置の製ノ貨力a、であり、
これによって、コノタクト窓RBの配線層の半41!化
が実現される。
題を1竹消するものであり、配線管にコンタクト窓の段
差が現われないように、平担な配線層を形成し得る電極
形成方法を提供するものであるO 発明の構成 本発明は、要約するに、半導体基板上あるいは金属配線
地・」二の1lj2縁膜をおおって有機高分子膜、金属
マスク層およびパターン形成被膜を順次積層する工程、
前記パターン形成被膜に所定間ロパクーンを形成し、つ
いで、間開ロバターンにより、前記金属マスク層に開口
を形成する工程、前記パターン形成被膜の除去とともに
、前記有機高分子膜の1¥j記金属マスク層開口部分を
除去する工程、前記絶縁膜に、前記金属マスク層の開ロ
バターンにしたがい、開口窓を形成する工程、前記開口
窓および前記金属マスク層上にコンタクト用金属層を形
成する工程、前記開口窓部のコンタクト用金属屑イぐ残
し、前記絶縁膜上の前記イJ磯高分子+193、金ス・
」)マスク層および同マスク−にの金属層の各層を除去
する上程、前記コンタクト用金属屑イせて配線層を形成
する工程をそなえた半導体装置の製ノ貨力a、であり、
これによって、コノタクト窓RBの配線層の半41!化
が実現される。
実施例の説jll
第3図/(いし第11図は本発明の一実施+夕++を示
ず丁4=’J: +1111断面図であり、これらの回
向を参照して本発明を詳しくのべる。
ず丁4=’J: +1111断面図であり、これらの回
向を参照して本発明を詳しくのべる。
]−ず、第3図のように、半導体基板1の主面に保護絶
縁膜2を有するものに対して、厚さ約1、O/7 mの
イj′磯高分子膜4、厚さ0.571mのA4層6おj
二U’ J17さ約1.071mのホトレジスト膜6を
順次積層形成する。有機高分子膜4は、たとえば、ホト
レジスト膜6と同素月でなり、これを全面露光処理した
ものが用いられ、その厚さも、ホトレジスト膜6と回セ
i一度が適当である。
縁膜2を有するものに対して、厚さ約1、O/7 mの
イj′磯高分子膜4、厚さ0.571mのA4層6おj
二U’ J17さ約1.071mのホトレジスト膜6を
順次積層形成する。有機高分子膜4は、たとえば、ホト
レジスト膜6と同素月でなり、これを全面露光処理した
ものが用いられ、その厚さも、ホトレジスト膜6と回セ
i一度が適当である。
次に、第4図のように、ホトレジスト膜6に、選択露光
技術によって、所定の開ロパクーンTを形成し、つづい
て、この開ロバターン70部分のλβ層5を、周知のり
アクティブイオンエツチング(RIE)技術により、同
形の開ロバターンに食刻加]二1−る、 その抜、ホトレジスト膜6および有機高分子膜4は、酸
素のガスプラズマエツチング技術によって、全曲的に、
あるいは選択的に食刻除去され、11図のJ二うに、A
l@5の開口部下で、廟機高分子膜4かその膜厚と同寸
法のサイドエッチを受けて開口される。
技術によって、所定の開ロパクーンTを形成し、つづい
て、この開ロバターン70部分のλβ層5を、周知のり
アクティブイオンエツチング(RIE)技術により、同
形の開ロバターンに食刻加]二1−る、 その抜、ホトレジスト膜6および有機高分子膜4は、酸
素のガスプラズマエツチング技術によって、全曲的に、
あるいは選択的に食刻除去され、11図のJ二うに、A
l@5の開口部下で、廟機高分子膜4かその膜厚と同寸
法のサイドエッチを受けて開口される。
ついで、第6図のように、保護絶縁膜2に、λβ層5全
マスクとして、ふっ素化合物カスのプラズマエッチによ
って選択エツチングをイボない、λβ層6の開ロバター
ン7と同形の開口を形成する。
マスクとして、ふっ素化合物カスのプラズマエッチによ
って選択エツチングをイボない、λβ層6の開ロバター
ン7と同形の開口を形成する。
しかるのち、第7図のように、先ず、コンタクト用金属
層としてのAd層8を全面に蒸着形成する。
層としてのAd層8を全面に蒸着形成する。
このとき、Al)曽8は、保護絶縁膜2と同膜厚程度に
形成しても、有機高分子膜40オーパーツ・ング構造の
ために、半導体基板1」二の電極領域とλβ層マスク5
上とで完全に分離される。つづいて、ホトレジスト 開L:] fil)に厚く坤め込み、他部には薄くして
、表向の段i(二カ弓:くなるように形成する。この後
、第81Z+のように、ホトレジスト膜9か開口部にの
み残るように、他>r,ISのマスク上のホトレジスト
膜を除去ラーる。そして、A1層8およびマスクのA1
1!層5′/f:リアクティブイオンエツチングもしく
は湿式4が表われる状態となし、ついで、第1O図のよ
うに、このホトレジスト膜および有機高分子膜を除去し
、保護絶縁膜2およびAβ電極層8を露h゛.さぜる。
形成しても、有機高分子膜40オーパーツ・ング構造の
ために、半導体基板1」二の電極領域とλβ層マスク5
上とで完全に分離される。つづいて、ホトレジスト 開L:] fil)に厚く坤め込み、他部には薄くして
、表向の段i(二カ弓:くなるように形成する。この後
、第81Z+のように、ホトレジスト膜9か開口部にの
み残るように、他>r,ISのマスク上のホトレジスト
膜を除去ラーる。そして、A1層8およびマスクのA1
1!層5′/f:リアクティブイオンエツチングもしく
は湿式4が表われる状態となし、ついで、第1O図のよ
うに、このホトレジスト膜および有機高分子膜を除去し
、保護絶縁膜2およびAβ電極層8を露h゛.さぜる。
最後に、第11図に示すように、配線層としてのAβ蒸
着層1oを形成し、下層のコンタクト用電極層8と接触
させ、必要に比、して、選択エツチングにより、配線パ
ターンに食刻形成する。
着層1oを形成し、下層のコンタクト用電極層8と接触
させ、必要に比、して、選択エツチングにより、配線パ
ターンに食刻形成する。
第12図は多層配線構造に適用した本発明実施19すの
最終工程断面図であり、第.2図の構成と対応させてみ
るとわかるように、下層配線層11、層間絶縁膜12,
J:層配線層13および表面保護膜14を設けたもので
ある。
最終工程断面図であり、第.2図の構成と対応させてみ
るとわかるように、下層配線層11、層間絶縁膜12,
J:層配線層13および表面保護膜14を設けたもので
ある。
第11図、第12図で明らかなように、配線層がコンタ
クト領域で局部的に薄くなることもなく、その平担性が
よくなる。
クト領域で局部的に薄くなることもなく、その平担性が
よくなる。
/J:お、開口部の埋め込みに用いられるホトレ7ス日
臭は、感光性処理によるパターン形成工程を必要としな
いから、有機高分子膜であればよく、どくに、回転塗布
形成技術で被膜の形成されるものであればよい。
臭は、感光性処理によるパターン形成工程を必要としな
いから、有機高分子膜であればよく、どくに、回転塗布
形成技術で被膜の形成されるものであればよい。
発明の効果
以北に詳しくのべたように、本発明によれば、Aβ電極
のコンタクト層を開口部に埋め込んだのち、これに接触
させてAβ配線j曽を形成することにより、コンタクト
用窓部でのへβ配線層の段差がI’j¥消され、従来の
ような同Aβ配線層の段差部での断線事故はほとんど起
こらない。寸だ、この配線層をおおって、保護絶縁膜を
設ける場合も、コンタクト用電極層(・でよって発生す
る深い段差部がないので、同絶縁膜のステソブ力バレノ
ジが良くなり、層間絶縁性ならびに表面保護性が一段と
向−トする0
のコンタクト層を開口部に埋め込んだのち、これに接触
させてAβ配線j曽を形成することにより、コンタクト
用窓部でのへβ配線層の段差がI’j¥消され、従来の
ような同Aβ配線層の段差部での断線事故はほとんど起
こらない。寸だ、この配線層をおおって、保護絶縁膜を
設ける場合も、コンタクト用電極層(・でよって発生す
る深い段差部がないので、同絶縁膜のステソブ力バレノ
ジが良くなり、層間絶縁性ならびに表面保護性が一段と
向−トする0
第1図お3に0・第2図は従来装置の要部断面図、第3
図ないし第11図は本発明実施例の工程順断+(++
l゛イ1第1211;7.1は本発明の他の実施例の最
終上44I゛す[面図である。 1・・・半導体基板、 2・・・・保詐絶縁膜、3 ・
・・(従来)配線層、4−・・・・有機高分子膜、5
・・・A1層(マスク)、6−・・・・ホトレジスト
IIU、7 ・開口、8・−・・・・A4層(コンタク
ト層)、9・・・・ポトVノスト膜、10−・・・AI
J蒸着層。 代即人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第3図 第 5 図 第6図
図ないし第11図は本発明実施例の工程順断+(++
l゛イ1第1211;7.1は本発明の他の実施例の最
終上44I゛す[面図である。 1・・・半導体基板、 2・・・・保詐絶縁膜、3 ・
・・(従来)配線層、4−・・・・有機高分子膜、5
・・・A1層(マスク)、6−・・・・ホトレジスト
IIU、7 ・開口、8・−・・・・A4層(コンタク
ト層)、9・・・・ポトVノスト膜、10−・・・AI
J蒸着層。 代即人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第3図 第 5 図 第6図
Claims (4)
- (1) 半導体基板」二あるいは金属配線層」二の絶
縁膜をおおって有機高分子膜、金属マスク層およびパタ
ーン形成被膜を順次積層形成する工程、Oi+、iCバ
クーン形成被膜に所定間ロバターンを形成し、ついで、
間開ロパクーンにより、前記金属マスク層に開口を形成
する工程、前記パターン形成被膜の除去とともに、前記
有機高分子膜の+:+fJ記金属マスク層開1コ部分を
除去する工程、前記絶縁膜に、前記金属マスク層のυ1
」ロバクーンにしたがい、−° 〜開
り窓を形成する工4″i1、前記開口窓および前記金属
マスク層」−にコンタクト用金属層を形成するエセI!
、前記開口窓部のコンタクト用金属層を残し、前+it
2絶縁jjQ上の前記有機高分子膜、金属マスク層およ
0・同マスク上の金属層の各階を除去する工41、j、
111f記コンタクト用金属に接触させて配線層を形成
する工程をそなえた半導体装置の製造方法。 - (2)有機高分子膜およびパターン形成被膜が同素材て
なる特許請求の範囲第1項に記載の半導体装置の製急方
法。 - (3) 有(及′1.1分子膜およびパターン形成被
膜がほぼ同膜厚でなる局1−′丙1j求の範囲第1項に
記載の半導体装置の製造方法。 - (4) コンタクト用金属層が絶縁膜の厚みと同程度
で在る特許請求の範囲第1項に記載の半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8304583A JPS59208748A (ja) | 1983-05-12 | 1983-05-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8304583A JPS59208748A (ja) | 1983-05-12 | 1983-05-12 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59208748A true JPS59208748A (ja) | 1984-11-27 |
JPH0531301B2 JPH0531301B2 (ja) | 1993-05-12 |
Family
ID=13791227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8304583A Granted JPS59208748A (ja) | 1983-05-12 | 1983-05-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59208748A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100712487B1 (ko) * | 2000-09-29 | 2007-04-27 | 삼성전자주식회사 | 접촉 저항을 줄일 수 있는 비아홀 플러그 및 그 형성 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745952A (en) * | 1980-08-18 | 1982-03-16 | Ibm | Method of producing integrated circuit |
-
1983
- 1983-05-12 JP JP8304583A patent/JPS59208748A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745952A (en) * | 1980-08-18 | 1982-03-16 | Ibm | Method of producing integrated circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100712487B1 (ko) * | 2000-09-29 | 2007-04-27 | 삼성전자주식회사 | 접촉 저항을 줄일 수 있는 비아홀 플러그 및 그 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
JPH0531301B2 (ja) | 1993-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001189302A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
TW502423B (en) | A process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit | |
US7262103B2 (en) | Method for forming a salicide in semiconductor device | |
JPS59208748A (ja) | 半導体装置の製造方法 | |
JP2892337B2 (ja) | 半導体素子の金属配線製造方法 | |
JPH09321053A (ja) | 半導体装置及びその製造方法 | |
US6599841B2 (en) | Method for manufacturing a semiconductor device | |
JPH03200330A (ja) | 半導体装置の製造方法 | |
JPH0693442B2 (ja) | 半導体装置の製造方法 | |
US20030015798A1 (en) | Semiconductor device and method of fabricating the semiconductor device | |
JPH07211697A (ja) | 金属配線形成方法及び半導体装置の製造方法 | |
JP2003209169A (ja) | 半導体装置の製造方法 | |
KR980011877A (ko) | 반도체장치의 층간 접속방법 | |
JPS5966125A (ja) | 半導体装置の製造方法 | |
JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
JP2551030B2 (ja) | 半導体装置およびその製造方法 | |
KR100487476B1 (ko) | 반도체장치의제조방법및그에따라제조되는반도체장치 | |
JPH06267888A (ja) | 半導体装置の製造方法 | |
JPS62222657A (ja) | 導体配線およびその形成方法 | |
JPH06112196A (ja) | 半導体装置の製造方法 | |
JPH03280431A (ja) | 多層配線の製造方法および装置 | |
JPS60154539A (ja) | アルミ配線の形成方法 | |
JPH05183058A (ja) | 半導体装置の製造方法 | |
JPH06163714A (ja) | 多層配線構造の半導体装置及びその製造方法 | |
JPH02271646A (ja) | コンタクトホールの形成方法 |