JP2892337B2 - 半導体素子の金属配線製造方法 - Google Patents
半導体素子の金属配線製造方法Info
- Publication number
- JP2892337B2 JP2892337B2 JP9157025A JP15702597A JP2892337B2 JP 2892337 B2 JP2892337 B2 JP 2892337B2 JP 9157025 A JP9157025 A JP 9157025A JP 15702597 A JP15702597 A JP 15702597A JP 2892337 B2 JP2892337 B2 JP 2892337B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal wiring
- barrier metal
- metal layer
- aluminum alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 55
- 239000002184 metal Substances 0.000 title claims description 55
- 238000000034 method Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000004888 barrier function Effects 0.000 claims description 33
- 229910000838 Al alloy Inorganic materials 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000009832 plasma treatment Methods 0.000 claims description 7
- 229910018594 Si-Cu Inorganic materials 0.000 claims description 5
- 229910008465 Si—Cu Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910018523 Al—S Inorganic materials 0.000 claims 1
- 229910000881 Cu alloy Inorganic materials 0.000 claims 1
- 238000007796 conventional method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
法に関し、特に金属配線製造時に発生する残留物を除去
することができる金属配線の製造方法に関する。
子の動作速度を低下させる要因となるため、このような
抵抗を低減するための半導体素子の導電配線としては主
に金属配線が利用される。
製造する工程を図面を参照して説明することにする。
線を製造する時に、残留物(residue)が発生す
るのを示す断面図である。
形成し、その上部にバリア金属層(3)、アルミニウム
合金層(5)及び反射防止膜(6)を順次積層した後、
その上部に感光膜パターン(7)を形成した断面図であ
る。
又はチタニウムナイトライド膜で形成し、アルミニウム
合金層(5)は例えばAl−Si−Cuで形成し、反射
防止膜(6)は、例えばチタニウムナイトライド膜で形
成する。
をマスクに利用して反射防止膜(6)、アルミニウム合
金層(5)及びバリア金属層(3)を順次エッチングし
て金属配線(8)を形成した後、感光膜パターン(7)
を除去した断面図である。
(8)を形成する場合、絶縁膜(2)の表面上部にはバ
リア金属層(3)の残留物(3′)が残留することにな
り、金属配線(8)の間のブリッジを誘発させて金属配
線(8)の間がショートするという問題が発生する。
表面において、アルミニウム合金層であるAl−Si−
Cu層(5)が蒸着される時に、シリコン塊(4)がバ
リア金属層(3)の表面に生成されることにより発生す
る。すなわち、後続のエッチング工程で、アルミニウム
合金層(5)をエッチングする際に、シリコン塊(no
dule;4)が析出されて残留することになり、さら
に下部のバリア金属層(3)をエッチングする時に、シ
リコン塊(4)は除去されながらバリア金属層(3′)
であるチタニウムナイトライド層の一部が残留すること
になる。
属配線製造方法は、このような問題点を解決するための
ものであり、バリア金属層を蒸着した後、SF6 プラズ
マ処理を施すことにより、バリア金属層の表面にアルミ
ニウム合金を蒸着する時にシリコン塊が生成される速度
を低減し、後続のエッチング工程で残留物が残ることを
防止するものである。
金属素子の金属配線方法は、絶縁膜上部にチタニウム又
はチタニウムナイトライド膜を含むバリア金属層を蒸着
した後、後続工程でAl−Si−Cu合金を蒸着する
際、シリコン塊が成長する速度を低めるためバリア金属
層の表面にSF6プラズマ処理する段階と、バリア層状
部面にAl−Si−Cu合金層、反射防止層を順次積層
し、その上部に感光膜パターンを形成する段階と、感光
膜パターンをマスクに利用し、反射防止膜、アルミニウ
ム合金層及びバリア金属層を順次エッチングして金属配
線を形成する段階と、感光膜パターンを除去する段階と
を含む。
明の一実施例を詳細に説明する。
導体素子の金属配線を製造する段階を示す断面図であ
る。
例えば酸化膜を形成した後、その上部にバリア金属層
(3)、例えばチタニウム又はチタニウムナイトライド
膜を蒸着した断面図である。
6 プラズマ(10)処理を施す段階を示す断面図であ
り、SF6 プラズマ処理はSF6 が20−100SCC
Mの量、ソースパワーは500−2000W、バイアス
パワーは0−100W、圧力は2.0−20.0mTo
rrの条件で行う。
アルミニウム合金層(5)、反射防止層(6)を順次積
層した後、その上部に感光膜パターン(7)を形成した
断面図である。
−Si−Cuで形成し、反射防止膜(6)は、例えばチ
タニウムナイトライド膜で形成する。
利用し反射防止膜(6)、アルミニウム合金層(5)及
びバリア金属層(3)を順次エッチングして金属配線
(8)を形成した後、感光膜パターン(7)を除去した
断面図であり、絶縁膜(2)の表面に残留物が残らない
のを知ることができる。
ウム又はチタニウムナイトライド膜を蒸着した後、バリ
ア金属層の表面にSF6 プラズマ処理を施すことにな
る。この場合、バリア金属層の表面でアルミニウム合金
層にAl−Si−Cu層が蒸着される時、シリコン塊が
バリア合金層の表面に生成し難くなり、後続のエッチン
グ工程でアルミニウム合金層とバリア金属層をエッチン
グする時、絶縁膜表面に残留物が残るのを解消すること
ができる。
合金層及び反射防止膜でなる金属配線の製造を示す断面
図。
合金層及び反射防止膜でなる金属配線の製造を示す断面
図。
層及び反射防止膜でなる半導体素子の金属配線の製造を
示す断面図。
層及び反射防止膜でなる半導体素子の金属配線の製造を
示す断面図。
層及び反射防止膜でなる半導体素子の金属配線の製造を
示す断面図。
層及び反射防止膜でなる半導体…素子の金属配線の製造
を示す断面図。
Claims (4)
- 【請求項1】 半導体素子の金属配線方法において、 絶縁膜上部にチタニウム又はチタニウムナイトライド膜
を含むバリア金属層を蒸着した後、後続工程でAl−S
i−Cu合金を蒸着する際、シリコン塊が成長する速度
を低めるため前記バリア金属層の表面にSF6プラズマ
処理する段階と、 前記バリア層状部面にAl−Si−Cu合金層、反射防
止層を順次積層し、その上部に感光膜パターンを形成す
る段階と、 前記感光膜パターンをマスクに利用し、前記反射防止
膜、アルミニウム合金層及びバリア金属層を順次エッチ
ングして金属配線を形成する段階と、 前記感光膜パターンを除去する段階を含むことを特徴と
する金属配線製造方法。 - 【請求項2】 前記SF6プラズマ処理は、SF6が20
−100SCCMの量であることを特徴とする請求項1
記載の金属配線製造方法。 - 【請求項3】 前記SF6プラズマ処理は、500−2
000Wのソースパワー、0−100Wのバイアスパワ
ーであることを特徴とする請求項1又は2記載の金属配
線製造方法。 - 【請求項4】前記SF6プラズマ処理は2.0−20.
0mTorrの圧力で行うことを特徴とする請求項1又
は2記載の金属配線製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR96-24264 | 1996-06-27 | ||
KR1019960024264A KR100203905B1 (ko) | 1996-06-27 | 1996-06-27 | 금속배선 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1064916A JPH1064916A (ja) | 1998-03-06 |
JP2892337B2 true JP2892337B2 (ja) | 1999-05-17 |
Family
ID=19463727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9157025A Expired - Fee Related JP2892337B2 (ja) | 1996-06-27 | 1997-06-13 | 半導体素子の金属配線製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5856238A (ja) |
JP (1) | JP2892337B2 (ja) |
KR (1) | KR100203905B1 (ja) |
CN (1) | CN1094253C (ja) |
TW (1) | TW324110B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5950107A (en) * | 1996-12-17 | 1999-09-07 | Intel Corporation | In-situ pre-ILD deposition treatment to improve ILD to metal adhesion |
KR100278652B1 (ko) * | 1998-01-13 | 2001-02-01 | 윤종용 | 반도체장치의텅스텐패턴형성방법 |
CN100541720C (zh) * | 2002-06-27 | 2009-09-16 | 东京毅力科创株式会社 | 等离子体处理方法 |
TWI292933B (en) * | 2004-03-17 | 2008-01-21 | Imec Inter Uni Micro Electr | Method of manufacturing a semiconductor device having damascene structures with air gaps |
KR100824621B1 (ko) * | 2006-11-27 | 2008-04-24 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
CN103887230B (zh) * | 2014-03-28 | 2016-08-31 | 中国电子科技集团公司第二十四研究所 | 等离子体刻蚀AlSi的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
JP2751820B2 (ja) * | 1994-02-28 | 1998-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
US5430328A (en) * | 1994-05-31 | 1995-07-04 | United Microelectronics Corporation | Process for self-align contact |
US5554254A (en) * | 1995-03-16 | 1996-09-10 | Taiwan Semiconductor Manufacturing Company | Post contact layer etch back process which prevents precipitate formation |
US5554563A (en) * | 1995-04-04 | 1996-09-10 | Taiwan Semiconductor Manufacturing Company | In situ hot bake treatment that prevents precipitate formation after a contact layer etch back step |
-
1996
- 1996-06-27 KR KR1019960024264A patent/KR100203905B1/ko not_active IP Right Cessation
-
1997
- 1997-05-31 TW TW086107653A patent/TW324110B/zh active
- 1997-06-02 US US08/867,456 patent/US5856238A/en not_active Expired - Fee Related
- 1997-06-13 JP JP9157025A patent/JP2892337B2/ja not_active Expired - Fee Related
- 1997-06-25 CN CN971119074A patent/CN1094253C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1094253C (zh) | 2002-11-13 |
KR980006127A (ko) | 1998-03-30 |
JPH1064916A (ja) | 1998-03-06 |
KR100203905B1 (ko) | 1999-06-15 |
US5856238A (en) | 1999-01-05 |
CN1177203A (zh) | 1998-03-25 |
TW324110B (en) | 1998-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4824803A (en) | Multilayer metallization method for integrated circuits | |
JPH05251575A (ja) | 半導体ダイの保護壁を形成する方法及び半導体ダイ | |
JPH0766942B2 (ja) | 多層相互接続導体パターン製造方法 | |
JP2892337B2 (ja) | 半導体素子の金属配線製造方法 | |
JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
JP2953340B2 (ja) | 配線形成法 | |
JP3941629B2 (ja) | 金属配線のエッチング方法 | |
JP3257162B2 (ja) | 半導体装置の製造方法 | |
JP4207284B2 (ja) | 半導体装置の製造方法 | |
US7205243B2 (en) | Process for producing a mask on a substrate | |
JP2702010B2 (ja) | 半導体装置の製造方法 | |
JP2001230255A (ja) | 半導体装置の製造方法 | |
JP2991388B2 (ja) | 半導体装置の製造方法 | |
JP3251030B2 (ja) | 半導体装置の製造方法 | |
KR100598187B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
JP3378693B2 (ja) | 半導体装置の製造方法 | |
JPH11265934A (ja) | 接続部の形成方法 | |
JP2002134475A (ja) | エッチング方法 | |
JPH04162429A (ja) | 配線形成法 | |
JPH09115906A (ja) | 半導体装置の製造方法 | |
JPH0521430A (ja) | 半導体装置の製造方法 | |
JP2003197737A (ja) | 半導体装置の製造方法 | |
JP2004281602A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH04266022A (ja) | 半導体装置の製法 | |
KR20000020483A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080226 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |