KR20000020483A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20000020483A
KR20000020483A KR1019980039096A KR19980039096A KR20000020483A KR 20000020483 A KR20000020483 A KR 20000020483A KR 1019980039096 A KR1019980039096 A KR 1019980039096A KR 19980039096 A KR19980039096 A KR 19980039096A KR 20000020483 A KR20000020483 A KR 20000020483A
Authority
KR
South Korea
Prior art keywords
etching
film
metal film
photoresist pattern
metal wiring
Prior art date
Application number
KR1019980039096A
Other languages
English (en)
Inventor
이기엽
임태정
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980039096A priority Critical patent/KR20000020483A/ko
Publication of KR20000020483A publication Critical patent/KR20000020483A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 금속 배선을 형성하는 공정시, 금속 배선 표면에 잔존하는 식각 부산물 및 식각 가스 잔재물을 제거할 수 있는 반도체 소자의 금속 배선 형성방법을 개시한다. 개시된 본 발명은 베리어 금속막과, 주금속막 및 난반사 방지막 상부에 포토레지스트 패턴을 형성하고, 포토레지스트 패턴의 형태로, 상기 난반사 방지막, 주금속막 및 베리어 금속막을 패터닝한후 포토레지스트 패턴을 제거하여 금속 배선을 형성하는 반도체 소자의 금속 배선 형성방법으로서, 주금속막을 식각할 때, 식각 챔버내의 압력을 약 5mT 이하로 하고, 바이어스 파워를 70 내지 100W로 정도로 하여 진행하고, 상기 베리어 금속막을 식각할때는 식각 챔버내의 압력을 50 내지 100mT 정도로 하고, 바이어스 파워를 120 내지 200W 정도를 인가하여 진행하며, 상기 포토레지스트 패턴을 제거할때는 CxHyFz 가스와 O2가스를 이용하여 제거하는 것을 특징으로 한다.

Description

반도체 소자의 금속 배선 형성방법
본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 보다 구체적으로는, 반도체 소자의 금속 배선을 형성하는 공정시, 금속 배선 표면에 잔존하는 식각 부산물 및 식각 가스 잔재물을 제거할 수 있는 반도체 소자의 금속 배선 형성방법에 관한 것이다.
일반적으로, 금속 배선막은 실리콘 기판의 전도 영역상에 실리콘 기판과 전자 이동 및 스트레스 이동을 줄이기 위한 베리어 금속막과, 주 금속막인 알루미늄 금속막과, 알루미늄 금속막 상부에 난반사 방지막을 순차적으로 적층하여 형성된다.
이때, 베리어 금속막은 티타늄막(Ti)과 티타늄 질화막(TiN)의 적층막이 많이 이용되고, 주금속막으로는 전도 특성이 우수한 알루미늄(Al) 또는 알루미늄 합금막(Al-alloy)이 이용되며, 난반사 방지막으로는 티타늄 질화막(TiN) 또는 티타늄막(Ti)과 티타늄 질화막(TiN)의 적층막이 이용된다.
그후, 난반사 방지막 상부에 공지의 포토리소그라피 공정에 의하여 포토레지스트 패턴을 형성하고, 이 포토레지스트 패턴의 형태로 난반사 방지막, 주금속막, 베리어 금속막을 패터닝하여 금속 배선을 형성한다. 그리고나서, 포토레지스트 패턴을 제거한다.
그러나, 상기와 같이 금속 배선을 형성하게 되면, 포토레지스트 패턴 제거후, 금속 배선 윗면 및 측벽에는 식각 부산물이 발생된다.
이러한 식각 부산물은 금속 배선을 형성하기 위한 식각 가운데, 식각된 금속 물질이 금속 배선 윗면 및 측벽에 달라붙어서 이루어지며, 포토레지스트 패턴의 제거시 포토레지스트 패턴을 제거하기 위한 식각 가스 성분이 식각된 금속 부산물과 이 부산물이 병형된 화합물 형태로 금속 배선에 남아 있음으로 인하여 발생된다.
이러한 식각 부산물은 일반적인 세정 공정을 쉽게 제거되지 않아, 금속간 접촉이 필요한 부위의 저항이 증가되고, 인접 금속 배선과 브리지(bridge) 현상을 유발한다.
이로 인하여, 비아 및 금속 배선 신뢰성이 저하된다.
따라서, 본 발명의 목적은 상술한 종래의 문제점을 해결하기 위한 것으로, 금속 배선 공정시 발생되는 식각 부산물 및 부산물에 의한 화합물을 제거하여, 비아 저항 및 금속 배선 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성방법을 제공하는 것을 목적으로 한다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
1 - 반도체 기판 2 - 베리어 금속막
3 - 알루미늄 금속막 4 - 난반사 방지막
5 - 포토레지스트 패턴
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 베리어 금속막과, 주금속막 및 난반사 방지막 상부에 포토레지스트 패턴을 형성하고, 포토레지스트 패턴의 형태로, 상기 난반사 방지막, 주금속막 및 베리어 금속막을 패터닝한후 포토레지스트 패턴을 제거하여 금속 배선을 형성하는 반도체 소자의 금속 배선 형성방법으로서, 주금속막을 식각할 때, 식각 챔버내의 압력을 약 5mT 이하로 하고, 바이어스 파워를 70 내지 100W로 정도로 하여 진행하고, 상기 베리어 금속막을 식각할때는 식각 챔버내의 압력을 50 내지 100mT 정도로 하고, 바이어스 파워를 120 내지 200W 정도를 인가하여 진행하며, 상기 포토레지스트 패턴을 제거할때는 CxHyFz 가스와 O2가스를 이용하여 제거하는 것을 특징으로 한다.
본 발명에 의하면, 금속 배선을 형성하기 위한 식각 공정후, 포토레지스트 패턴의 제거시에서는 CxHyFz 가스와 O2가스를 이용하여 제거한다. 이때, 상기 플로린 계열(F계열)의 라디칼은 H2가스와 결합하여 제거된다.
이에따라, 금속 배선의 표면에 식각 부산물 및 식각 가스 잔재물이 남지 않아, 비아 저항이 증가나 브릿지 현상과 같은 문제점을 배제할 수 있다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 금속 배선 방법을 설명하기 위한 도면이다.
먼저, 도 1a에 도시된 바와 같이, 트랜지스터(도시되지 않음) 및 이를 절연시키는 절연막(도시되지 않음)이 형성된 반도체 기판(1) 상부에 반도체 기판과 이후 주금속막간의 전기 및 스트레스 이동을 방지하기 위하여 베리어 금속막(2)을 증착한다. 이때, 베리어 금속막(2)으로는 Ti 또는 Ti/TiN 금속막이 이용된다. 그후, 베리어 금속막(2) 상부에 주 금속막(3)으로서, Al 금속막을 증착한다음, 주금속막(3) 상부에 난반사 방지막(4)으로서 TiN 막을 증착한다. 그리고나서, 금속 배선을 형성하기 위하여, 난반사 방지막(4) 상부에 공지의 포토리소그라피 공정으로 포토레지스트 패턴(5)을 형성한다.
그후, 도 1b에 도시된 바와 같이, 포토레지스트 패턴(5)을 마스크로 하여 난반사 방지막(4), 주금속막(3) 및 베리어 금속막(2)을 순차적으로 식각하여 금속 배선(6)을 형성한다.
이때, 주금속막(3) 및 베리어 금속막(2)을 식각시, 주금속막(3)이 식각 잔재물이 스퍼터링되어서 금속 배선(6)의 윗면 및 측벽에 달라붙는 것을 방지하기 위하여, 챔버내의 압력을 약 5mT 이하, 바이어스 파워(bias power)를 70 내지 100W 로 유지하면서 식각한다. 그러면, 주금속막(3)의 식각시, 식각 잔재물이 표면에 스퍼터링되어 붙지 않게된다. 아울러, 베리어 금속막 식각시에는 120 내지 200W의 바이어스 파워를 인가하고, 50 내지 100mT의 챔버 압력을 유지시키어 공정을 진행한다.
또한, 식각 잔재물이 발생된다 하더라도, 주금속막(3)을 식각한 후 박막의 베리어 금속막(2) 식각시, 상기 높은 바이어스 파워에 의하여 잔존하는 식각 잔재물이 떨어져 나간다. 따라서, 식각 공정중 식각 부산물이 금속 배선(6)의 측벽에 남아있지 않는다.
그후, 도 1c에 도시된 바와 같이, 포토레지스트 패턴(5)을 제거한다. 이때, 포토레지스트 패턴(5) 제거시, 먼저, 수증기로 금속 배선(6) 및 포토레지스트 패턴(5)에 대하여 표면 전하를 제거하고, 패시베이션(passivation)한다.
그리고나서, CxHyFz 가스와 O2가스를 이용하여, 포토레지스트 패턴(5)을 제거한다. 이때, CxHyFz 가스의 F 성분은 O2가스를 라디칼 성분(O)으로 분리하여 포토레지스트의 반응성을 촉진시킨다. 이와같이 분리된 O 성분은 CxHy 성분으로 된 포토레지스트 패턴(5)의 C 성분과 결합하여 포토레지스트 패턴(5)을 제거시키며, 자신 역시 포토레지스트 패턴(5)의 H와 결합되어 HF를 발생시키므로써, 포토레지스트 패턴을 제거한다.
아울러, CxHyFz 가스의 H 성분은 금속 배선(6)의 패시베이션 효과를 높이는 역할을 한다.
이와같은 방법으로 포토레지스트 패턴(5)을 제거한다음, 도 1c에 도시된 바와 같이, 금속 배선(6)의 표면에, 포토레지스트 패턴(5)의 제거로 인하여 남아있는 F 성분을 제거하기 위하여, H2가스 또는 CxHy 가스로 금속 배선(6) 표면을 트리트먼트(treatment)한다. 그러면, 잔존하는 F성분이 H2가스 또는 CxHy, H2O 가스의 H 성분과 결합되어, HF를 이루므로써, 제거된다.
그후, 추가적으로, O2플라즈마 에슁(ashing) 공정을 실시하여 준다. 그러면, 금속 배선(6) 표면에 잔존하는 C 성분을 제거하게 된다.
이에따라, 금속 배선(6) 식각시 식각 부산물 및 식각 가스 잔재물을 모두 제거할 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 금속 배선을 형성하기 위한 식각 공정시 주금속막을 식각하는 공정은 약 5mT 이하의 압력에서 70 내지 100W 정도의 높은 바이어스 파워를 인가하면서 진행하고, 베리어 금속막은 50 내지 100mT의 압력에서 120 내지 200W 정도의 바이어스 파워를 인가하여 진행하며, 포토레지스트 패턴은 CxHyFz 가스와 O2가스를 이용하여 제거한다.
이에따라, 금속 배선의 표면에 식각 부산물과 부산물에 의한 화합물 및 식각 가스 잔재물이 남지 않아, 비아 저항을 증가시키는 문제점과 브릿지 현상과 같은 문제점을 배제할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 베리어 금속막과, 주금속막 및 난반사 방지막 상부에 포토레지스트 패턴을 형성하고, 포토레지스트 패턴의 형태로, 상기 난반사 방지막, 주금속막 및 베리어 금속막을 패터닝한후 포토레지스트 패턴을 제거하여 금속 배선을 형성하는 반도체 소자의 금속 배선 형성방법으로서,
    상기 주금속막을 식각할 때, 식각 챔버내의 압력을 약 5mT 이하로 하고, 바이어스 파워를 70 내지 100W로 정도로 하여 진행하고,
    상기 베리어 금속막을 식각할때는 식각 챔버내의 압력을 50 내지 100mT 정도로 하고, 바이어스 파워를 120 내지 200W 정도 인가하여 진행하며,
    상기 포토레지스트 패턴을 제거할때는 CxHyFz 가스와 O2가스를 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  2. 제 1 항에 있어서, 상기 포토레지스트 패턴을 제거한다음, 금속 배선 표면에 잔존하는 F 성분을 제거하기 위하여, H2가스 또는 CxHy 가스로 트리트먼트 하는 단계를 추가로 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 포토레지스트 패턴을 제거하는 단계 이후, C 성분을 제거하기 의하여, O2에슁 공정을 추가로 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
KR1019980039096A 1998-09-21 1998-09-21 반도체 소자의 금속배선 형성방법 KR20000020483A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980039096A KR20000020483A (ko) 1998-09-21 1998-09-21 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980039096A KR20000020483A (ko) 1998-09-21 1998-09-21 반도체 소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20000020483A true KR20000020483A (ko) 2000-04-15

Family

ID=19551388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039096A KR20000020483A (ko) 1998-09-21 1998-09-21 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20000020483A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458591B1 (ko) * 2002-04-19 2004-12-03 아남반도체 주식회사 반도체 소자의 폴리머 제거방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458591B1 (ko) * 2002-04-19 2004-12-03 아남반도체 주식회사 반도체 소자의 폴리머 제거방법

Similar Documents

Publication Publication Date Title
US6204192B1 (en) Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
US5792672A (en) Photoresist strip method
US6268287B1 (en) Polymerless metal hard mask etching
KR100493486B1 (ko) 개선된 전도층 엣칭방법 및 장치
US5783482A (en) Method to prevent oxide peeling induced by sog etchback on the wafer edge
KR100203905B1 (ko) 금속배선 제조방법
KR20000020483A (ko) 반도체 소자의 금속배선 형성방법
US6740471B1 (en) Photoresist adhesion improvement on metal layer after photoresist rework by extra N2O treatment
JP3371170B2 (ja) 半導体装置の製造方法
KR0131730B1 (ko) 금속배선층 형성방법
US6177337B1 (en) Method of reducing metal voids in semiconductor device interconnection
JPH0689883A (ja) 接続孔の形成方法
KR0181969B1 (ko) 반도체 장치의 비아홀 형성방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR950014943B1 (ko) 금속층 식각시 생성된 실리콘 잔류물 제거방법
JP3353443B2 (ja) 積層配線のドライエッチング方法
KR950006341B1 (ko) 금속배선 형성방법
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100615822B1 (ko) 반도체 소자의 파티클 제거 방법
KR100464660B1 (ko) 반도체 소자의 식각부산물 제거방법
KR20030059454A (ko) 반도체 소자의 금속배선 형성방법
KR19980060606A (ko) 반도체 소자의 금속배선 형성 방법
JPH07249611A (ja) 積層配線のドライエッチング方法
KR20060074498A (ko) 반도체 소자의 하드닝 식각 잔여물 제거 방법
JPH02296333A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination