KR950006341B1 - 금속배선 형성방법 - Google Patents

금속배선 형성방법 Download PDF

Info

Publication number
KR950006341B1
KR950006341B1 KR1019910022949A KR910022949A KR950006341B1 KR 950006341 B1 KR950006341 B1 KR 950006341B1 KR 1019910022949 A KR1019910022949 A KR 1019910022949A KR 910022949 A KR910022949 A KR 910022949A KR 950006341 B1 KR950006341 B1 KR 950006341B1
Authority
KR
South Korea
Prior art keywords
metal wiring
metal layer
forming
etching
metal
Prior art date
Application number
KR1019910022949A
Other languages
English (en)
Other versions
KR930014790A (ko
Inventor
설여송
정진기
Original Assignee
현대전자산업주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 정몽헌 filed Critical 현대전자산업주식회사
Priority to KR1019910022949A priority Critical patent/KR950006341B1/ko
Publication of KR930014790A publication Critical patent/KR930014790A/ko
Application granted granted Critical
Publication of KR950006341B1 publication Critical patent/KR950006341B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

금속배선 형성방법
제1도 및 제2도는 종래 기술에 따라 감광막패턴을 마스크로 이용하고 금속층을 식각하여 금속배선을 향성할 때 측벽막이 형성됨을 도시한 단면도.
제3도는 제2도의 공정후 본 발명에 의해 측벽막을 검식식각 공정으로 제거한 상태의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연막 2' : 금속배선
3 : 측벽막 4 : 감광막 패턴
본 발명은 고집적 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 금속층 패턴을 식각할 때 형성된 식각 부산물인 측벽막을 제거하는 방법에 관한 것이다.
고집적 반도체 소자의 금속 배선을 형성하는 공정에 있어서 금속층을 식각할 때, 금속층 상부에 형성되는 측벽막은 반도체 소자의 수율과 신뢰성에 영향을 미치므로 금속층 상부에 형성된 측벽막을 완전히 재거하는 것이 요구되고 있다.
종래에는 상기 측벽막을 제거하기 위하여, 유기용매 등을 이용한 습식 식각제거방법을 사용하여 왔다. 그러나, 반도체소자가 초고집적화 되어감에 따라, 금속배선 형태를 이방성으로 유지하여야 하며, 따라서 금속층을 식각할 때, 금속층 상부의 측벽막의 두께가 두꺼워지는 경향이 있으므로, 종래의 습식 식각 제거방법으로는 파티클(Particle)측면이나, 측벽막을 완전히 제거하지 못하는 단점이 있었다.
최근에는 반도체 소자의 금속배선이 Al-Si합금에서 Al-Si-Cu합금으로 바뀌어 가는 추세이며, ARC(Anti-Reflection Coating)층과 TiN, Ti와 같은 베리어 메탈을 사용한 적층구조의 금속배선 형태를 가지는 경향이 있다.
이와 같은 적층 구조의 금속배선 형성공정에 있어서, 금속층을 식각한 후 잔존하는 식각 잔류물(Residue)를 제거하기 위해서는 식각시 높은 챔버전압이 요구되고, 또한 금속배선 형태를 이방성으로 유지하면서 측벽막을 제거하는 것은 더욱 어렵다.
특히, 다층 감광막패턴을 사용하여 금속층을 식각할 때에는 금속층 상부의 측벽막이 두꺼워지므로 종래의 습식 식각 제거방법으로는 측벽막이 완전히 제거하지 못하는 단점이 있다.
따라서, 본 발명은 금속층을 식각하여 금속배선을 형성할 때 감광막패턴과 금속배선의 측벽에 남아있는 측벽막을 건식 식각 제거 방법으로 완전히 제거하도록 하는 금속배선 형성방법을 제공하는데 그 목적으로 한다.
본 발명에 의한 금속배선 형성 공정에 따르면, 절연막의 상부에 금속층을 형성하고, 그 상부에 감광막패턴을 형성한 후, 상기 감광막패턴을 마스크로 노출되어 있는 금속층을 건식식각하여 금속배선을 형성하고, 상기 감광막패턴을 제거하는 단계를 구비하는 금속배선 형성방법에 있어서, 상기 금속배선의 측벽에 형성된 식각잔류물로된 측벽막을 BC13가스를 포함하는 식각가스를 이용하여 건식식각방법으로 제거하는 것을 특징으로 한다.
이하, 첨부된 도면으로 본 발명은 더욱 상세하게 설명하기로 한다.
제1도는 예정된 구조의 반도체기판(도시되지 않음)상에 형성된 절연막(1) 상부에 금속층(도시되지 않음)을 증착하고, 그 상부에 단층 또는 다층 감광막패턴(4)을 형성한 후, 상기 감광막패턴(4)을 마스크로 이용하여 이방성 건식 식각공정으로 노출된 금속층을 식각하여 금속배선(2')을 형성한 상태를 도시한 단면도이다. 상기 금속층은 Al합금, TiN , Ti, W 등의 합금배선이나 이들의 적층 구조로 형성한다.
제2도는 제1도에 도시된 공정에 사용된 감광막패턴(4)을 건식식각 장비내에서 산소 플라즈마로 제거한 상태의 단면도로서, 상기 금속배선(2')과 감광막패턴(4)의 측벽에 금속과 산화막 성분과 탄소계통의 성분이 포함된 복합물질로된 측벽막(3)이 남아 있는 상태를 도시한다.
제3도는 본 발명의 건식식각 방법으로 측벽막(3)을 제거한 단면도로서, 금속배선(2') 상부의 측벽막(3)에는 금속과 산화막 성분 등이 함유되어 있으므로, 측벽막(3)이 두꺼운 경우에는 종래의 습식 식각 제거방법으로 완전히 제거하기가 어려우므로, 스퍼터링 효과가 있는 BCl3가스에 Ar, Ne, N2가스를 공급하고, -200V 이상의 챔버 전압 조건에서 측벽막(3)을 완전히 제거하는 것이다. 여기서 BCL3가스는 Cl라디칼(Radical)의 발생비율이 낮으므로, Al합금의 식각속도는 매우 느리므로, 금속층(2)은 거의 식각하지 않고, 측벽막(3)만을 제거할 수 있다.
이상에서 살펴본 바와같이 본 발명에 따르면, 종래의 유기용매를 이용한 습식 식각 제거방법에 비해, 반응성 이온 식각 챔버내에 BCi3가스를 사용한 건식 식각 제거방법으로, 측벽막 제거 정도, 파티클 정도, 측벽막 제거 공정에 소요되는 비용 및 시간에 있어서, 우수하며, 소자의 신뢰성 및 생산성도 향상시킬 수 있는 효과를 가진다.

Claims (4)

  1. 절연막의 상부에 금속층을 형성하고, 그 상부에 감광막 패턴을 형성한 후, 상기 감광막패턴을 마스크로 노출되어 있는 금속층을 건식식각하여 금속배선을 형성하고, 상기 감광막패턴을 제거하는 단계를 구비하는 금속배선 형성방법에 있어서, 상기 금속배선의 측벽에 형성된 식각잔류물로된 측벽막을 BCl3가스를 포함하는 식각가스를 이용하여 건식식각방법으로 제거하는 것을 특징으로 하는 금속배선 형성방법.
  2. 제1항에 있어서, 상기 금속배선 상부의 감광막패턴을 산소 플라즈마로 식각하는 것을 특징으로 하는 금속배선 형성방법.
  3. 제1항에 있어서, 상기 금속배선의 주위에 형성된 측벽막을 제거할 때 BCl3가스에 Ar, Ne, N2가스를 공급하고, -200V 이상의 챔버전압 조건에서 건식 식각공정으로 제거되는 것을 특징으로 하는 금속배선 형성방법.
  4. 제1항에 있어서, 상기 금속층은 Al합금, TiN, Ti, W의 합금배선 또는 이들의 적층구조인 것을 특징으로 하는 금속배선 형성방법.
KR1019910022949A 1991-12-13 1991-12-13 금속배선 형성방법 KR950006341B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910022949A KR950006341B1 (ko) 1991-12-13 1991-12-13 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910022949A KR950006341B1 (ko) 1991-12-13 1991-12-13 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR930014790A KR930014790A (ko) 1993-07-23
KR950006341B1 true KR950006341B1 (ko) 1995-06-14

Family

ID=19324779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022949A KR950006341B1 (ko) 1991-12-13 1991-12-13 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR950006341B1 (ko)

Also Published As

Publication number Publication date
KR930014790A (ko) 1993-07-23

Similar Documents

Publication Publication Date Title
KR100309617B1 (ko) 염화수소,염소함유에칭액,및질소를이용하여알루미늄및알루미늄합금을에칭시키는방법
EP0987745B1 (en) Metallization etching method using a hard mask layer
JP3170791B2 (ja) Ａｌ系材料膜のエッチング方法
JPH07147271A (ja) 半導体装置の製造方法
KR950005351B1 (ko) 알루미늄 합금의 부식 방지 방법
US5277757A (en) Dry etching method
KR950006341B1 (ko) 금속배선 형성방법
JP3324466B2 (ja) 金属配線のドライエッチング方法
JPH11145112A (ja) パターニング方法
JP3006508B2 (ja) アルミニウム膜又はアルミニウム合金膜のエッチング方法
JPH07263426A (ja) 積層配線のドライエッチング方法
JPH07263425A (ja) 積層配線のドライエッチング方法
JPH1041308A (ja) ドライエッチング方法
JPH05136103A (ja) エツチング方法
JPH07297281A (ja) 接続孔の製造方法
JPH05206082A (ja) 半導体装置の製造方法
JP3353490B2 (ja) 積層配線のパターニング方法
JP2776727B2 (ja) 半導体装置の製造方法
JP3541329B2 (ja) ドライ・エッチング方法
JPH05182937A (ja) ドライエッチング方法
KR100208429B1 (ko) 반도체 소자의 금속배선 형성방법
JPH04278535A (ja) 配線形成方法
JP2002246393A (ja) メタル配線形成方法
JPH1174252A (ja) 半導体装置および製造方法
JPH07249611A (ja) 積層配線のドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040331

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee