JPH1174252A - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法

Info

Publication number
JPH1174252A
JPH1174252A JP9232554A JP23255497A JPH1174252A JP H1174252 A JPH1174252 A JP H1174252A JP 9232554 A JP9232554 A JP 9232554A JP 23255497 A JP23255497 A JP 23255497A JP H1174252 A JPH1174252 A JP H1174252A
Authority
JP
Japan
Prior art keywords
conductive
film
layer
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9232554A
Other languages
English (en)
Inventor
Shigeki Teramoto
茂樹 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9232554A priority Critical patent/JPH1174252A/ja
Publication of JPH1174252A publication Critical patent/JPH1174252A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】半導体装置の高い信頼性を維持しつつ、その微
細化を進めていく上で、半導体デバイスの加工時におけ
る電子遮蔽効果やマイクロローディング効果によって促
進される電気的ダメージを低減する手法を提供する。 【解決手段】エッチングガスに対し腐食性の導電性物質
と耐腐食性の導電性物質との積層構造からなる導電性膜
を有する半導体装置、および該半導体装置の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイスの
プラズマエッチング加工時におけるいわゆる電子遮蔽効
果やマイクロローディング効果によって促進される電気
的ダメージを低減する半導体装置、および該半導体装置
の製造方法に関する。
【0002】
【従来の技術】近年のLSIの大規模化・高速化に従
い、パターンの微細化と高アスペクト化、ゲート絶縁膜
の薄膜化が進み、例えば、プラズマエッチング工程など
の電気的物理的ダメージを引き起こす工程におけるチャ
ージング・ダメージの影響が大きくなっている。
【0003】上記工程におけるチャージング・ダメージ
は、ゲート絶縁膜を破壊してデバイスの歩留りを低下さ
せてしまうだけでなく、軽度の場合でもデバイスの信頼
性を低下させるため大きな問題となる。
【0004】これまで、こうしたチャージングによるダ
メージを低減するための方策として、例えば、プラズマ
の均一化が進められてきた。
【0005】しかし、パターンの微細化と高アスペクト
化が進むことによって新たに電子遮蔽効果やマイクロロ
ーディング効果といった効果がチャージング・ダメージ
を促進し、単純にプラズマの均一化を進めただけではダ
メージを低減できなくなっている。
【0006】ここで、図面を用いて配線加工時に生じる
電子遮蔽効果とマイクロローディング効果について説明
を加える。
【0007】図12に示すように、通常のプロセスを用
いて、シリコン基板1にフィールド酸化膜2とゲート酸
化膜3を成長させた後、ゲート電極4を形成する。さら
に、層間絶縁膜5によって平坦化を行ったのち、コンタ
クトホール6を形成し、配線材料7を成膜して、レジス
トのパターニングを行う。
【0008】次に、図13に示すように、レジストパタ
ーン8をマスクにして配線材料のエッチングを、例え
ば、ECRプラズマエッチング装置により進めると、反
応性イオンがスペースの狭い領域では広い領域よりも供
給されにくくなるために、スペースの狭い領域と広い領
域とでは配線材料のエッチングレートが異なってしまう
(マイクロローディング効果)。
【0009】このため、スペースの広い領域の配線材料
がエッチングされ終わった時点では、スペースの狭い領
域には配線材料がまだ残っているという状態になる。
【0010】さらに、図14に示すように、レジスト8
の表面は電子によってマイナスに帯電しているため、電
子は狭いスペースの中には入りずらく、プラスのイオン
のみが注入されることになる(電子遮蔽効果)。その結
果、底面の配線材料から取り込まれた電荷がゲート電極
を帯電させ、これによってゲート酸化膜がダメージを受
けることになり、これは底面の配線材料がなくなるまで
続く。
【0011】また、狭いスペース底部の配線材料がなく
なった後のオーバーエッチング時にも、狭いスペースの
中に入ることができるのはイオンのみであり、その結
果、配線の底部にアンダーカットが入ったり、配線側面
から注入された電荷がゲート電極を帯電させ、これによ
って、ゲート酸化膜がダメージを受けることになる。
【0012】以上は、配線材料の加工時に起こるダメー
ジについての説明であるが、ゲート電極材料の加工時に
も同様のダメージの問題が生じる。但し、エッチングの
メカニズムが異なるため、ゲート電極材料の加工時には
通常マイクロローディング効果は殆ど生じず、電子遮蔽
効果によるダメージの方が支配的になる。また、フラッ
シュメモリのように、Stacked Gate構造を
加工する場合は、マイクロローディング効果が生じたか
のうような状態でエッチングを行う必要があるため、電
子遮蔽効果の影響が他のデバイスと比べて問題となりや
すい。
【0013】
【発明が解決しようとする課題】以上説明したように、
半導体装置の高い信頼性を維持しつつ、その微細化を進
めていく上で、半導体デバイスの加工時における電子遮
蔽効果やマイクロローディング効果によって促進される
電気的ダメージを低減する手法が求められている。
【0014】従って、本発明は、半導体デバイスのプラ
ズマエッチング加工時におけるいわゆる電子遮蔽効果や
マイクロローディング効果によって促進される電気的ダ
メージを低減する半導体装置、および該半導体装置の製
造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】本発明は、かかる問題を
解決すべくなされたものであり、 1)エッチングガスに対し腐食性の物質と耐腐食性の物
質との積層構造からなる導電性膜を有する半導体装置、
および 2)エッチングガスに対し腐食性の導電性物質からなる
層を形成する工程と、エッチングガスに対し耐腐食性の
導電性物質からなる層を形成する工程と、レジスト膜を
全面に形成する工程と、ゲート電極形成のためのレジス
ト膜のパターニングを行う工程と、該レジスト膜をマス
クとして、エッチングガスに対し耐腐食性の導電性物質
からなる層をエッチングする工程と、前記レジスト膜を
除去する工程と、前記エッチングガスに対し耐腐食性の
導電性物質からなる層をマスクとして、前記エッチング
ガスに対し腐食性の導電性物質をエッチングを行う工程
とを有する、エッチングガスに対し腐食性の物質と耐腐
食性の物質との積層構造からなる導電性膜を有する半導
体装置の製造方法である。
【0016】以下、本発明を詳細に説明する。
【0017】本発明は、半導体装置の導電性膜をプラズ
マエッチングによる加工する際のチャージング・ダメー
ジを低減するための手法に関する。
【0018】本発明の半導体装置は、エッチングガスに
対し腐食性の物質と耐腐食性の物質との積層構造からな
る導電性膜を有する。
【0019】本発明において、エッチングガスに対し腐
食性の物質とは、Cl2 ,BCl3,SF 6,CF4
2,CF4 −I2 ,C2 6 ,CBrF3 ,CF3
l,CF2 Cl2 ,BCl3 , NF3 等のエッチングガ
スにより容易にエッチングされる導電性物質をいう。例
えば、リン、ホウ素等の不純物を含有していてもよいシ
リコン、ポリシリコン等のゲート電極材料、アルミニウ
ム、タングステン、モリブデン、チタニウム、クロム、
アルミニウム−シリコン、アルミニウム−銅等の配線材
料等がある。また、エッチングガスに対し耐腐食性の物
質とは、前述したようなエッチングガスにより容易にエ
ッチングされない導電性物質をいう。例えば、導電性ポ
リマー、導電性セラミックス、金、白金等の高融点金属
等がある。
【0020】本発明の導電性膜としては、例えば、以下
に掲げるものがある。
【0021】1)不純物を含有するポリシリコンと高融
点金属、導電性ポリマーもしくは導電性セラミックスと
の積層構造からなるゲート電極 例えば、エッチングガスによりエッチングされ易いリ
ン、ホウ素等の不純物でドープされたポリシリコン、タ
ングステンシリサイド、チタニウムシリサイド、モリブ
デンシリサイド、タンタルシリサイド等の金属シリサイ
ド、およびシリサイド/ポリシリコン(ポリサイド)等
の層と、エッチングガスによりエッチングされにくい導
電性ポリマー、導電性セラミックス、金、白金等の高融
点金属層とからなる積層構造からなるゲート電極を挙げ
ることができる。
【0022】2)ポリシリコンと高融点金属との間に、
ポリシリコンと高融点金属との反応を抑えるためのレイ
ヤーが挟まれた積層構造からなるゲート電極 ゲート電極は、金、白金等の高融点金属は、シリコンと
反応してエッチングガスに反応性のシリサイドを与えや
すい。そのため、本発明においては、ポリシリコンと高
融点金属との間に、ポリシリコンと高融点金属との反応
を抑えるためのレイヤーが挟まれた構造とすることが好
ましい。
【0023】このようなレイヤーとして、例えば、Ti
N,TiON等を使用することができる。
【0024】3)不純物を含有するポリシリコンと高融
点金属、導電性ポリマーもしくは導電性セラミックス
と、反射防止膜との積層構造からなるゲート電極 また、ゲート電極は、ポリシリコンと高融点金属、導電
性ポリマーもしくは導電性セラミックスと、反射防止膜
との積層構造とすることも好ましい。前記反射防止膜
は、導電性膜の加工のための露光の際における露光光源
の反射防止のために設けられる。例えば、チタニウムを
ターゲットとするスパッタリング法により、アルゴンガ
スと窒素ガスの混合雰囲気下で成膜することができる。
【0025】4)エッチングガスに対して腐食性の金属
からなる配線材料と、エッチングガスに対し耐腐食性の
金属、導電性ポリマー若しくは導電性セラミックスとの
積層構造からなる配線膜 また、本発明において、導電性膜は、エッチングガスに
対し腐食性の金属からなる配線材料と、エッチングガス
に対し耐腐食性の金属、導電性ポリマー若しくは導電性
セラミックスとの積層構造からなる配線膜であってもよ
い。
【0026】前記エッチングガスに対し腐食性の金属か
らなる配線材料としては、例えば、アルミニウム、タン
グステン、モリブデン、チタニウム、クロム、アルミニ
ウム−珪素合金(AlSi)、アルミニウム−銅合金等
を挙げることができる。
【0027】また、前記エッチングガスに対し耐腐食性
の金属、導電性ポリマー、導電性のセラミックスとして
は、例えば、金、白金、導電性レジスト、SiC,Zr
2,ZrC等の導電性のセラミックスなどがある。
【0028】5)エッチングガスに対して腐食性金属を
含有する配線材料と、エッチングガスに対し耐腐食性の
金属、導電性ポリマー若しくは導電性セラミックスと、
反射防止膜の積層構造からなる配線膜 さらに、本発明においては、導電性膜は、エッチングガ
スに対して腐食性金属を含有する配線材料と、エッチン
グガスに対し耐腐食性の金属若しくは導電性セラミック
スと、反射防止膜の積層構造からなる配線膜を有しても
よい。
【0029】エッチングガスに対して腐食性金属を含有
する配線材料、エッチングガスに対し耐腐食性の金属、
導電性ポリマー若しくは導電性セラミックス、および反
射防止膜は、上述したものと同様なものを使用すること
ができる。
【0030】このように導電性膜をエッチングガスに対
し腐食性が強い物質からなる層と、エッチングガスに対
し耐腐食性がある物質からなる層からなる積層構造とす
ることによって、導電性膜をドライエッチングにより加
工する場合、電子遮蔽効果がなくなって、電気的に中性
に保ちながらエッチングを進めることができるので、結
果的にゲート絶縁膜にチャージング・ダメージを与える
ことなく、信頼性の高いデバイスを作製することができ
る。
【0031】また、本発明の半導体装置の製造方法は、
以下のような工程を有することを特徴とする。すなわ
ち、エッチングガスに対し腐食性の導電性物質からなる
層を形成する工程と、エッチングガスに対し耐腐食性の
導電性物質からなる層を形成する工程と、レジスト膜を
全面に形成する工程と、ゲート電極形成のためのレジス
ト膜のパターニングを行う工程と、該レジスト膜をマス
クとして、エッチングガスに対し耐腐食性の導電性物質
からなる層をエッチングする工程と、前記レジスト膜を
除去する工程と、前記エッチングガスに対し耐腐食性の
導電性物質からなる層をマスクとして、前記エッチング
ガスに対し腐食性の導電性物質をエッチングを行う工程
とを有するエッチングガスに対し腐食性の物質と耐腐食
性の物質との積層構造からなる導電性膜を有する半導体
装置の製造方法である。
【0032】本発明の半導体装置の製造方法において、
好ましくは、前記導電性膜がゲート電極であり、該ゲー
ト電極は、リン、ホウ素等の不純物がドープされたポリ
シリコン層の上に、高融点金属、導電性ポリマーもしく
は導電性セラミックスからなる積層構造を有している。
【0033】より好ましくは、本発明の半導体装置の製
造方法は、前記導電性膜はゲート電極であり、リン、ホ
ウ素等の不純物がドープされたポリシリコン層の上に、
レイヤーを挟み、高融点金属もしくは導電性セラミック
スの層からなる積層構造を有している。
【0034】さらに好ましくは、前記導電性膜はゲート
電極であり、ポリシリコン層の上に、反射防止膜と高融
点金属、導電性ポリマーもしくは導電性セラミックスの
層からなる積層構造を有している。
【0035】本発明の半導体装置の製造方法は、さら
に、前記導電性膜が配線膜であり、該配線膜が不純物を
含有するポリシリコン層の上にエッチングガスに対して
腐食性の金属と、エッチングガスに対し耐腐食性の高融
点金属もしくは導電性セラミックスの層からなる積層構
造を有している。より好ましくは、前記導電性膜は配線
膜であり、アルミニウム、タングステン、モリブデン、
チタニウム、クロム、アルミニウム−珪素合金(AlS
i)およびアルミニウム−銅合金からなる群から選ばれ
る一種以上と、金、白金、導電性レジスト、SiC,Z
rO2 ,ZrC等の導電性のセラミックスなどからなる
積層構造を有している。
【0036】さらに好ましくは、前記導電性膜は配線膜
であり、エッチングガスに対し腐食性の金属を含有する
配線材料と、エッチングガスに対し耐腐食性の金属、導
電性ポリマー若しくは導電性セラミックスと、反射防止
膜との積層構造からなる配線膜からなる積層構造を有し
ている。
【0037】本発明の半導体装置の製造方法によれば、
ゲート電極、配線膜等の導電性膜をプラズマエッチング
により加工する際に問題となる、ゲート絶縁膜などに入
るチャージング・ダメージを回避・低減して、信頼性の
高い半導体デバイスを製造することができる。従って、
ゲート絶縁膜に高い信頼性を要求される、例えば、フラ
ッシュメモリーのような半導体デバイスの作製に好適で
ある。
【0038】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照にしながら詳細に説明する。
【0039】第1実施形態 本発明の第1の実施形態は、エッチングガスに対し腐食
性の物質と耐腐食性の物質との積層構造からなるゲート
電極を有する半導体装置の例である。
【0040】図1に示すように通常のプロセスを用い
て、シリコン半導体基板1上にフィールド酸化膜2とゲ
ート酸化膜3を成長させる。次いで、図2に示すよう
に、例えば、リン等の不純物を含むポリシリコン7と、
例えば金、白金等の高融点金属9の積層構造をもつゲー
ト電極材料10を、例えば、ポリシリコンはCVD法に
より、高融点金属はスパッタリング法により堆積させた
後、レジスト膜8を全面に成膜し、レジストパターニン
グを行う。
【0041】次に、図3に示すように、レジストパター
ンをマスクとして、先ず高融点金属層9を、Cl2 ,B
Cl3 ,SF 6,CF4 −O2,CF4 −I2 ,C
2 6 ,CBrF3 ,CF3 Cl,CF2 Cl2 ,BC
3 , NF3 等のエッチングガスによりエッチングした
後、レジストのパターニングを除去する。
【0042】次いで、この高融点金属層9をマスクとし
て、ポリシリコン7をエッチングすることにより、ゲー
ト電極を形成する。エッチング中の状態を図4に、エッ
チング後の状態を図5にそれぞれ示す。
【0043】本実施形態によれば、図4および図5に示
すように、ポリシリコン層7のエッチング加工時、エッ
チングガスに耐腐食性を有し、かつ導電性の高融点金属
9をマスクとしているため、レジストパターンをマスク
として用いているときのように表面がチャージアップし
て、電子がスペースの中に入り辛くなるという現象は起
こらない。従って、ゲート電極を電気的に中性に保ちな
がらエッチングを進めることができ、結果的にゲート絶
縁膜にダメージを与えることがないので、信頼性の高い
半導体装置を得ることができる。
【0044】第2実施形態 本発明の第2の実施形態は、エッチングガスに対し腐食
性の物質と耐腐食性の物質との積層構造からなる配線膜
を有する半導体装置の製造例である。
【0045】先ず、図6に示すように、通常のプロセス
を用いて、シリコン基板1上にフィールド酸化膜2とゲ
ート酸化膜3を成長させた後、ポリシリコンからなるゲ
ート電極11を形成し、さらに、層間絶縁膜12によっ
て平坦化を行った後、コンタクト孔13を形成する。
【0046】次に、図7に示すように、例えば、アルミ
ニウム−銅/チタニウム/窒化チタニウム/チタニウム
の積層膜からなる配線材料14を、例えば、スパッタリ
ング法により成膜した後、さらに、例えば、金や白金等
のCl2 ,BCl3 ,SF 6,CF4 −O2,CF4 −I
2 ,C2 6 ,CBrF3 ,CF3 Cl,CF2
2 ,BCl3 , NF3 等のエッチングガスに耐腐食性
の高い金属膜15と、例えば、窒化チタニウムからなる
反射防止膜16を、例えば、スパッタリング法により成
膜する。金属膜15の膜厚は100〜200nm、反射
防止膜16の膜厚は、25nm程度である。
【0047】次いで、図8に示すように、全面にレジス
ト膜を成膜後、レジストのパターニング17を行う。
【0048】次に、レジストパターンをマスクとして反
射防止膜16と、金属膜15をエッチングした後、レジ
ストのパターニング17を除去することにより、図9に
示す形状を得る。
【0049】ここまでの工程では、ウエハー全面で配線
材料が接続しており、同電位となっているため、チャー
ジング・ダメージは生じない。
【0050】この後、金属膜15をマスクとして、配線
材料14をエッチングガスを用いてエッチングする。図
10に、エッチング途中の図を、図11に、エッチング
後の状態図を示す。
【0051】本実施形態によれば、図10および図11
に示すように、導電性の金属膜15をマスクとして用い
てエッチングするため、レジストをマスクとしてエッチ
ングする場合のように表面がチャージングアップして電
子がスペースに入り辛くなるといった現象(電子遮断効
果)は起こらない。従って、配線材料を電気的に中性に
保ちながらエッチングを進めることが出来、結果的にゲ
ート絶縁膜にチャージング・ダメージを与えることがな
い。また、電子遮断効果が抑制されることによって、い
わゆるマイクロローディング効果も低減することができ
る。
【0052】
【発明の効果】以上説明したように、本発明の半導体装
置は、エッチングガスに対し腐食性の導電性物質とエッ
チングガスに対して耐腐食性の導電性物質の積層構造か
らなる導電性膜を有する。従って、本発明の半導体装置
のゲート電極や配線膜の加工時における電子遮断効果や
マイクロローディング効果によって促進される電気的ダ
メージ低減されるので、信頼性が高い。
【0053】また、本発明の半導体装置の製造方法によ
れば、電子遮断効果がなくなって、電気的に中性を保ち
ながら、ゲート電極や配線膜等の導電性膜のエッチング
加工を進めることができるため、結果的にゲート絶縁膜
にチャージング・ダメージを与えることがなく、信頼性
の高いデバイスを作製することができる。さらに、電子
遮断効果が抑制されることによって、同時にマイクロロ
ーディング効果も低減され、エッチングを均一に進める
ことができる。
【図面の簡単な説明】
【図1】半導体基板1上にフィールド酸化膜2およびゲ
ート酸化膜3を形成した図である。
【図2】図1に示す状態から、ゲート電極材料10とレ
ジスト膜8を形成・パターニングした図である。
【図3】図2に示す状態から、レジスト8をマスクに高
融点金属層9をエッチングした図である。
【図4】図3に示す状態から、高融点金属層9をマスク
にポリシリコン層7をエッチングする途中の状態図であ
る。
【図5】図4に示す状態から、高融点金属層9をマスク
にポリシリコン層7をエッチングした図である。
【図6】シリコン半導体基板1上に、フィールド酸化膜
2およびゲート酸化膜3を形成し、ポリシリコンからな
るゲート電極11を形成した後、層間絶縁膜12を堆積
・平坦化し、コンタクト孔13を形成した図である。
【図7】図6に示す状態から、エッチングガスに対し腐
食性の配線膜材料14を被覆し、その上にエッチングガ
スに対し耐腐食性の金属の層15、および反射防止膜1
6を形成した図である。
【図8】図7に示す状態から、レジスト膜17を全面に
成膜した後、配線層形成のためのパターニングを行った
図である。
【図9】図8に示す状態から、レジスト膜17をマスク
に、エッチングガスに対し耐腐食性の金属の層15およ
び反射防止膜16をエッチングした図である。
【図10】図9に示す状態から、エッチングガスに対し
耐腐食性の金属の層15をマスクにして、エッチングガ
スに対し配線膜材料14をプラズマエッチングする途中
の図である。
【図11】図9に示す状態から、エッチングガスに対し
耐腐食性の金属の層15をマスクにして、エッチングガ
スに対し配線膜材料14をプラズマエッチングした図で
ある。
【図12】従来法において、シリコン半導体基板1上
に、フィールド絶縁膜2およびゲート酸化膜3を形成
し、次いで、ゲート電極4を形成し、層間絶縁膜5を堆
積・平坦化し、次に、コンタクト孔6を形成し、配線膜
材料7を被覆した後、レジスト膜8を成膜・パターニン
グした図である。
【図13】図12に示す状態から、プラズマエッチング
により配線膜7をエッチングする途中の状態図である。
【図14】図12に示す状態から、プラズマエッチング
により配線膜7をエッチングする図である。
【符号の説明】
1…シリコン半導体基板、2…フィールド酸化膜、3…
ゲート酸化膜、4,11…ゲート電極、5,12…層間
絶縁膜、6,13…コンタクト孔、7,14…ポリシリ
コン膜、8、17…レジスト、9,15…エッチングガ
スに対し耐腐食性の高融点金属層、10…ゲート電極材
料、16…反射防止膜
フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/788 29/792

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】エッチングガスに対し腐食性の導電性物質
    と耐腐食性の導電性物質との積層構造からなる導電性膜
    を有する半導体装置。
  2. 【請求項2】前記導電性膜は、不純物を含有するポリシ
    リコンと、高融点金属、導電性ポリマーもしくは導電性
    セラミックスとの積層構造からなるゲート電極である請
    求項1記載の半導体装置。
  3. 【請求項3】前記導電性膜は、不純物を含有するポリシ
    リコンと高融点金属との間に、ポリシリコンと高融点金
    属との反応を抑えるためのレイヤーが挟まれた積層構造
    からなるゲート電極である請求項1記載の半導体装置。
  4. 【請求項4】前記導電性膜は、不純物を含有するポリシ
    リコンと、高融点金属、導電性ポリマーもしくは導電性
    セラミックスおよび反射防止膜の積層構造からなるゲー
    ト電極である請求項1記載の半導体装置。
  5. 【請求項5】前記導電性膜は、エッチングガスに対し腐
    食性の金属を含有する配線材料と、エッチングガスに対
    し耐腐食性の金属、導電性ポリマーもしくは導電性セラ
    ミックスとの積層構造からなる配線層である請求項1記
    載の半導体装置。
  6. 【請求項6】前記導電性膜は、エッチングガスに対し腐
    食性の金属を含有する配線材料と、エッチングガスに対
    し耐腐食性の金属、導電性ポリマーもしくは導電性セラ
    ミックスおよび反射防止膜の積層構造からなる配線膜で
    ある請求項1記載の半導体装置。
  7. 【請求項7】前記導電性膜は、アルミニウム、タングス
    テン、モリブデン、クロム、アルミニウム−珪素合金お
    よびアルミニウム−銅合金からなる群から選ばれる一種
    以上の金属を含有する配線材料と、エッチングガスに対
    し耐腐食性の金属、導電性ポリマーもしくは導電性セラ
    ミックスおよび反射防止膜の積層構造からなる配線膜で
    ある請求項1記載の半導体装置。
  8. 【請求項8】エッチングガスに対し腐食性の導電性物質
    からなる層を形成する工程と、 エッチングガスに対し耐腐食性の導電性物質からなる層
    を形成する工程と、 レジスト膜を全面に形成する工程と、 ゲート電極形成のためのレジスト膜のパターニングを行
    う工程と、 該レジスト膜をマスクとして、エッチングガスに対し耐
    腐食性の導電性物質からなる層をエッチングする工程
    と、 前記レジスト膜を除去する工程と、 前記エッチングガスに対し耐腐食性の導電性物質からな
    る層をマスクとして、前記エッチングガスに対し腐食性
    の導電性物質のエッチングを行う工程とを有するエッチ
    ングガスに対し腐食性の導電性物質と耐腐食性の導電性
    物質との積層構造からなる導電性膜を有する半導体装置
    の製造方法。
  9. 【請求項9】不純物を含有するポリシリコン層を形成す
    る工程と、 該ポリシリコン層の上に、高融点金属、導電性ポリマー
    もしくは導電性セラミックスの層を形成する工程と、 レジスト膜を全面に形成する工程と、 ゲート電極形成のためのレジスト膜のパターニングを行
    う工程と、 該レジスト膜をマスクとして、高融点金属、導電性ポリ
    マーもしくは導電性セラミックスをエッチングする工程
    と、 前記レジスト膜を除去する工程と、 前記高融点金属層、導電性ポリマーもしくは導電性セラ
    ミックス層をマスクとして、前記ポリシリコンをエッチ
    ングを行う工程とを有する請求項8記載の半導体装置の
    製造方法。
  10. 【請求項10】不純物を含有するポリシリコン層を形成
    する工程と、 該ポリシリコン層の上に、レイヤーを挟み、高融点金属
    層を形成する工程と、 レジスト膜を全面に形成する工程と、 ゲート電極形成のためのレジスト膜のパターニングを行
    う工程と、 該レジスト膜をマスクとして、高融点金属をエッチング
    する工程と、 前記ポリシリコンと前記高融点金属との反応を抑えるた
    めのレイヤーをエッチングする工程と、 前記レジスト膜を除去する工程と、 前記高融点金属層をマスクとして、前記ポリシリコンを
    エッチングを行う工程とを有する請求項8記載の半導体
    装置の製造方法。
  11. 【請求項11】不純物を含有するポリシリコン層を形成
    する工程と、 該ポリシリコン層の上に、反射防止膜と高融点金属、導
    電性ポリマーもしくは導電性セラミックスの層を形成す
    る工程と、 レジスト膜を全面に形成する工程と、 ゲート電極形成のためのレジスト膜のパターニングを行
    う工程と、 該レジスト膜をマスクとして、反射防止膜と高融点金
    属、導電性ポリマーもしくは導電性セラミックスの層を
    エッチングする工程と、 前記レジスト膜を除去する工程と、 前記高融点金属層、導電性ポリマー層もしくは導電性セ
    ラミックスの層をマスクとして、前記ポリシリコンのエ
    ッチングを行う工程とを有する請求項8記載の半導体装
    置の製造方法。
  12. 【請求項12】アルミニウム、タングステン、モリブデ
    ン、クロム、アルミニウム−珪素合金およびアルミニウ
    ム−銅合金からなる群から選ばれる一種以上の金属を含
    有する配線材料を被覆する工程と、 エッチングガスに対し耐腐食性の金属層、導電性ポリマ
    ー若しくは導電性セラミックス層を形成する工程と、 レジスト膜を全面に形成する工程と、 配線膜形成のためのレジスト膜のパターニングを行う工
    程と、 該レジスト膜をマスクとして、高融点金属、導電性ポリ
    マーもしくは導電性セラミックスをエッチングする工程
    と、 前記レジスト膜を除去する工程と、 前記高融点金属、導電性ポリマーもしくは導電性セラミ
    ックスをマスクとして、前記アルミニウム、タングステ
    ン、モリブデン、クロム、アルミニウム−珪素合金およ
    びアルミニウム−銅合金からなる群から選ばれる一種以
    上の金属を含有する配線材料のエッチングを行う工程と
    を有する請求項8記載の半導体装置の製造方法。
  13. 【請求項13】エッチングガスに対し腐食性の金属を含
    有する配線材料を被覆する工程と、 エッチングガスに対し耐腐食性の金属層、導電性ポリマ
    ー層もしくは導電性セラミックス層および反射防止膜を
    形成する工程と、 レジスト膜を全面に形成する工程と、 配線膜形成のためのレジスト膜のパターニングを行う工
    程と、 該レジスト膜をマスクとして、前記反射防止膜をエッチ
    ングする工程と、 高融点金属、導電性ポリマー若しくは導電性セラミック
    スをエッチングする工程と、 前記レジスト膜を除去する工程と、 前記高融点金属、導電性ポリマーもしくは導電性セラミ
    ックスをマスクとして、前記エッチングガスに対し腐食
    性のある金属を含有する配線材料のエッチングを行う工
    程とを有する請求項8記載の半導体装置の製造方法。
JP9232554A 1997-08-28 1997-08-28 半導体装置および製造方法 Pending JPH1174252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9232554A JPH1174252A (ja) 1997-08-28 1997-08-28 半導体装置および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9232554A JPH1174252A (ja) 1997-08-28 1997-08-28 半導体装置および製造方法

Publications (1)

Publication Number Publication Date
JPH1174252A true JPH1174252A (ja) 1999-03-16

Family

ID=16941153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9232554A Pending JPH1174252A (ja) 1997-08-28 1997-08-28 半導体装置および製造方法

Country Status (1)

Country Link
JP (1) JPH1174252A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191043A (ja) * 2005-01-03 2006-07-20 Alcatel 半導体基板をプラズマエッチングしてマスクを作るための装置
JP2015079972A (ja) * 2014-11-18 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191043A (ja) * 2005-01-03 2006-07-20 Alcatel 半導体基板をプラズマエッチングしてマスクを作るための装置
JP2015079972A (ja) * 2014-11-18 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法

Similar Documents

Publication Publication Date Title
KR100491199B1 (ko) 반도체 웨이퍼 에칭에 의한 집적 회로
US5792672A (en) Photoresist strip method
WO1997036322A1 (en) Methods and apparatus for minimizing etch rate loading
JPS59134833A (ja) アルミニウムおよびアルミニウム合金をプラズマエツチングするための材料および方法
JPH1171689A (ja) プラズマ処理室中での積層物の選択された部分のエッチング法及びエッチングする間の側壁ポリマー堆積の低減法
JP2001507171A (ja) フォトレジストの選択性を改善し且つエッチング速度負荷を低減するための方法
KR100493486B1 (ko) 개선된 전도층 엣칭방법 및 장치
US6458648B1 (en) Method for in-situ removal of side walls in MOM capacitor formation
US6271115B1 (en) Post metal etch photoresist strip method
US6103631A (en) Method of manufacturing semiconductor device
US6420099B1 (en) Tungsten hard mask for dry etching aluminum-containing layers
US6187686B1 (en) Methods for forming patterned platinum layers using masking layers including titanium and related structures
JP2891952B2 (ja) 半導体装置の製造方法
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
JPH10326830A (ja) 半導体装置の製造方法
JPH1027804A (ja) 半導体装置及びその製造方法
JPH1174252A (ja) 半導体装置および製造方法
US6548413B1 (en) Method to reduce microloading in metal etching
JPH05206082A (ja) 半導体装置の製造方法
JPH07297281A (ja) 接続孔の製造方法
JPH05182937A (ja) ドライエッチング方法
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
JP4207284B2 (ja) 半導体装置の製造方法
JPH0878414A (ja) 半導体装置およびその製造方法
JPH07273120A (ja) 半導体基板の処理方法