KR19980060606A - 반도체 소자의 금속배선 형성 방법 - Google Patents

반도체 소자의 금속배선 형성 방법 Download PDF

Info

Publication number
KR19980060606A
KR19980060606A KR1019960079968A KR19960079968A KR19980060606A KR 19980060606 A KR19980060606 A KR 19980060606A KR 1019960079968 A KR1019960079968 A KR 1019960079968A KR 19960079968 A KR19960079968 A KR 19960079968A KR 19980060606 A KR19980060606 A KR 19980060606A
Authority
KR
South Korea
Prior art keywords
film
pattern
metal wiring
etching
tungsten
Prior art date
Application number
KR1019960079968A
Other languages
English (en)
Inventor
최창주
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960079968A priority Critical patent/KR19980060606A/ko
Publication of KR19980060606A publication Critical patent/KR19980060606A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 알루미늄 식각시 고 식각선택비를 갖는 텅스텐막을 알루미늄에 대한 하드 마스크로 사용함으로써 노광, 식각 및 소자 특성 안정화를 증대시킬 수 있는 금속배선 형성 방법에 관한 것이다.

Description

반도체 소자의 금속배선 형성 방법
본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 특히 알루미늄 식각시 고 식각선택비를 갖는 텅스텐막을 알루미늄에 대한 하드 마스크로 사용함으로써 노광, 식각 및 소자 특성 안정화를 증대시킬 수 있는 금속배선 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 금속배선으로 알루미늄 합금막을 이용하게 되며, 알루미늄 합금막을 증착하기 전에 접착층으로 티타늄, 티타늄 나이트라이드막을 적층하며, 알루미늄 합금막의 상부에 반사방지막으로 아크 티타늄 나이트라이드막을 증착하여 식각 공정을 진행한다.
도 1 및 도 2는 종래 기술에 의해 알루미늄 합금막 금속배선을 형성하는 것을 도시한 단면도이다.
도 1은 하부 절연막(1)의 상부에 접착층으로 티타늄막(2)과 티타늄나이트라이드막(3)을 적층하고, 그 상부에 알루미늄 합금막(4)을 증착하고, 그 상부에 반사방지막(5)으로 아크 티타늄 나이트라이드막을 증착한 다음, 그 상부에 감광막 패턴(6)을 형성한 단면도이다.
상기 알루미늄 합금막(4)은 실리콘과 구리를 약간 포함하는 합금 배선이다.
도 2는 상기 감광막 패턴(6)을 마스크로 이용하여 하부의 반사방지막(5), 알루미늄 합금막(4), 티타늄나이트라이드막(3), 티타늄막(2)을 순차적으로 식각하여 금속배선을 형성한 단면도이다.
메인 금속이 알루미늄 합금막으로 이루어진 금속배선을 패턴닝할 때 단지 감광막 패턴을 마스크로 사용하는 경우 감광막에 대한 식각선택비에만 의존하게 된다.
한편, 반도체 소자가 고집적화됨에 따라 패턴 크기가 작아지면서 도포시킬 수 있는 감광막의 두께가 한정되므로 마스크역할을 효과적으로 수행못하는 문제점이 발생한다.
따라서, 종래에는 상기 감광막 패턴만으로 이루어지는 마스크의 문제점 해소를 위하여 알루미늄 합금막 상부에 반사방지막을 형성하고, 그 상부에 하드 마스크로써 절연체인 산화막, 질화산화막 등을 형성하고, 그 상부에 감광막 패턴을 형성한 다음, 상기 하드 마스크, 반사방지막, 알루미늄 합금막, 접착층을 순차적으로 식각하는 방법이 대두되었으나, 이 경우 후속 비아 콘택홀을 형성하기 위한 식각비 콘택저항을 최소화시키기 위하여 상기 하드마스크를 별도로 제거하여야 하므로 공정이 복잡해지는 문제가 있다.
본 발명은 알루미늄 합금막으로 이루어진 금속배선을 패턴닝할 때 알루미늄 합금막의 상부면에 알루미늄 합금막에 대한 식각선택비가 높은 막을 하드 마스크로 이용하는 금속배선 형성 방법을 제공하는데 그 목적이 있다.
도 1 및 도 2는 종래 기술에 의해 알루미늄 합금막 패턴닝 공정을 도시한 단면도이다.
도 3 내지 도 6은 본 발명에 의해 알루미늄 합금막 패턴닝 공정을 도시한 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
1, 11 : 하부막12 : 베리어막
4, 13 : 알루미늄 합금막15 : 반사방지막
14 : 텅스텐막16 : 감광막 패턴
7 : WClx계 폴리머
상기한 목적을 달성하기 위한 본 발명은 금속배선 형성 방법에 있어서, 하부 절연막 상에 베리어막을 형성하는 단계와, 상기 베리어막 상부에 알루미늄을 증착하는 단계와, 상기 알루미늄막의 상부에 하드 마스크로 텅스텐막을 증착하는 단계와, 상기 텅스텐막 상부에 반사방지막을 형성하고, 그 상부에 감광막 패턴을 형성하는 단계와, 상기 반사방지막과 텅스텐막을 식각하여 반사방지막 패턴과 텅스텐막 패턴을 형성하는 단계와, 상기 감광막 패턴을 제거하고, 텅스텐막 패턴을 마스크로 이용한 식각 공정으로 상기 알루미늄막과 베리어막을 식각하여 패턴을 형성하는 단계를 포함하는 것이다.
상기한 목적을 달성하기 위한 본 발명은 금속배선 형성 방법에 있어서, 알루미늄막 상부면에 텅스텐막을 형성하는 단계와, 상기 텅스텐막 상부에 감광막 패턴을 형성하는 단계와, 노출된 텅스텐막을 식각하여 텅스텐막 패턴을 형성하는 단계와, 상기 감광막 패턴을 제거하고, 텅스텐막 패턴을 마스크로 이용한 식각 공정으로 알루미늄막 패턴을 형성하는 단계를 포함한다.
본 발명에서는 알루미늄 합금막에 대한 식각 저항성이 뛰어난 텅스텐 금속을 하드마스크로 사용하여 알루미늄 합금막을 식각하는 것으로, 텅스텐과 알루미늄 합금막의 식각비가 1:7 이상이며, 참고로, 감광막과 알루미늄 합금막의 식각비는 1:4 이하이다.
상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3 내지 도 6도는 본 발명의 실시예에 의해 아막 금속배선 형성 단계를 도시한 단면도이다.
도 3은 하부막(11) 예를 들어 절연막 또는 도전층 상부에 접착층 또는 확산방지막으로 이용되는 베리어막(12)을 티타늄과 티타늄 나이트라이드막의 적층구조로 형성하고, 그 상부에 메인 금속층으로 알루미늄 합금막(13)을 스퍼터 방식으로 증착한다. 그 위에 CVD 또는 스퍼터 방식으로 텅스텐막(14)을 1000-2000Å정도 증착한 다음, 반사방지막(15)으로 티타늄 나이트라이드막을 200-400Å정도로 증착한 후 감광막 패턴(16)을 형성한 단면도이다.
상기 감광막 패턴(16)의 두께는 0.4-1.5㎛ 정도로 형성한다.
도 4는 상기 감광막 패턴(16)을 마스크로 사용하여 상기 반사방지막(15)을 식각하고, 계속하여 SF6/N2(또는 Ar, O2) 플라즈마로 상기 텅스텐막(14)을 이방성 식각을 실시한 단면도로서, 이 경우 감광막 패턴(16)과 텅스텐막(15)의 식각비를 1:2 이상 유지할 수 있으며, 50% 정도의 과도 식각(Over etch)을 실시하여 단차부위에 남을 수 있는 텅스텐막(14)을 완전 제거한다.
참고로, SF6/N2플라즈마에 의한 알루미늄 합금막(13)의 식각속도는 아주 미미하다.
도 5는 상기 텅스텐막(14)의 건식식각 후 O2플라즈마를 이용하여 감광막 패턴(16)을 제거한 후 TMAH(Tetra methyl ammonium hydroxide) 용매를 사용하여 텅스텐막 패턴(14')에 함유한 탄소계 폴리머를 완전히 제거한 다음, 상기 텅스텐막 패턴(14')을 하드마스크로 사용하고 Cl2/BCl3플라즈마(≤10mT)를 이용하여 노출된 알루미늄 합금막(13)과 그 하부의 베리어막(12)을 식각하여 알루미늄 합금막 패턴(13')과 베리어막 패턴(12')을 형성한 단면도로서, 상기 알루미늄 합금막 패턴(13')과 베리어막 패턴(12')의 측벽에 WClx계 폴리머(17)가 발생됨을 도시한다.
여기서, Cl2/BCl3플라즈마에 의하여 하드마스크 상부에 있는 반사방지막(15)은 초기 10초 이내에 식각되므로 알루미늄 합금막(13)을 식각한 후 최종식각 모양은 텅스텐막 패턴(14')이 1000Å 정도로 손실된 모양으로 완성된다. 식각 모양 측면에서는, 기존의 감광막 패턴을 마스크로 사용한 경우보다 훨씬 이방성식각을 하기 쉬운데, 이는 하드 마스크 물질과 Cl 래디컬(radical)과의 반응에서 생성된 WClx(X ≤6)계 폴리머(17)가 매우 비휘발성이어서 알루미늄 합금막 패턴(13')의 측벽에 효과적으로 보호막 구실을 해줄 수 있기 때문이다.
상기 텅스텐막(14)과 알루미늄 합금막(13)의 식각비는 일반적으로 1:7 이상이다.
도 6은 상기 공정후 알루미늄 합금막 패턴(13') 측벽에 남아있는 WClx 계 폴리머(17)를 ACT 계통 용매를 사용한 세정공정으로 제거한 단면도이다.
상기한 본 발명은 하드 마스크로 이용되는 얇은 텅스텐 박막(≤2000Å)을 패턴닝하기 위해 그 상부면에 0.4㎛ 정도의 두께로 감광막을 도포함으로써 포토리스그래피 공정 마진을 획기적으로 넓힐 수 있다.
또한, 텅스텐막에 대하여 알루미늄 합금막의 높은 식각선택비(≥7:1)로 인하여 알루미늄 합금막 패턴닝을 위한 식각공정 마진이 커진다.
그리고, 종래에는 하드 마스크로 절연막(예를 들어 산화막, 질화산화막)을 사용하는 경우 비아 콘택홀을 식각 공정으로 형성한 다음 상기 하드 마스크로 사용되는 절연막을 별도의 공정으로 제거하여야 하지만 본 발명은 별도로 하드 마스크로 사용되는 텅스텐막을 제거하지 않아도 됨으로 공정이 간단하다는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당엄자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (20)

  1. 금속배선 형성 방법에 있어서,
    하부 절연막 상에 베리어막을 형성하는 단계와,
    상기 베리어막 상부에 알루미늄을 증착하는 단계와,
    상기 알루미늄막의 상부에 하드 마스크로 텅스텐막을 증착하는 단계와,
    상기 텅스텐막 상부에 반사방지막을 형성하고, 그 상부에 감광막 패턴을 형성하는 단계와,
    상기 반사방지막과 텅스텐막을 식각하여 반사방지막 패턴과 텅스텐막 패턴을 형성하는 단계와,
    상기 감광막 패턴을 제거하고, 텅스텐막 패턴을 마스크로 이용한 식각 공정으로 상기 알루미늄막과 베리어막을 식각하여 패턴을 형성하는 단계를 포함하는 금속배선 형성방법.
  2. 제 1 항에 이어서,
    상기 알루미늄막은 Al-Si-Cu, Al-Si, Al-Cu의 합금을 포함하는 것을 특징으로 하는 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 베리어막은 티타늄과 티타늄 나이트라이드막의 적층 구조인 것을 특징으로 하는 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 알루미늄막은 스퍼터 방식으로 1000-5000Å 정도의 두께로 증착하는 것을 특징으로 하는 금속배선 형성방법.
  5. 제 1 항에 있어서,
    상기 텅스텐막은 CVD 혹은 스퍼터 방법으로 1500Å-2000Å정도의 두께로 증착하는 것을 특징으로 하는 금속배선 형성방법.
  6. 제 1 항에 있어서,
    상기 반사방지막은 티타늄 나이트라이드막으로 300Å 정도의 두께로 형성하는 것을 특징으로 하는 금속배선 형성방법.
  7. 제 1 항에 있어서,
    상기 감광막 패턴의 두께는 0.4㎛-1.5㎛의 두께로 형성하되 가능한 최소 두께로 형성하는 것을 특징으로 하는 금속배선 형성방법.
  8. 제 1 항에 있어서,
    상기 반사방지막은 Cl2/BCl3플라즈마(≤10mT)를 사용하여 식각하는 것을 특징으로 하는 금속배선 형성방법.
  9. 제 1 항에 있어서,
    상기 텅스텐막은 SF6/N2, SF6/Ar 또는 SF6/O2플라즈마를 이용하여 식각하는 것을 특징으로 하는 금속배선 형성방법.
  10. 제 1 항에 있어서,
    상기 감광막 패턴은 O2플라즈마를 이용하여 제거하는 것을 특징으로 하는 금속배선 형성방법.
  11. 제 1 항에 있어서,
    상기 알루미늄막은 Cl2/BCl3플라즈마로 식각하는 것을 특징으로 하는 금속배선 형성방법.
  12. 제 1 항에 있어서,
    상기 알루미늄막과 베리어막을 식각하여 패턴을 형성한 다음, 상기 패턴의 측벽에 발생되는 카본계 폴리머(WClx, 0≤X≤6)를 TMAH(Tetra methyl ammonium hydroxide)를 이용한 세정공정으로 제거하는 것을 특징으로 하는 금속배선 형성방법.
  13. 제 1 항에 있어서,
    상기 알루미늄 식각시 식각후 최종 남는 상부의 텅스텐 두께를 300-500Å 정도로 남도록 과도 식각을 실시하는 것을 특징으로 하는 금속배선 형성방법.
  14. 금속배선 형성 방법에 있어서,
    알루미늄막 상부면에 텅스텐막을 형성하는 단계와,
    상기 텅스텐막 상부에 감광막 패턴을 형성하는 단계와,
    노출된 텅스텐막을 식각하여 텅스텐막 패턴을 형성하는 단계와,
    상기 감광막 패턴을 제거하고, 텅스텐막 패턴을 마스크로 이용한 식각 공정으로 알루미늄막 패턴을 형성하는 단계를 포함하는 금속배선 형성방법.
  15. 제 14 항에 있어서,
    상기 알루미늄막은 Al-Si-Cu, Al-Si, Al-Cu의 합금을 포함하는 것을 특징으로 하는 금속배선 형성방법.
  16. 제 14 항에 있어서,
    상기 알루미늄막은 스퍼터 방식으로 1000-5000Å 정도의 두께로 증착하는 것을 특징으로 하는 금속배선 형성방법.
  17. 제 14 항에 있어서,
    상기 텅스텐막은 CVD 혹은 스퍼터 방법으로 1500Å-2000Å정도의 두께로 증착하는 것을 특징으로 하는 금속배선 형성방법.
  18. 제 14 항에 있어서,
    상기 텅스텐막은 SF6/N2, SF6/Ar 또는 SF6/O2플라즈마를 이용하여 식각하는 것을 특징으로 하는 금속배선 형성방법.
  19. 제 14 항에 있어서,
    상기 알루미늄막은 Cl2/BCl3플라즈마로 식각하는 것을 특징으로 하는 금속배선 형성방법.
  20. 제 14 항에 있어서,
    상기 알루미늄막과 베리어막을 식각하여 패턴을 형성한 다음, 상기 패턴의 측벽에 발생되는 카본계 폴리머(WClx, 0≤X≤6)를 TMAH를 이용한 세정공정으로 제거하는 것을 특징으로 하는 금속배선 형성방법.
KR1019960079968A 1996-12-31 1996-12-31 반도체 소자의 금속배선 형성 방법 KR19980060606A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960079968A KR19980060606A (ko) 1996-12-31 1996-12-31 반도체 소자의 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960079968A KR19980060606A (ko) 1996-12-31 1996-12-31 반도체 소자의 금속배선 형성 방법

Publications (1)

Publication Number Publication Date
KR19980060606A true KR19980060606A (ko) 1998-10-07

Family

ID=66423041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960079968A KR19980060606A (ko) 1996-12-31 1996-12-31 반도체 소자의 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR19980060606A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665405B1 (ko) * 2002-07-09 2007-01-04 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100741921B1 (ko) * 2005-12-29 2007-07-24 동부일렉트로닉스 주식회사 반도체 소자의 금속 식각 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674174A (en) * 1984-10-17 1987-06-23 Kabushiki Kaisha Toshiba Method for forming a conductor pattern using lift-off
JPH01120026A (ja) * 1987-11-02 1989-05-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5543358A (en) * 1993-12-03 1996-08-06 Sgs-Thomson Microelectronics S.A. Method for forming thin and thick metal layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674174A (en) * 1984-10-17 1987-06-23 Kabushiki Kaisha Toshiba Method for forming a conductor pattern using lift-off
JPH01120026A (ja) * 1987-11-02 1989-05-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5543358A (en) * 1993-12-03 1996-08-06 Sgs-Thomson Microelectronics S.A. Method for forming thin and thick metal layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665405B1 (ko) * 2002-07-09 2007-01-04 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100741921B1 (ko) * 2005-12-29 2007-07-24 동부일렉트로닉스 주식회사 반도체 소자의 금속 식각 방법

Similar Documents

Publication Publication Date Title
US5700737A (en) PECVD silicon nitride for etch stop mask and ozone TEOS pattern sensitivity elimination
EP0987745B1 (en) Metallization etching method using a hard mask layer
US6268287B1 (en) Polymerless metal hard mask etching
US6103457A (en) Method for reducing faceting on a photoresist layer during an etch process
US6495452B1 (en) Method to reduce capacitance for copper interconnect structures
US6420099B1 (en) Tungsten hard mask for dry etching aluminum-containing layers
US6831007B2 (en) Method for forming metal line of Al/Cu structure
KR19980060606A (ko) 반도체 소자의 금속배선 형성 방법
KR100289655B1 (ko) 반도체소자의금속배선형성방법
KR100327580B1 (ko) 반도체 소자의 금속배선 형성 방법
US6548413B1 (en) Method to reduce microloading in metal etching
US7148150B2 (en) Method of forming metal line layer in semiconductor device
JPH07297281A (ja) 接続孔の製造方法
JPH05206082A (ja) 半導体装置の製造方法
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
JPH05121378A (ja) 半導体装置の製造方法
KR100349692B1 (ko) 강유전체 메모리 소자의 보호막 식각 방법
KR100299380B1 (ko) 반도체소자의금속배선형성방법
KR100307489B1 (ko) 반도체디바이스의다층배선방법
KR100781445B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH05182937A (ja) ドライエッチング方法
KR100255156B1 (ko) 반도체 소자의 금속배선 형성방법
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20030043201A (ko) 반도체 소자의 콘택 플러그 형성방법
KR20050015116A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application