JP2004281602A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2004281602A
JP2004281602A JP2003069218A JP2003069218A JP2004281602A JP 2004281602 A JP2004281602 A JP 2004281602A JP 2003069218 A JP2003069218 A JP 2003069218A JP 2003069218 A JP2003069218 A JP 2003069218A JP 2004281602 A JP2004281602 A JP 2004281602A
Authority
JP
Japan
Prior art keywords
metal wiring
pad
semiconductor device
manufacturing
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003069218A
Other languages
English (en)
Inventor
Hirobumi Kobayashi
博文 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003069218A priority Critical patent/JP2004281602A/ja
Publication of JP2004281602A publication Critical patent/JP2004281602A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】パッド表面に対してフッ化物の発生、成長を抑えた高信頼性の半導体装置の製造方法及び半導体装置を提供する。
【解決手段】パッド部となる金属配線上に絶縁性シリコン化合物でなる保護膜を形成する（Ｓ１）。次に、保護膜上に対し少なくとも上記金属配線に応じたパッド開口部を形成する際、フッ素系のガスによるドライエッチング工程を含む加工工程を経るが、金属配線露出前に終了させる（Ｓ２）。これはドライエッチング時のパラメータから算出するエッチング時間の制御で達成する。次に、例えばこのドライエッチング工程における真空の状態が維持される同一処理装置内で、Ａｒ等の高周波不活性ガスプラズマによるエッチング処理を行う。この物理的なエッチングにより、上記パッド開口部の金属配線表面を露出させる（Ｓ３）。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置における外部接続用のパッド形成に係り、特に貴金属（主に金）との共晶を要するアルミニウムを主成分とするパッドと配する半導体装置の製造方法及び半導体装置に関する。
【０００２】
【従来の技術】
図６は、半導体装置における従来のパッド部形成の一工程を示す断面図である。図示しない内部の導電領域と接続されるパッドの配線層構造は、一般にＢＰＳＧ（ボロン・リン珪化ガラス）膜やＳｉＯ２膜などの層間絶縁膜３０上に形成されるアルミニウム層３１の端部である。パッシベーション膜３２は最上層の絶縁性シリコン化合物（Ｓｉ３Ｎ４膜やＳｉＯ２膜）であり、図示しないレジストパターンに従ってエッチング開口される。これにより、パッド部ＰＡＤが構成される。
アルミニウム層３１は層間絶縁膜３０上に図示しないＴｉ／ＴｉＮ等のバリアメタル積層が形成され、その上に実質的なアルミニウム層が形成されている。アルミニウム層は、例えばＣｕをわずかに含有させたＡｌ−Ｃｕ構造、あるいはＣｕとＳｉをわずかに含有させたＡｌ−Ｓｉ−Ｃｕ構造としている。
【０００３】
上記パッシベーション膜３２の開口は、シリコン化合物のエッチングガスとして知られるフッ素系のガスが用いられる。すなわち、フッ素系ガスプラズマによりドライエッチングが行われる。エッチング開口後、アッシング装置においてレジストパターンを除去するためのアッシングを経る。アッシングはＯ２単ガス、またはＯ２ガスにＡｒやＮ２等の不活性ガスを添加したプラズマアッシング処理である。
【０００４】
【発明が解決しようとする課題】
アルミニウム層３１のパッドを確実に露出させるためにパッシベーション膜３２をエッチング開口する際にはオーバーエッチを所定時間実施している。この結果、使用したフッ素系のガスによって、アルミニウム層表面にフッ素成分が残留してしまう。このフッ素成分は、時間を経るとアルミニウム及び大気中の酸素、水分と反応して結晶状の異物すなわちフッ化物３３を発生し易い。このフッ化物３３はアッシングを経ても残留して成長し、ボンディング時にＡｌとＡｕとの共晶を阻害する。これにより、ボンディングワイヤの剥離の懸念（ボンド・リフト強度の低下）が問題となる。
本発明は上記のような事情を考慮してなされたもので、パッド表面に対してフッ化物の発生、成長を抑えた半導体装置の製造方法及び半導体装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、半導体集積回路における絶縁膜上に設けられる金属配線のパッド部の製造に関するものであって、前記金属配線上に絶縁性シリコン化合物でなる保護膜を形成する工程と、前記保護膜上に対し少なくとも前記金属配線に応じたパッド開口部を形成する際、前記金属配線露出前に止めるフッ素系のガスによるドライエッチング工程と、前記パッド開口部の前記金属配線を露出させる不活性ガスプラズマによる物理的エッチング工程と、を具備したことを特徴とする。
【０００６】
上記本発明に係る半導体装置の製造方法によれば、フッ素系のガスによるドライエッチング工程時には、パッド開口部に対応する金属配線は露出させないでおく。これにより、パッド開口部へのフッ化物の付着、成長はない。その後、不活性ガスプラズマ による物理的エッチング工程にて金属配線の露出面が現出されることになる。
【０００７】
なお、上記本発明に係る半導体装置の製造方法において、前記物理的エッチング工程は、前記金属配線の露出部分を任意の時間オーバーエッチングすることを特徴とする。パッド部表面が適当な時間スパッタされ、パッド表面が適当に略均一な荒さを有する粗面を呈することになれば、パッドに接触するボンディングワイヤの密着性向上に寄与する。
【０００８】
本発明に係る半導体装置の製造方法は、半導体集積回路における絶縁膜上に設けられるアルミニウムを主成分とした金属配線のパッド部の製造に関するものであって、前記金属配線上に絶縁性シリコン化合物でなる保護膜を形成する工程と、前記保護膜上に対し少なくとも前記パッド部に応じたレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記金属配線のパッド開口部を形成する際、前記金属配線露出前に止めるフッ素系のガスによる前記保護膜のドライエッチング工程と、前記パッド開口部の前記金属配線を露出させる不活性ガスプラズマによる物理的エッチング工程と、を具備したことを特徴とする。
【０００９】
上記本発明に係る半導体装置の製造方法によれば、レジストパターンに従って開口される金属配線の露出面すなわちパッド部表面は、物理的エッチング工程によって得る。よって、パッド部表面には、その前のフッ素系のガスによるドライエッチング工程特有のフッ素成分付着の懸念はなくなる。
【００１０】
なお、上記本発明に係る半導体装置の製造方法において、前記物理的エッチング工程は、前記金属配線の露出部分を任意の時間オーバーエッチングすることを特徴とする。パッド部表面が適当な時間スパッタされ、パッド表面が適当に略均一な荒さを有する粗面を呈することになれば、パッドに接触するボンディングワイヤの密着性向上に寄与する。
【００１１】
また、上記本発明に係る半導体装置の製造方法において、前記物理的エッチング工程後に行われる酸素プラズマ処理工程と、前記レジストパターンを除去するためのプラズマアッシング処理工程と、をさらに具備したことを特徴とする。このとき、アッシングまでに時間が経ってもパッド部表面にフッ化物はなく、しかも、確実に薄い酸化膜の被覆された安定表面になっている。
【００１２】
本発明に係る半導体装置は、上述のいずれかに記載された半導体装置の製造方法を含んで形成されていることを特徴とする。高信頼性のパッド部表面を有する半導体装置が実現される。
【００１３】
【発明の実施の形態】
図１は、本発明の一実施形態に係る半導体装置の製造方法の要部を示す流れ図である。半導体集積回路における絶縁膜上に設けられる例えばアルミニウムを主成分とした金属配線のパッド部の製造に関する。パッド部となる金属配線上に絶縁性シリコン化合物でなる保護膜を形成する（処理Ｓ１）。次に、保護膜上に対し少なくとも上記金属配線に応じたパッド開口部を形成する際、フッ素系のガスによるドライエッチング工程を含む加工工程を経るが、金属配線露出前にエッチングを終了させる（処理Ｓ２）。これはドライエッチング時のパラメータから算出するエッチング時間の制御で達成する。次に、例えばこのドライエッチング工程における真空の状態が維持される同一処理装置内で、Ａｒ等の高周波不活性ガスプラズマによるエッチング処理を行う。この物理的なエッチングにより、上記パッド開口部の金属配線表面を露出させる（処理Ｓ３）。その後、レジストパターンを除去する。
【００１４】
上記実施形態の方法によれば、フッ素系のガスによるドライエッチング工程時には、パッド開口部に対応する金属配線は露出させないでおく。これにより、パッド開口部へのフッ化物の付着、成長はない。その後、不活性ガスプラズマによる物理的エッチング工程にて金属配線の露出面が現出されることになる。また、物理的エッチング工程にて確実にパッド部の金属配線を露出させるため、オーバーエッチする。これにより、パッド表面が適当に略均一な荒さを有する粗面とすることもできる。これにより、パッドに接触するボンディングワイヤの密着性向上に寄与する。
【００１５】
図２〜図４は、図１の好ましい実施態様としての半導体装置の製造方法の要部を工程順に示す電極パッドの構成を示す断面図である。
図２に示すように、内部の導電領域と接続されるパッドの配線層構造は、一般にＢＰＳＧ（ボロン・リン珪化ガラス）膜やＳｉＯ２膜などの層間絶縁膜１０上に形成される。例えば、ＳｉＯ２膜でなる層間絶縁膜１０上に形成される金属配線の端部つまりパッド部ＰＡＤは、実質的なアルミニウム層１１で形成されている。アルミニウム層１１は、例えばＣｕをわずかに含有させたＡｌ−Ｃｕ構造、あるいは、ＣｕとＳｉをわずかに含有させたＡｌ−Ｓｉ−Ｃｕ構造としている。アルミニウム層１１の下地にはバリアメタルとしてＴｉ層／ＴｉＮ層の積層が形成される（図示せず）。しかし、このパッド部ＰＡＤの形成領域上に関しては、層間絶縁膜１０との密着性をより強固にするためこのＴｉ層／ＴｉＮ層の積層が除去されることもある。
上記アルミニウム層１１に対し、最上層のパッシベーション膜１２を形成する。パッシベーション膜１２はＳｉ３Ｎ４膜やＳｉＯ２膜を含む絶縁性シリコン化合物である。パッシベーション膜１２上に対し、フォトリソグラフィ技術を用いてパッド部に応じたレジストパターン１３を形成する。その後、レジストパターン１３に応じてドライエッチングする。すなわち、シリコン化合物のエッチングガスとして知られるフッ素系のガスプラズマによる反応性イオンエッチングである。このとき、エッチング時間の制御で、アルミニウム層１１表面が露出する直前にエッチングを止める。エッチング底部にはパッシベーション膜１２が数ｎｍ残留している。
【００１６】
次に、図３に示すように、上記ドライエッチング工程における真空の状態が維持される同一処理装置内で、Ａｒ等の高周波不活性ガスプラズマによる物理的なエッチング処理を行う。これにより、パッド開口底部にアルミニウム層１１表面を露出させる。この物理的なエッチング処理はオーバーエッチも兼ねており、確実なパッド開口部が形成できる。パッド表面が適当に略均一な荒さを有する粗面とすることもできる。これにより、パッドに接触するボンディングワイヤの密着性向上に寄与する。
【００１７】
なお、この図３の工程は図２の工程と同一処理装置内で行うとした。ここでいう同一処理装置内とは、上記ドライエッチング工程と同じ処理室でガスを替えて行う処理、または、マルチチャンバ方式で、真空状態を維持しつつ別のチャンバへ移動しての処理が含まれる。
【００１８】
次に、図４に示すように、アッシング装置においてレジストパターン１３を除去するためのアッシングを経る。アッシングはＯ２単ガス、またはＯ２ガスにＡｒやＮ２等の不活性ガスを添加したプラズマアッシング処理である。その後、洗浄等を経て清浄な表面のパッド部ＰＡＤが実現される。
【００１９】
上記実施形態の方法によれば、フッ素系のガスによるドライエッチング工程時には、パッド開口部に対応する金属配線は露出させないでおく。金属配線の露出面すなわちパッド部表面は、物理的エッチング工程によって得る。よって、パッド部表面には、その前のフッ素系のガスによるドライエッチング工程特有のフッ素成分付着の懸念はなくなる。また、物理的エッチング工程にて確実にパッド部の金属配線を露出させるため、オーバーエッチする。これにより、パッド表面が適当に略均一な荒さを有する粗面とすることもできる。これにより、パッドに接触するボンディングワイヤの密着性向上に寄与する。
【００２０】
なお、アッシング装置へ移動するまでに、金属配線の露出面すなわちパッド部表面が、アルミニウムの不安定な表面を晒すのが好ましくなければ、図３の物理的エッチング処理後、酸素プラズマ処理をさらに追加する。これにより、パッド部表面に薄い酸化膜が被覆され、化学的に安定した表面になる。
図５は、前記図１に対応し、追加例として図３の工程後に行う酸素プラズマ処理工程（処理Ｓ４）を付加した流れ図である。
【００２１】
以上説明したように本発明によれば、フッ素系のガスによるドライエッチング工程時には、パッド開口部に対応する金属配線は露出させないでおく。その後、不活性ガスプラズマによる物理的エッチング工程にて金属配線の露出面が現出されることになる。これにより、パッド部表面におけるフッ化物の発生、成長を抑えることができる。また、パッド表面が適当に略均一な荒さを有する粗面を呈することになれば、パッドに接触するボンディングワイヤの密着性向上に寄与する。この結果、パッド表面に対してフッ化物の発生、成長を抑えた高信頼性の半導体装置の製造方法及び半導体装置を提供することができる。
【図面の簡単な説明】
【図１】一実施形態に係る半導体装置の製造方法の要部を示す流れ図。
【図２】図１の好ましい実施態様である電極パッド形成の工程断面図。
【図３】図２に続く第２工程断面図。
【図４】図３に続く第３工程断面図。
【図５】追加例で図３の工程後の酸素プラズマ工程を付加した流れ図。
【図６】半導体装置における従来のパッド部形成の一工程を示す断面図。
【符号の説明】
１０，３０…層間絶縁膜、１１，３１…アルミニウム層、１２，３２…パッシベーション膜、１３…レジストパターン、１４…フッ素成分を含む不純物、３３…フッ化物、ＰＡＤ…パッド部、Ｓ１〜Ｓ４…処理ステップ。

Claims (6)

  1. 半導体集積回路における絶縁膜上に設けられる金属配線のパッド部の製造に関するものであって、
    前記金属配線上に絶縁性シリコン化合物でなる保護膜を形成する工程と、
    前記保護膜上に対し少なくとも前記金属配線に応じたパッド開口部を形成する際、前記金属配線露出前に止めるフッ素系のガスによるドライエッチング工程と、
    前記パッド開口部の前記金属配線を露出させる不活性ガスプラズマによる物理的エッチング工程と、
    を具備したことを特徴とする半導体装置の製造方法。
  2. 前記物理的エッチング工程は、前記金属配線の露出部分を任意の時間オーバーエッチングすることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 半導体集積回路における絶縁膜上に設けられるアルミニウムを主成分とした金属配線のパッド部の製造に関するものであって、
    前記金属配線上に絶縁性シリコン化合物でなる保護膜を形成する工程と、
    前記保護膜上に対し少なくとも前記パッド部に応じたレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記金属配線のパッド開口部を形成する際、前記金属配線露出前に止めるフッ素系のガスによる前記保護膜のドライエッチング工程と、
    前記パッド開口部の前記金属配線を露出させる不活性ガスプラズマによる物理的エッチング工程と、
    を具備したことを特徴とする半導体装置の製造方法。
  4. 前記物理的エッチング工程は、前記金属配線の露出部分を任意の時間オーバーエッチングすることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記物理的エッチング工程後に行われる酸素プラズマ処理工程と、
    前記レジストパターンを除去するためのプラズマアッシング処理工程と、
    をさらに具備したことを特徴とする請求項３または４に記載の半導体装置の製造方法。
  6. 前記請求項１〜５いずれかに記載の半導体装置の製造方法を含んで形成されていることを特徴とする半導体装置。
JP2003069218A 2003-03-14 2003-03-14 半導体装置の製造方法及び半導体装置 Withdrawn JP2004281602A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003069218A JP2004281602A (ja) 2003-03-14 2003-03-14 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003069218A JP2004281602A (ja) 2003-03-14 2003-03-14 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2004281602A true JP2004281602A (ja) 2004-10-07

Family

ID=33286316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003069218A Withdrawn JP2004281602A (ja) 2003-03-14 2003-03-14 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP2004281602A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019079936A (ja) * 2017-10-25 2019-05-23 三菱電機株式会社 半導体装置の製造方法
JP2021531644A (ja) * 2018-08-21 2021-11-18 ノースロップ グラマン システムズ コーポレーション 超伝導構造を形成するための方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019079936A (ja) * 2017-10-25 2019-05-23 三菱電機株式会社 半導体装置の製造方法
JP2021531644A (ja) * 2018-08-21 2021-11-18 ノースロップ グラマン システムズ コーポレーション 超伝導構造を形成するための方法
JP7431758B2 (ja) 2018-08-21 2024-02-15 ノースロップ グラマン システムズ コーポレーション 超伝導構造を形成するための方法

Similar Documents

Publication Publication Date Title
US6355576B1 (en) Method for cleaning integrated circuit bonding pads
JP3676185B2 (ja) 半導体装置
JP2004281602A (ja) 半導体装置の製造方法及び半導体装置
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
JP2002367956A (ja) 半導体装置の電極パッド及びその製造方法
JP2861785B2 (ja) 半導体装置の配線の形成方法
JP4275216B2 (ja) 電気コンタクトの形成方法
JP2004241458A (ja) 半導体装置の製造方法及び半導体装置
JP2892337B2 (ja) 半導体素子の金属配線製造方法
JP4086567B2 (ja) 半導体装置の製造方法
TW200403742A (en) Method of manufacturing electronic device
JP3941629B2 (ja) 金属配線のエッチング方法
US7163884B2 (en) Semiconductor device and fabrication method thereof
JPH05121378A (ja) 半導体装置の製造方法
JP3519641B2 (ja) 金配線を有する半導体装置およびその製造方法
JP3603296B2 (ja) 半導体装置の製造方法
JPH02205323A (ja) 半導体装置の製造方法
JP3198561B2 (ja) 多層配線の製造方法
JP3614771B2 (ja) 半導体装置の製造方法
JPH10178095A (ja) 半導体装置及びその製造方法
KR100307489B1 (ko) 반도체디바이스의다층배선방법
JPH1187331A (ja) 半導体装置の製造方法
JP2000294558A (ja) 半導体装置及びその製造方法
JPH0451050B2 (ja)
JP2874033B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606