JP4275216B2 - 電気コンタクトの形成方法 - Google Patents

電気コンタクトの形成方法 Download PDF

Info

Publication number
JP4275216B2
JP4275216B2 JP15378198A JP15378198A JP4275216B2 JP 4275216 B2 JP4275216 B2 JP 4275216B2 JP 15378198 A JP15378198 A JP 15378198A JP 15378198 A JP15378198 A JP 15378198A JP 4275216 B2 JP4275216 B2 JP 4275216B2
Authority
JP
Japan
Prior art keywords
layer
contact
forming
semiconductor substrate
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15378198A
Other languages
English (en)
Other versions
JPH10335632A (ja
Inventor
ナレシュ・シー・サハ
アラン・ジェイ・マグナス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of JPH10335632A publication Critical patent/JPH10335632A/ja
Application granted granted Critical
Publication of JP4275216B2 publication Critical patent/JP4275216B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、一般に半導体に関し、さらに詳しくは、半導体処理技術に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
従来、半導体産業では、電気的コンタクトは半導体ウェハまたは半導体ダイの裏側に形成された。このようなコンタクトを形成するための技術の１つは、半導体ウェハの裏側をまず研磨して半導体ウェハを薄くするあるいは厚みを小さくすることである。研磨動作中は、半導体ウェハ前面の能動装置は保護のための保護テープにより覆われる。研磨動作の後で、テープは除去される。その後、半導体ウェハの裏側がフッ化水素酸によりエッチングされて、その表面を電気的コンタクトとして供する準備が行われる。次に、チタン，ニッケルおよび金−ゲルマニウム合金の連続的デポジションを用いて、コンタクト材料が付着される。
【０００３】
この方法に伴う問題点の１つは、コンタクトの剥離である。コンタクトが、下にある半導体表面に接着せずに、半導体表面から剥離することがよく起こる。この剥離により結果的に欠陥装置になり、製造コストが上がる。
【０００４】
従って、半導体表面に接着するコンタクトが得られるコンタクト形成方法を有することが望ましい。
【０００５】
【実施例】
図１は、半導体ウェハに接着するコンタクトを形成する方法の段階のいくつかを示す流れ図１０である。図２は、図１に示される方法により処理される半導体ウェハ２０の一部分の断面図である。ウェハ２０は、上面または前面２３と底面または裏面２４とを有する基板２１を具備する。流れ図１０に示される薄化動作に先立ち、半導体ダイに分割される能動半導体装置２２を前面２３上に有するように、半導体ウェハ２０を処理する。保護テープ（図示せず）が前面２３に貼られて、装置２２を保護する。その後、図１に示されるように裏面２４において薄化動作が実行されて、ウェハ２０の厚みを小さくする。通常、薄化動作とは半導体技術者には周知の研磨動作である。
【０００６】
次に、表面洗浄動作を利用して、裏面２４をその後の電気コンタクト２６としての用途に備えて準備する。表面洗浄動作には、バルク・シリコン除去段階，ステイン・エッチングおよび剥離動作が含まれる。バルク・シリコン除去段階は、硝酸，フッ化水素酸および酢酸を含む溶液に裏面２４を晒す段階を含む。通常、濃度は約５：２：２で、晒し時間は約１５ないし５０秒で、好ましくは約３０秒である。晒し時間も濃度も可変である。この動作は、薄化動作により起こる裏面２４上の損傷を除去する。このバルク・シリコン除去により、一般に約１０ミクロン未満が裏面２４から除去される。
【０００７】
バルク・シリコン除去の動作後、裏面２４はSiO ，SiO2，SiO3，Si2OならびにSiHXなど種々のシリコン酸化物を有する。通常、これら材料が種々に結合して、暗色の表面を形成し、これを一般にステインと呼ぶ。このステインは、通常は、後に付着されるコンタクト材料の付着力を確保するために除去しなければならない。その結果、裏面２４を水，過酸化水素およびフッ化アンモニウムを１０：１：１ないし８：１：１の割合で含む溶液に約１５分間晒すことにより、ステイン・エッチング動作が実行される。このステイン・エッチング除去動作により、ある程度のシリコン酸化物が表面上に残ることがある。その結果、裏面２４をフッ化アンモニウムとフッ化水素とを１５：１ないし２０：１の割合で含む溶液に約１分ないし４分、好ましくは２分間晒すことにより酸化物剥離動作が実行される。
【０００８】
その後、保護テープを剥がし、化学量論的二酸化シリコン層２７を裏面２４上に形成する。通常、層２７は裏面２４全部を覆うが、図２に図示されるようにその一部分に限られることもある。半導体装置２２は表面２３上に形成されるので、層２７が蒸着またはデポジション法により形成されると、装置２２が損傷を受けることがある。その結果、化学量論的二酸化シリコン層２７を形成するために化学的酸化を利用する。裏面２４は、約８０：１ないし１００：１の濃度を有する水とフッ化水素の溶液に約１０秒ないし９０秒、好ましくは３０秒間晒される。この溶液は希釈液であるので、半導体ウェハ２０の前面を損傷することはない。この溶液が、前動作の後で裏面２４上に形成された可能性のある酸化物をすべて除去する。裏面２４上に形成された可能性のある酸化物がすべて除去される限り、晒し時間と濃度とを変えることができる。その後、裏面２４を、濃度が８：１：１ないし１０：１：１である水，無水リン酸アンモニウム（NH4H2PO4）および過酸化水素の溶液に、約１ないし１０分間晒すことにより酸化物成長段階が実行される。この溶液が裏面２４上に化学量論的二酸化シリコン層２７を成長させる。層２７の厚みは、以下に説明する電流に対する抵抗を最小限に抑えるために約１ナノメータ以下に制限される。層２７が所望の厚みを得る限り、時間と濃度とを変えることができる。
【０００９】
次に、化学量論的二酸化シリコン層２７の上にコンタクト２６が形成され、下に存在する半導体ウェハに対する電気的コンタクトを形成する。しかし、二酸化シリコンは絶縁物であることが当業者には一般的に知られており、電気的コンタクトを形成するために絶縁物を用いることはない。その結果、コンタクト材料と半導体表面との間に化学量論的二酸化シリコンなどの誘電性物質を形成することは、当業者の通常の教義には反し、予測のつかない結果を招く。層２７は、その後に形成されるコンタクト２６がウェハ２０に確実に接着するようにして、それにより製造コストを下げるのに役立つ。しかし、層２７の厚みを最小限に抑えても、依然として電流のための低抵抗経路ができる。
【００１０】
チタン層，ニッケル層および金−ゲルマニウム合金層を当業者には周知の技術を利用して付着することにより、化学量論的二酸化シリコン層２７にコンタクト材料が付着される。次に、金−ゲルマニウム合金の一部を金に転化することによりコンタクト上にキャップ層が形成される。この金のキャップ層は、金−ゲルマニウム合金の酸化を防ぎ、それによってコンタクトと他の外部電気装置との間に良好な電気コンタクトが形成されるのを容易にする。キャップ層は、半導体ウェハまたはコンタクト２６を、脱イオン水，無水リン酸アンモニウムおよび過酸化水素を約９３：５：２ないし７０：２０：１０，好ましくは８５：１０：５の濃度で含む溶液に、約３０秒間晒すことにより形成される。この動作により、金−ゲルマニウム合金の一部分が酸化されて、酸化ゲルマニウムが形成され、この酸化ゲルマニウムが溶液中に溶けて、コンタクトの表面上に金を残す。金キャップ層の厚みは、通常７０ないし８０ナノメータで、一般的には１００ナノメータ未満である。この厚みが、下に存在する金−ゲルマニウムの酸化を防ぎ、コンタクトに対して共晶結合が確実に形成されるようにすることを助ける。チタンの代わりに、クロミウム，アルミニウムおよびバナジウムを含む他の材料を使ってもよい。
【００１１】
以上、半導体ウェハ上にコンタクトを形成する新規の方法が提供されたことが理解頂けよう。３段階の表面洗浄動作を利用することにより、非化学量論的シリコン酸化物がウェハの表面から確実に除去される。半導体ウェハの表面上に化学量論的二酸化シリコン層を形成することにより、コンタクト材料が確実に半導体ウェハに接着するようにする。コンタクト材料上に金のキャップを形成することにより、コンタクトに対する共晶結合が確実に形成されることを助ける。
【図面の簡単な説明】
【図１】本発明により、半導体ウェハ上にコンタクトを形成する段階のいくつかを示す流れ図である。
【図２】本発明による半導体ウェハの断面部である。
【符号の説明】
２０ 半導体ウェハ
２１ 半導体基板
２２ 能動装置
２３ 前面
２４ 半導体表面
２６ 電気コンタクト
２７ 誘電層

Claims (2)

  1. コンタクトを形成する方法であって：
    ある表面を有する半導体基板（２０）を準備する段階；
    湿式化学的酸化を利用して前記半導体基板の前記表面上に化学量論的二酸化シリコン（２７）層を形成する段階、および前記湿式化学的酸化を利用する前に、前記半導体基板の前記表面を洗浄する段階であって、前記基板の洗浄は硝酸，フッ化水素酸および酢酸を含む溶液を用いてバルク・シリコン除去段階を実行し、次に水，過酸化水素およびフッ化アンモニウムを含む溶液を用いてステイン・エッチングを行い、次にフッ化アンモニウムおよびフッ化水素を含む溶液を用いて剥離動作を行う、段階を含む洗浄段階；および
    前記化学量論的二酸化シリコン層の上にコンタクト材料（２６）を形成する段階であって、前記コンタクト材料は前記コンタクト材料と下層の前記半導体基板との間で前記化学量論的二酸化シリコン層を通して電流が流れることができるようにするための前記半導体基板への電気的コンタクトを形成する、段階；
    を含むことを特徴とする方法。
  2. 前記コンタクト材料を形成する段階は：
    前記半導体基板（２０）に対する電気的コンタクトを提供する多層金属コンタクト（２６）を形成する段階であって、前記金属コンタクトがチタン層，ニッケル層および金−ゲルマニウム合金層を含む、ところの段階；および
    前記金−ゲルマニウム合金層の一部分からゲルマニウムを除去することにより、前記部分を金に転化する段階；
    を具備することを特徴とする請求項１記載の方法。
JP15378198A 1997-05-19 1998-05-19 電気コンタクトの形成方法 Expired - Lifetime JP4275216B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US858417 1997-05-19
US08/858,417 US6248664B1 (en) 1997-05-19 1997-05-19 Method of forming a contact

Publications (2)

Publication Number Publication Date
JPH10335632A JPH10335632A (ja) 1998-12-18
JP4275216B2 true JP4275216B2 (ja) 2009-06-10

Family

ID=25328276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15378198A Expired - Lifetime JP4275216B2 (ja) 1997-05-19 1998-05-19 電気コンタクトの形成方法

Country Status (2)

Country Link
US (1) US6248664B1 (ja)
JP (1) JP4275216B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200029131A (ko) * 2018-09-10 2020-03-18 김상경 나노카본 원단을 이용한 차량용 파워윈도우 스위치 접점

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10003539A1 (de) * 2000-01-27 2001-08-02 Philips Corp Intellectual Pty Halbleiterbauelement mit Metallschicht
US6444402B1 (en) * 2000-03-21 2002-09-03 International Business Machines Corporation Method of making differently sized vias and lines on the same lithography level
JP4955264B2 (ja) * 2005-03-11 2012-06-20 エルピーダメモリ株式会社 多孔質単結晶層を備えた半導体チップおよびその製造方法
JP4677331B2 (ja) * 2005-11-30 2011-04-27 エルピーダメモリ株式会社 島状の分散構造を備えた半導体チップおよびその製造方法
US7591956B2 (en) * 2006-05-03 2009-09-22 OMG Electronic Chemicals, Inc. Method and composition for selectively stripping nickel from a substrate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS497870B1 (ja) * 1969-06-06 1974-02-22
US3735483A (en) * 1970-03-20 1973-05-29 Gen Electric Semiconductor passivating process
US3896473A (en) * 1973-12-04 1975-07-22 Bell Telephone Labor Inc Gallium arsenide schottky barrier avalance diode array
US4374012A (en) * 1977-09-14 1983-02-15 Raytheon Company Method of making semiconductor device having improved Schottky-barrier junction
JPS55153338A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Surface treatment of semiconductor substrate
US4534099A (en) * 1982-10-15 1985-08-13 Standard Oil Company (Indiana) Method of making multilayer photoelectrodes and photovoltaic cells
US4737839A (en) 1984-03-19 1988-04-12 Trilogy Computer Development Partners, Ltd. Semiconductor chip mounting system
US4776925A (en) * 1987-04-30 1988-10-11 The Trustees Of Columbia University In The City Of New York Method of forming dielectric thin films on silicon by low energy ion beam bombardment
US5508543A (en) * 1994-04-29 1996-04-16 International Business Machines Corporation Low voltage memory
DE69502709T2 (de) * 1994-10-18 1998-12-24 Philips Electronics N.V., Eindhoven Verfahren und herstellung einer dünnen silizium-oxid-schicht
JPH09260405A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200029131A (ko) * 2018-09-10 2020-03-18 김상경 나노카본 원단을 이용한 차량용 파워윈도우 스위치 접점
KR102101996B1 (ko) * 2018-09-10 2020-04-20 김상경 나노카본 원단을 이용한 차량용 파워윈도우 스위치 접점

Also Published As

Publication number Publication date
JPH10335632A (ja) 1998-12-18
US6248664B1 (en) 2001-06-19

Similar Documents

Publication Publication Date Title
US5731243A (en) Method of cleaning residue on a semiconductor wafer bonding pad
JPH11162916A (ja) 基板の洗浄方法及び洗浄溶液
JP4275216B2 (ja) 電気コンタクトの形成方法
KR20010069990A (ko) 반도체기판 처리방법
US6200910B1 (en) Selective titanium nitride strip
US6992006B2 (en) Method for fabricating semiconductor device
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
JPH0786220A (ja) 半導体ウエハの洗浄方法
US5856238A (en) Method for fabricating metal wire of semiconductor device
JPH0521595A (ja) 半導体基板の洗浄方法
TWI792040B (zh) 歐姆合金接觸區密封層
JP2004241458A (ja) 半導体装置の製造方法及び半導体装置
JP2004281602A (ja) 半導体装置の製造方法及び半導体装置
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
JP2874033B2 (ja) 半導体装置の製造方法
KR0138214B1 (ko) 반도체 소자의 본딩패드 산화 방지방법
JPH0547830A (ja) 半導体装置の製造方法
JPH0590193A (ja) 半導体装置の製造方法
JPH06181207A (ja) Ａｌ配線形成方法
JP2001176816A (ja) 半導体装置及び製造方法
JPS60257182A (ja) 半導体装置の製造方法
JP2001176961A (ja) 半導体装置及び製造方法
JPH1187331A (ja) 半導体装置の製造方法
JPS61270833A (ja) 半導体装置の製造方法
JPH05326446A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080523

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080528

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080625

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080725

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20081118

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090126

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090304

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term