JP2001176961A - 半導体装置及び製造方法 - Google Patents
半導体装置及び製造方法Info
- Publication number
- JP2001176961A JP2001176961A JP35650199A JP35650199A JP2001176961A JP 2001176961 A JP2001176961 A JP 2001176961A JP 35650199 A JP35650199 A JP 35650199A JP 35650199 A JP35650199 A JP 35650199A JP 2001176961 A JP2001176961 A JP 2001176961A
- Authority
- JP
- Japan
- Prior art keywords
- film
- alloy
- tin
- interlayer insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 層間絶縁膜に接続孔を形成するためのエッチ
ングを施す際にＡｌとの反応生成物の形成を防止するこ
とにより、接続孔内におけるＡｌ合金配線のコンタクト
抵抗の増加を抑制できる半導体装置及びその製造方法を
提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
第１のＡｌ合金膜１５上にＴｉＮ膜１７を形成する工程
と、窒素雰囲気で熱処理を施すことにより、ＴｉＮ膜１
７を緻密な膜にする工程と、ＴｉＮ膜１７及び第１のＡ
ｌ合金膜１５をパターニングすることにより第１のＡｌ
合金配線を形成する工程と、第１のＡｌ合金配線１５上
に第２の層間絶縁膜１９を形成する工程と、層間絶縁膜
１９をエッチングすることにより、第１のＡｌ合金配線
１５上に位置するビアホール１９ａを層間絶縁膜１９に
形成する工程と、ビアホール１９ａ内及び層間絶縁膜１
９上に第２のＡｌ合金配線を形成する工程と、を具備す
るものである。
ングを施す際にＡｌとの反応生成物の形成を防止するこ
とにより、接続孔内におけるＡｌ合金配線のコンタクト
抵抗の増加を抑制できる半導体装置及びその製造方法を
提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
第１のＡｌ合金膜１５上にＴｉＮ膜１７を形成する工程
と、窒素雰囲気で熱処理を施すことにより、ＴｉＮ膜１
７を緻密な膜にする工程と、ＴｉＮ膜１７及び第１のＡ
ｌ合金膜１５をパターニングすることにより第１のＡｌ
合金配線を形成する工程と、第１のＡｌ合金配線１５上
に第２の層間絶縁膜１９を形成する工程と、層間絶縁膜
１９をエッチングすることにより、第１のＡｌ合金配線
１５上に位置するビアホール１９ａを層間絶縁膜１９に
形成する工程と、ビアホール１９ａ内及び層間絶縁膜１
９上に第２のＡｌ合金配線を形成する工程と、を具備す
るものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係わり、特に、接続孔内におけるＡｌ合金
配線のコンタクト抵抗の増加を抑制できる半導体装置及
びその製造方法に関する。
の製造方法に係わり、特に、接続孔内におけるＡｌ合金
配線のコンタクト抵抗の増加を抑制できる半導体装置及
びその製造方法に関する。
【０００２】
【従来の技術】図６及び図８は、従来の半導体装置の製
造方法を説明するための断面図である。図７は、図６に
示す層間絶縁膜におけるビアホールを上から視た平面図
である。
造方法を説明するための断面図である。図７は、図６に
示す層間絶縁膜におけるビアホールを上から視た平面図
である。
【０００３】まず、図６に示すように、シリコン基板１
０１上に熱酸化法によりゲート酸化膜１０３を形成し、
このゲート酸化膜１０３上にゲート電極１０５を形成す
る。この後、このゲート電極１０５をマスクとしてイオ
ン注入することにより、シリコン基板１０１にはソース
／ドレイン領域の拡散層１０７，１０８が形成される。
次に、ゲート電極１０５及びゲート酸化膜１０３の上に
第１の層間絶縁膜１０９を形成し、第１の層間絶縁膜１
０９にコンタクトホール（接続孔）１０９ａを形成す
る。
０１上に熱酸化法によりゲート酸化膜１０３を形成し、
このゲート酸化膜１０３上にゲート電極１０５を形成す
る。この後、このゲート電極１０５をマスクとしてイオ
ン注入することにより、シリコン基板１０１にはソース
／ドレイン領域の拡散層１０７，１０８が形成される。
次に、ゲート電極１０５及びゲート酸化膜１０３の上に
第１の層間絶縁膜１０９を形成し、第１の層間絶縁膜１
０９にコンタクトホール（接続孔）１０９ａを形成す
る。
【０００４】この後、このコンタクトホール１０９ａ内
及び第１の層間絶縁膜１０９上にスパッタ法によりＴｉ
膜１１１を成膜し、Ｔｉ膜１１１上にスパッタ法により
ＴｉＮ膜１１３を成膜する。次に、ＴｉＮ膜１１３上及
びコンタクトホール１０９ａ内にスパッタ法により第１
のＡｌ−Ｃｕ合金膜１１５を堆積する。この後、第１の
Ａｌ−Ｃｕ合金膜１１５上にスパッタ法により反射防止
膜としてのＴｉＮ膜１１７を成膜する。次に、このＴｉ
Ｎ膜１１７上に図示せぬレジスト膜を塗布し、そのレジ
スト膜を露光、現像することにより、ＴｉＮ膜１１７上
にレジストパターン（図示せず）が形成される。このレ
ジストパターンをマスクとしてＴｉＮ膜１１７及び第１
のＡｌ−Ｃｕ合金膜１１５をエッチングすることによ
り、第１の層間絶縁膜１０９上に第１のＡｌ合金配線１
１５が形成される。
及び第１の層間絶縁膜１０９上にスパッタ法によりＴｉ
膜１１１を成膜し、Ｔｉ膜１１１上にスパッタ法により
ＴｉＮ膜１１３を成膜する。次に、ＴｉＮ膜１１３上及
びコンタクトホール１０９ａ内にスパッタ法により第１
のＡｌ−Ｃｕ合金膜１１５を堆積する。この後、第１の
Ａｌ−Ｃｕ合金膜１１５上にスパッタ法により反射防止
膜としてのＴｉＮ膜１１７を成膜する。次に、このＴｉ
Ｎ膜１１７上に図示せぬレジスト膜を塗布し、そのレジ
スト膜を露光、現像することにより、ＴｉＮ膜１１７上
にレジストパターン（図示せず）が形成される。このレ
ジストパターンをマスクとしてＴｉＮ膜１１７及び第１
のＡｌ−Ｃｕ合金膜１１５をエッチングすることによ
り、第１の層間絶縁膜１０９上に第１のＡｌ合金配線１
１５が形成される。
【０００５】次に、第１のＡｌ合金配線１１５上に第２
の層間絶縁膜１１９を堆積し、第２の層間絶縁膜１１９
上にレジスト膜を塗布し、このレジスト膜を露光、現像
することにより、第２の層間絶縁膜１１９上にはレジス
トパターン１２１が形成される。この後、レジストパタ
ーン１２１をマスクとしてウエットエッチングした後に
ドライエッチングすることにより、第２の層間絶縁膜１
１９にコンタクトホール（接続孔）１１９ａが形成され
る。更に、レジストパターン１２１をマスクとしてＣＦ
4系のエッチングガスによりドライエッチングを施すこ
とにより、ビアホール１１９ａ底部のＴｉＮ膜１１７を
除去する。
の層間絶縁膜１１９を堆積し、第２の層間絶縁膜１１９
上にレジスト膜を塗布し、このレジスト膜を露光、現像
することにより、第２の層間絶縁膜１１９上にはレジス
トパターン１２１が形成される。この後、レジストパタ
ーン１２１をマスクとしてウエットエッチングした後に
ドライエッチングすることにより、第２の層間絶縁膜１
１９にコンタクトホール（接続孔）１１９ａが形成され
る。更に、レジストパターン１２１をマスクとしてＣＦ
4系のエッチングガスによりドライエッチングを施すこ
とにより、ビアホール１１９ａ底部のＴｉＮ膜１１７を
除去する。
【０００６】この後、図８に示すように、レジストパタ
ーン１２１を剥離し、第２の層間絶縁膜１１９の表面を
洗浄（逆スパッタ）する。次に、ビアホール１１９ａ内
及び第２の層間絶縁膜１１９上にスパッタ法によりＴｉ
膜１２５を成膜し、このＴｉ膜１２５上にスパッタ法に
よりＴｉＮ膜１２７を成膜する。次に、ＴｉＮ膜１２７
上及びビアホール１１９ａ内にスパッタ法により第２の
Ａｌ−Ｃｕ合金膜１２９を堆積する。この後、第２のＡ
ｌ−Ｃｕ合金膜１２９上にスパッタ法により反射防止膜
としてのＴｉＮ膜１３１を成膜する。次に、このＴｉＮ
膜１３１上に図示せぬレジスト膜を塗布し、そのレジス
ト膜を露光、現像することにより、ＴｉＮ膜１３１上に
レジストパターン（図示せず）が形成される。このレジ
ストパターンをマスクとしてＴｉＮ膜１３１及び第２の
Ａｌ−Ｃｕ合金膜１２９をエッチングすることにより、
第２の層間絶縁膜１１９上に第２のＡｌ合金配線１２９
が形成される。
ーン１２１を剥離し、第２の層間絶縁膜１１９の表面を
洗浄（逆スパッタ）する。次に、ビアホール１１９ａ内
及び第２の層間絶縁膜１１９上にスパッタ法によりＴｉ
膜１２５を成膜し、このＴｉ膜１２５上にスパッタ法に
よりＴｉＮ膜１２７を成膜する。次に、ＴｉＮ膜１２７
上及びビアホール１１９ａ内にスパッタ法により第２の
Ａｌ−Ｃｕ合金膜１２９を堆積する。この後、第２のＡ
ｌ−Ｃｕ合金膜１２９上にスパッタ法により反射防止膜
としてのＴｉＮ膜１３１を成膜する。次に、このＴｉＮ
膜１３１上に図示せぬレジスト膜を塗布し、そのレジス
ト膜を露光、現像することにより、ＴｉＮ膜１３１上に
レジストパターン（図示せず）が形成される。このレジ
ストパターンをマスクとしてＴｉＮ膜１３１及び第２の
Ａｌ−Ｃｕ合金膜１２９をエッチングすることにより、
第２の層間絶縁膜１１９上に第２のＡｌ合金配線１２９
が形成される。
【０００７】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置の製造方法では、接続孔１１９ａを形成する
ために第２の層間絶縁膜１１９にドライエッチングを施
す際、その層間絶縁膜１１９の膜厚が所々で異なるた
め、オーバーエッチング時にＴｉＮ膜１１７がエッチン
グされ、更に、第１のＡｌ−Ｃｕ合金膜１１５がエッチ
ング雰囲気に晒される。このとき、接続孔１１９ａの底
部でＡｌとの反応生成物（Ａｌ2Ｏ3等）１２３が形成さ
れ、図６及び図７に示すように接続孔１１９ａ内に反応
生成物１２３が王冠状に付着する。その後、第２のＡｌ
−Ｃｕ合金膜１２９を形成する前に第２の層間絶縁膜１
１９の表面を洗浄（逆スパッタ）するが、反応生成物１
２３が接続孔の底に残り、その結果、接続孔１１９ａ内
のコンタクト抵抗が増大してしまう。
半導体装置の製造方法では、接続孔１１９ａを形成する
ために第２の層間絶縁膜１１９にドライエッチングを施
す際、その層間絶縁膜１１９の膜厚が所々で異なるた
め、オーバーエッチング時にＴｉＮ膜１１７がエッチン
グされ、更に、第１のＡｌ−Ｃｕ合金膜１１５がエッチ
ング雰囲気に晒される。このとき、接続孔１１９ａの底
部でＡｌとの反応生成物（Ａｌ2Ｏ3等）１２３が形成さ
れ、図６及び図７に示すように接続孔１１９ａ内に反応
生成物１２３が王冠状に付着する。その後、第２のＡｌ
−Ｃｕ合金膜１２９を形成する前に第２の層間絶縁膜１
１９の表面を洗浄（逆スパッタ）するが、反応生成物１
２３が接続孔の底に残り、その結果、接続孔１１９ａ内
のコンタクト抵抗が増大してしまう。
【０００８】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、層間絶縁膜に接続孔を形
成するためのエッチングを施す際にＡｌとの反応生成物
の形成を防止することにより、接続孔内におけるＡｌ合
金配線のコンタクト抵抗の増加を抑制できる半導体装置
及びその製造方法を提供することにある。
れたものであり、その目的は、層間絶縁膜に接続孔を形
成するためのエッチングを施す際にＡｌとの反応生成物
の形成を防止することにより、接続孔内におけるＡｌ合
金配線のコンタクト抵抗の増加を抑制できる半導体装置
及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、Ａｌ合金膜上にＴｉＮ膜を形成する工程
と、窒素雰囲気で熱処理を施すことにより、上記ＴｉＮ
膜を緻密な膜にする工程と、このＴｉＮ膜及びＡｌ合金
膜をパターニングすることにより第１のＡｌ合金配線を
形成する工程と、第１のＡｌ合金配線上に層間絶縁膜を
形成する工程と、この層間絶縁膜をエッチングすること
により、第１のＡｌ合金配線上に位置する接続孔を上記
層間絶縁膜に形成する工程と、この接続孔内及び層間絶
縁膜上に第２のＡｌ合金配線を形成する工程と、を具備
することを特徴とする。
の製造方法は、Ａｌ合金膜上にＴｉＮ膜を形成する工程
と、窒素雰囲気で熱処理を施すことにより、上記ＴｉＮ
膜を緻密な膜にする工程と、このＴｉＮ膜及びＡｌ合金
膜をパターニングすることにより第１のＡｌ合金配線を
形成する工程と、第１のＡｌ合金配線上に層間絶縁膜を
形成する工程と、この層間絶縁膜をエッチングすること
により、第１のＡｌ合金配線上に位置する接続孔を上記
層間絶縁膜に形成する工程と、この接続孔内及び層間絶
縁膜上に第２のＡｌ合金配線を形成する工程と、を具備
することを特徴とする。
【００１０】なお、上記層間絶縁膜はＳｉＯ2膜である
ことが好ましい。
ことが好ましい。
【００１１】上記半導体装置の製造方法によれば、Ａｌ
合金膜上にＴｉＮ膜を形成した後、このＴｉＮ膜に窒素
雰囲気で熱処理を施すことにより、ＴｉＮ膜を緻密な耐
エッチング性の良好な膜、即ち層間絶縁膜に対してエッ
チング選択比が高い膜にしている。このため、接続孔を
層間絶縁膜に形成する工程におけるエッチングの際、Ｔ
ｉＮ膜がエッチングストッパーとして十分に作用する。
従って、このエッチングの際、接続孔の底でＡｌ合金配
線が露出することがないので、Ａｌとの反応生成物が接
続孔の底で発生することを防止できる。その結果、接続
孔内におけるＡｌ合金配線のコンタクト抵抗の増大を抑
制することができる。また、ＴｉＮ膜を緻密な膜にする
ことにより、露光光の反射率を下げることができる。
合金膜上にＴｉＮ膜を形成した後、このＴｉＮ膜に窒素
雰囲気で熱処理を施すことにより、ＴｉＮ膜を緻密な耐
エッチング性の良好な膜、即ち層間絶縁膜に対してエッ
チング選択比が高い膜にしている。このため、接続孔を
層間絶縁膜に形成する工程におけるエッチングの際、Ｔ
ｉＮ膜がエッチングストッパーとして十分に作用する。
従って、このエッチングの際、接続孔の底でＡｌ合金配
線が露出することがないので、Ａｌとの反応生成物が接
続孔の底で発生することを防止できる。その結果、接続
孔内におけるＡｌ合金配線のコンタクト抵抗の増大を抑
制することができる。また、ＴｉＮ膜を緻密な膜にする
ことにより、露光光の反射率を下げることができる。
【００１２】また、本発明に係る半導体装置の製造方法
において、前記緻密な膜にする工程は、４００℃以上４
５０℃以下の温度で行うことが好ましい。
において、前記緻密な膜にする工程は、４００℃以上４
５０℃以下の温度で行うことが好ましい。
【００１３】また、本発明に係る半導体装置の製造方法
においては、前記緻密な膜にする工程における熱処理に
より、Ａｌ合金膜とＴｉＮ膜との間にＡｌ3Ｔｉ膜が形
成されることが好ましい。これにより、ＴｉＮ膜とＡｌ
合金膜との密着性を良くすることができ、Ａｌ合金膜上
からＴｉＮ膜が剥がれることを抑制できる。
においては、前記緻密な膜にする工程における熱処理に
より、Ａｌ合金膜とＴｉＮ膜との間にＡｌ3Ｔｉ膜が形
成されることが好ましい。これにより、ＴｉＮ膜とＡｌ
合金膜との密着性を良くすることができ、Ａｌ合金膜上
からＴｉＮ膜が剥がれることを抑制できる。
【００１４】本発明に係る半導体装置は、第１のＡｌ合
金配線上に形成されたＴｉＮ膜と、このＴｉＮ膜上に形
成された層間絶縁膜と、この層間絶縁膜に形成された、
上記ＴｉＮ膜上に位置する接続孔と、この接続孔内及び
層間絶縁膜上に形成された第２のＡｌ合金配線と、を具
備し、上記ＴｉＮ膜は、成膜された後、窒素雰囲気で熱
処理することにより緻密な膜にされていることを特徴と
する。
金配線上に形成されたＴｉＮ膜と、このＴｉＮ膜上に形
成された層間絶縁膜と、この層間絶縁膜に形成された、
上記ＴｉＮ膜上に位置する接続孔と、この接続孔内及び
層間絶縁膜上に形成された第２のＡｌ合金配線と、を具
備し、上記ＴｉＮ膜は、成膜された後、窒素雰囲気で熱
処理することにより緻密な膜にされていることを特徴と
する。
【００１５】また、本発明に係る半導体装置において
は、前記ＴｉＮ膜と第１のＡｌ合金配線との間に形成さ
れたＡｌ3Ｔｉ膜をさらに含むことが好ましい。
は、前記ＴｉＮ膜と第１のＡｌ合金配線との間に形成さ
れたＡｌ3Ｔｉ膜をさらに含むことが好ましい。
【００１６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。
施の形態について説明する。
【００１７】図１〜図５は、本発明の実施の形態による
半導体装置の製造方法を示す断面図である。
半導体装置の製造方法を示す断面図である。
【００１８】まず、図１に示すように、シリコン基板１
上に熱酸化法によりゲート酸化膜３を形成し、このゲー
ト酸化膜３上にゲート電極５を形成する。この後、この
ゲート電極５をマスクとして不純物イオンを注入するこ
とにより、シリコン基板１にはソース／ドレイン領域の
拡散層７，８が形成される。次に、ゲート電極５及びゲ
ート酸化膜３の上にＳｉＯ2膜からなる第１の層間絶縁
膜９をＣＶＤ（Chemical Vapor Deposition）法により
堆積する。
上に熱酸化法によりゲート酸化膜３を形成し、このゲー
ト酸化膜３上にゲート電極５を形成する。この後、この
ゲート電極５をマスクとして不純物イオンを注入するこ
とにより、シリコン基板１にはソース／ドレイン領域の
拡散層７，８が形成される。次に、ゲート電極５及びゲ
ート酸化膜３の上にＳｉＯ2膜からなる第１の層間絶縁
膜９をＣＶＤ（Chemical Vapor Deposition）法により
堆積する。
【００１９】この後、第１の層間絶縁膜９上にレジスト
膜（図示せず）を塗布し、このレジスト膜を露光、現像
することにより、第１の層間絶縁膜９上にレジストパタ
ーン（図示せず）が形成される。次に、このレジストパ
ターンをマスクとして層間絶縁膜９をウエットエッチン
グした後にドライエッチングすることにより、第１の層
間絶縁膜９にコンタクトホール（接続孔）９ａが形成さ
れる。
膜（図示せず）を塗布し、このレジスト膜を露光、現像
することにより、第１の層間絶縁膜９上にレジストパタ
ーン（図示せず）が形成される。次に、このレジストパ
ターンをマスクとして層間絶縁膜９をウエットエッチン
グした後にドライエッチングすることにより、第１の層
間絶縁膜９にコンタクトホール（接続孔）９ａが形成さ
れる。
【００２０】次に、このコンタクトホール９ａ内及び第
１の層間絶縁膜９上にスパッタ法によりＴｉ膜１１を成
膜し、このＴｉ膜１１上にスパッタ法によりＴｉＮ膜１
３を成膜する。なお、Ｔｉ膜１１及びＴｉＮ膜１３はバ
リアメタルとして作用する。次に、ＴｉＮ膜１３上及び
コンタクトホール９ａ内にスパッタ法により第１のＡｌ
−Ｃｕ合金膜１５を堆積する。
１の層間絶縁膜９上にスパッタ法によりＴｉ膜１１を成
膜し、このＴｉ膜１１上にスパッタ法によりＴｉＮ膜１
３を成膜する。なお、Ｔｉ膜１１及びＴｉＮ膜１３はバ
リアメタルとして作用する。次に、ＴｉＮ膜１３上及び
コンタクトホール９ａ内にスパッタ法により第１のＡｌ
−Ｃｕ合金膜１５を堆積する。
【００２１】この後、第１のＡｌ−Ｃｕ合金膜１５上に
Ｎ2雰囲気でリアクティブスパッタ法により厚さ０．０
５μｍ程度のＴｉＮ膜を１７形成する。この際のスパッ
タ条件は、１０〜５０ｐａ圧力下において０．１μｍ／
ｍｉｎの成膜速度で処理を行うことが好ましい。
Ｎ2雰囲気でリアクティブスパッタ法により厚さ０．０
５μｍ程度のＴｉＮ膜を１７形成する。この際のスパッ
タ条件は、１０〜５０ｐａ圧力下において０．１μｍ／
ｍｉｎの成膜速度で処理を行うことが好ましい。
【００２２】次に、このＴｉＮ膜１７にＮ2雰囲気で熱
処理を施す。この際の熱処理条件は、温度が４００〜４
５０℃、時間が１０〜３００秒、Ｎ2濃度が９５〜１０
０％、圧力が常圧を用いることが好ましい。この熱処理
により、図２に示すように、ＴｉＮ膜１７のＴｉとその
下のＡｌが反応してＡｌ3Ｔｉ膜１８がＴｉＮ膜１７の
下に形成される。これと同時に、前記熱処理によってＴ
ｉＮ膜１７が緻密になる。その結果、このＴｉＮ膜１７
は、耐エッチング性の良好な膜となり、露光光の反射率
が低下する。なお、ＴｉＮ膜１７は反射防止膜として作
用する。
処理を施す。この際の熱処理条件は、温度が４００〜４
５０℃、時間が１０〜３００秒、Ｎ2濃度が９５〜１０
０％、圧力が常圧を用いることが好ましい。この熱処理
により、図２に示すように、ＴｉＮ膜１７のＴｉとその
下のＡｌが反応してＡｌ3Ｔｉ膜１８がＴｉＮ膜１７の
下に形成される。これと同時に、前記熱処理によってＴ
ｉＮ膜１７が緻密になる。その結果、このＴｉＮ膜１７
は、耐エッチング性の良好な膜となり、露光光の反射率
が低下する。なお、ＴｉＮ膜１７は反射防止膜として作
用する。
【００２３】次に、ＴｉＮ膜１７上に図示せぬレジスト
膜を塗布し、そのレジスト膜を露光、現像することによ
り、ＴｉＮ膜１７上にレジストパターン（図示せず）が
形成される。このレジストパターンをマスクとしてＴｉ
Ｎ膜１７、Ａｌ3Ｔｉ膜１８、第１のＡｌ−Ｃｕ合金膜
１５、ＴｉＮ膜１３及びＴｉ膜１１をエッチングするこ
とにより、第１の層間絶縁膜９上に第１のＡｌ合金配線
１５が形成される。
膜を塗布し、そのレジスト膜を露光、現像することによ
り、ＴｉＮ膜１７上にレジストパターン（図示せず）が
形成される。このレジストパターンをマスクとしてＴｉ
Ｎ膜１７、Ａｌ3Ｔｉ膜１８、第１のＡｌ−Ｃｕ合金膜
１５、ＴｉＮ膜１３及びＴｉ膜１１をエッチングするこ
とにより、第１の層間絶縁膜９上に第１のＡｌ合金配線
１５が形成される。
【００２４】この後、図３に示すように、第１のＡｌ合
金配線１５上に厚さ０．５μｍ程度のＳｉＯ2膜からな
る第２の層間絶縁膜１９をＣＶＤ法により堆積する。次
に、第２の層間絶縁膜１９上にレジスト膜を塗布し、こ
のレジスト膜を露光、現像することにより、第２の層間
絶縁膜１９上にはレジストパターン２１が形成される。
金配線１５上に厚さ０．５μｍ程度のＳｉＯ2膜からな
る第２の層間絶縁膜１９をＣＶＤ法により堆積する。次
に、第２の層間絶縁膜１９上にレジスト膜を塗布し、こ
のレジスト膜を露光、現像することにより、第２の層間
絶縁膜１９上にはレジストパターン２１が形成される。
【００２５】この後、図４に示すように、レジストパタ
ーン２１をマスクとしてウエットエッチングした後にド
ライエッチングすることにより、第２の層間絶縁膜１９
にビアホール（接続孔）１９ａが形成される。この際、
ＴｉＮ膜１７は、前述したように緻密な膜となっている
ため、第２の層間絶縁膜１９に対するエッチング選択比
が高くなり、その結果、エッチングストッパーとして十
分に作用する。また、ＴｉＮ膜１７の膜厚は、エッチン
グにより複数のビアホール１９ａを形成した時に、浅い
ビアホール底でもＴｉＮ膜１７が残る程度の厚さとなっ
ている。
ーン２１をマスクとしてウエットエッチングした後にド
ライエッチングすることにより、第２の層間絶縁膜１９
にビアホール（接続孔）１９ａが形成される。この際、
ＴｉＮ膜１７は、前述したように緻密な膜となっている
ため、第２の層間絶縁膜１９に対するエッチング選択比
が高くなり、その結果、エッチングストッパーとして十
分に作用する。また、ＴｉＮ膜１７の膜厚は、エッチン
グにより複数のビアホール１９ａを形成した時に、浅い
ビアホール底でもＴｉＮ膜１７が残る程度の厚さとなっ
ている。
【００２６】尚、上記ウエットエッチングの条件は、Ｈ
Ｆ（フッ酸）系の液にて処理を行うことが好ましい。ま
た、上記ドライエッチングの条件は、圧力が２〜５０ｐ
ａ、ＣＨＦ3とＣＦ4を主ガスとする反応性イオンエッチ
ャーにて異方性エッチングを行うことが好ましい。
Ｆ（フッ酸）系の液にて処理を行うことが好ましい。ま
た、上記ドライエッチングの条件は、圧力が２〜５０ｐ
ａ、ＣＨＦ3とＣＦ4を主ガスとする反応性イオンエッチ
ャーにて異方性エッチングを行うことが好ましい。
【００２７】次に、図５に示すように、レジストパター
ン２１を剥離し、第２の層間絶縁膜１９の表面を洗浄
（逆スパッタ）する。次に、ビアホール１９ａ内及び第
２の層間絶縁膜１９上にスパッタ法によりＴｉ膜２５を
成膜し、このＴｉ膜２５上にスパッタ法によりＴｉＮ膜
２７を成膜する。なお、このＴｉ膜２５及びＴｉＮ膜２
７はバリアメタルとして作用する。この後、ＴｉＮ膜２
７上及びビアホール１９ａ内にスパッタ法により第２の
Ａｌ−Ｃｕ合金膜２９を堆積する。
ン２１を剥離し、第２の層間絶縁膜１９の表面を洗浄
（逆スパッタ）する。次に、ビアホール１９ａ内及び第
２の層間絶縁膜１９上にスパッタ法によりＴｉ膜２５を
成膜し、このＴｉ膜２５上にスパッタ法によりＴｉＮ膜
２７を成膜する。なお、このＴｉ膜２５及びＴｉＮ膜２
７はバリアメタルとして作用する。この後、ＴｉＮ膜２
７上及びビアホール１９ａ内にスパッタ法により第２の
Ａｌ−Ｃｕ合金膜２９を堆積する。
【００２８】次に、第２のＡｌ−Ｃｕ合金膜２９上にス
パッタ法によりＴｉＮ膜３１を成膜する。この後、この
ＴｉＮ膜３１上に図示せぬレジスト膜を塗布し、そのレ
ジスト膜を露光、現像することにより、ＴｉＮ膜３１上
にレジストパターン（図示せず）が形成される。このレ
ジストパターンをマスクとしてＴｉＮ膜３１、第２のＡ
ｌ−Ｃｕ合金膜２９、ＴｉＮ膜２７及びＴｉ膜２５をエ
ッチングすることにより、第２の層間絶縁膜１９上に第
２のＡｌ合金配線２９が形成される。
パッタ法によりＴｉＮ膜３１を成膜する。この後、この
ＴｉＮ膜３１上に図示せぬレジスト膜を塗布し、そのレ
ジスト膜を露光、現像することにより、ＴｉＮ膜３１上
にレジストパターン（図示せず）が形成される。このレ
ジストパターンをマスクとしてＴｉＮ膜３１、第２のＡ
ｌ−Ｃｕ合金膜２９、ＴｉＮ膜２７及びＴｉ膜２５をエ
ッチングすることにより、第２の層間絶縁膜１９上に第
２のＡｌ合金配線２９が形成される。
【００２９】上記実施の形態によれば、第１のＡｌ−Ｃ
ｕ合金膜１５上にＮ2雰囲気でスパッタ法によりＴｉＮ
膜１７を形成した後、このＴｉＮ膜１７にＮ2雰囲気で
熱処理を施すことにより、ＴｉＮ膜１７を緻密な耐エッ
チング性の良好な膜にしている。つまり、このＴｉＮ膜
１７は従来技術のＴｉＮ膜より第２の層間絶縁膜１９に
対してエッチング選択比が高いため、第２の層間絶縁膜
１９にビアホール１９ａを形成するためのエッチングの
際にエッチングストッパーとして十分に作用する。従っ
て、第２の層間絶縁膜１９の膜厚が所々で異なっていて
も、従来の半導体装置の製造方法のようにビアホール底
でＡｌ−Ｃｕ合金膜が露出することがないので、前記エ
ッチングの際にＡｌ2Ｏ3等のＡｌとの反応生成物がビア
ホール底で発生することを防止できる。その結果、ビア
ホール内におけるＡｌ合金配線のコンタクト抵抗の増大
を抑制でき、コンタクト抵抗の低抵抗化を図ることがで
きる。
ｕ合金膜１５上にＮ2雰囲気でスパッタ法によりＴｉＮ
膜１７を形成した後、このＴｉＮ膜１７にＮ2雰囲気で
熱処理を施すことにより、ＴｉＮ膜１７を緻密な耐エッ
チング性の良好な膜にしている。つまり、このＴｉＮ膜
１７は従来技術のＴｉＮ膜より第２の層間絶縁膜１９に
対してエッチング選択比が高いため、第２の層間絶縁膜
１９にビアホール１９ａを形成するためのエッチングの
際にエッチングストッパーとして十分に作用する。従っ
て、第２の層間絶縁膜１９の膜厚が所々で異なっていて
も、従来の半導体装置の製造方法のようにビアホール底
でＡｌ−Ｃｕ合金膜が露出することがないので、前記エ
ッチングの際にＡｌ2Ｏ3等のＡｌとの反応生成物がビア
ホール底で発生することを防止できる。その結果、ビア
ホール内におけるＡｌ合金配線のコンタクト抵抗の増大
を抑制でき、コンタクト抵抗の低抵抗化を図ることがで
きる。
【００３０】また、本実施の形態では、上述したように
ＴｉＮ膜１７を緻密な膜にしているため、従来の半導体
装置のＴｉＮ膜より露光光の反射率を下げることができ
る。具体的には、露光光の反射率を２０％以下まで下げ
ることができる。従って、ＴｉＮ膜１７の反射防止機能
を向上させることができ、その結果、第１のＡｌ−Ｃｕ
合金膜１５を正確にパターニングすることができる。
ＴｉＮ膜１７を緻密な膜にしているため、従来の半導体
装置のＴｉＮ膜より露光光の反射率を下げることができ
る。具体的には、露光光の反射率を２０％以下まで下げ
ることができる。従って、ＴｉＮ膜１７の反射防止機能
を向上させることができ、その結果、第１のＡｌ−Ｃｕ
合金膜１５を正確にパターニングすることができる。
【００３１】また、従来の半導体装置の製造方法では、
図６に示す第１のＡｌ−Ｃｕ合金膜１１５とＴｉＮ膜１
１７は密着性が悪く、その界面が少しでも酸化されると
（即ちＡｌ−Ｃｕ合金膜１１５上が少しでも酸化される
と）、第１のＡｌ−Ｃｕ合金膜１１５上からＴｉＮ膜１
１７が剥がれてしまう。すると、ＴｉＮ膜の反射防止機
能が失われ、第１のＡｌ−Ｃｕ合金膜１１５を正確にパ
ターニングすることができなくなる。これに対して、上
記実施の形態では、ＴｉＮ膜１７と第１のＡｌ−Ｃｕ合
金膜１５との間にＡｌ3Ｔｉ膜１８を形成することによ
り、ＴｉＮ膜１７と第１のＡｌ−Ｃｕ合金膜１５との密
着性を良くしているため、第１のＡｌ−Ｃｕ合金膜１５
上からＴｉＮ膜１７が剥がれることを抑制でき、ＴｉＮ
膜１７の反射防止機能が失われることを抑制できる。そ
の結果、第１のＡｌ−Ｃｕ合金膜１５を正確にパターニ
ングすることができ、精度の良い第１のＡｌ合金配線１
５を形成することができる。
図６に示す第１のＡｌ−Ｃｕ合金膜１１５とＴｉＮ膜１
１７は密着性が悪く、その界面が少しでも酸化されると
（即ちＡｌ−Ｃｕ合金膜１１５上が少しでも酸化される
と）、第１のＡｌ−Ｃｕ合金膜１１５上からＴｉＮ膜１
１７が剥がれてしまう。すると、ＴｉＮ膜の反射防止機
能が失われ、第１のＡｌ−Ｃｕ合金膜１１５を正確にパ
ターニングすることができなくなる。これに対して、上
記実施の形態では、ＴｉＮ膜１７と第１のＡｌ−Ｃｕ合
金膜１５との間にＡｌ3Ｔｉ膜１８を形成することによ
り、ＴｉＮ膜１７と第１のＡｌ−Ｃｕ合金膜１５との密
着性を良くしているため、第１のＡｌ−Ｃｕ合金膜１５
上からＴｉＮ膜１７が剥がれることを抑制でき、ＴｉＮ
膜１７の反射防止機能が失われることを抑制できる。そ
の結果、第１のＡｌ−Ｃｕ合金膜１５を正確にパターニ
ングすることができ、精度の良い第１のＡｌ合金配線１
５を形成することができる。
【００３２】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。
ず、種々変更して実施することが可能である。
【００３３】
【発明の効果】以上説明したように本発明によれば、層
間絶縁膜に接続孔を形成するためのエッチングを施す際
にＡｌとの反応生成物の形成を防止することにより、接
続孔内におけるＡｌ合金配線のコンタクト抵抗の増加を
抑制できる半導体装置及びその製造方法を提供すること
ができる。
間絶縁膜に接続孔を形成するためのエッチングを施す際
にＡｌとの反応生成物の形成を防止することにより、接
続孔内におけるＡｌ合金配線のコンタクト抵抗の増加を
抑制できる半導体装置及びその製造方法を提供すること
ができる。
【図１】本発明の実施の形態による半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図２】本発明の実施の形態による半導体装置の製造方
法を示すものであり、図１の次の工程を示す断面図であ
る。
法を示すものであり、図１の次の工程を示す断面図であ
る。
【図３】本発明の実施の形態による半導体装置の製造方
法を示すものであり、図２の次の工程を示す断面図であ
る。
法を示すものであり、図２の次の工程を示す断面図であ
る。
【図４】本発明の実施の形態による半導体装置の製造方
法を示すものであり、図３の次の工程を示す断面図であ
る。
法を示すものであり、図３の次の工程を示す断面図であ
る。
【図５】本発明の実施の形態による半導体装置の製造方
法を示すものであり、図４の次の工程を示す断面図であ
る。
法を示すものであり、図４の次の工程を示す断面図であ
る。
【図６】従来の半導体装置の製造方法を説明するための
断面図である。
断面図である。
【図７】図６に示す層間絶縁膜におけるビアホールを上
から視た平面図である。
から視た平面図である。
【図８】従来の半導体装置の製造方法を説明するもので
あり、図６の次の工程を示す断面図である。
あり、図６の次の工程を示す断面図である。
１ シリコン基板 ３ ゲート酸化膜 ５ ゲート電極 ７，８ ソース／ドレイン領域の拡散層 ９ 第１の層間絶縁膜 ９ａ コンタクトホール（接続孔） １１ Ｔｉ膜 １３ ＴｉＮ膜 １５ 第１のＡｌ−Ｃｕ合金膜（第１のＡｌ合金配線） １７ ＴｉＮ膜 １８ Ａｌ3Ｔｉ膜 １９ 第２の層間絶縁膜 １９ａ ビアホール（接続孔） ２１ レジストパターン ２５ Ｔｉ膜 ２７ ＴｉＮ膜 ２９ 第２のＡｌ−Ｃｕ合金膜（第２のＡｌ合金配線） ３１ ＴｉＮ膜 １０１ シリコン基板 １０３ ゲート酸化膜 １０５ ゲート電極 １０７，１０８ ソース／ドレイン領域の拡散層 １０９ 第１の層間絶縁膜 １０９ａ コンタクトホール（接続孔） １１１ Ｔｉ膜 １１３ ＴｉＮ膜 １１５ 第１のＡｌ−Ｃｕ合金膜（第１のＡｌ合金配
線） １１７ Ｔｉシリサイド膜 １１９ 第２の層間絶縁膜 １１９ａ ビアホール（接続孔） １２１ レジストパターン １２３ 反応生成物（Ａｌ2Ｏ3等） １２５ Ｔｉ膜 １２７ ＴｉＮ膜 １２９ 第２のＡｌ−Ｃｕ合金膜（第２のＡｌ合金配
線） １３１ ＴｉＮ膜
線） １１７ Ｔｉシリサイド膜 １１９ 第２の層間絶縁膜 １１９ａ ビアホール（接続孔） １２１ レジストパターン １２３ 反応生成物（Ａｌ2Ｏ3等） １２５ Ｔｉ膜 １２７ ＴｉＮ膜 １２９ 第２のＡｌ−Ｃｕ合金膜（第２のＡｌ合金配
線） １３１ ＴｉＮ膜
フロントページの続き Ｆターム(参考） 4M104 BB14 CC01 DD08 DD09 DD16 DD37 DD42 DD79 DD86 HH15 5F033 HH09 HH10 HH18 HH33 JJ01 JJ09 JJ18 JJ33 KK01 KK09 KK10 KK18 KK33 MM08 MM13 NN06 NN07 NN32 PP15 PP16 QQ03 QQ08 QQ09 QQ10 QQ11 QQ19 QQ22 QQ24 QQ37 QQ39 QQ69 QQ73 QQ92 RR04 SS11 WW03 XX09 XX13
Claims (5)
- 【請求項１】 Ａｌ合金膜上にＴｉＮ膜を形成する工程
と、 窒素雰囲気で熱処理を施すことにより、上記ＴｉＮ膜を
緻密な膜にする工程と、 このＴｉＮ膜及びＡｌ合金膜をパターニングすることに
より第１のＡｌ合金配線を形成する工程と、 第１のＡｌ合金配線上に層間絶縁膜を形成する工程と、 この層間絶縁膜をエッチングすることにより、第１のＡ
ｌ合金配線上に位置する接続孔を上記層間絶縁膜に形成
する工程と、 この接続孔内及び層間絶縁膜上に第２のＡｌ合金配線を
形成する工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記緻密な膜にする工程は、４００℃以
上４５０℃以下の温度で行うことを特徴とする請求項１
記載の半導体装置の製造方法。 - 【請求項３】 前記緻密な膜にする工程における熱処理
により、Ａｌ合金膜とＴｉＮ膜との間にＡｌ3Ｔｉ膜が
形成されることを特徴とする請求項１又は２記載の半導
体装置の製造方法。 - 【請求項４】 第１のＡｌ合金配線上に形成されたＴｉ
Ｎ膜と、 このＴｉＮ膜上に形成された層間絶縁膜と、 この層間絶縁膜に形成された、上記ＴｉＮ膜上に位置す
る接続孔と、 この接続孔内及び層間絶縁膜上に形成された第２のＡｌ
合金配線と、 を具備し、 上記ＴｉＮ膜は、成膜された後、窒素雰囲気で熱処理す
ることにより緻密な膜にされていることを特徴とする半
導体装置。 - 【請求項５】 前記ＴｉＮ膜と第１のＡｌ合金配線との
間に形成されたＡｌ 3Ｔｉ膜をさらに含むことを特徴と
する請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35650199A JP2001176961A (ja) | 1999-12-15 | 1999-12-15 | 半導体装置及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35650199A JP2001176961A (ja) | 1999-12-15 | 1999-12-15 | 半導体装置及び製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001176961A true JP2001176961A (ja) | 2001-06-29 |
Family
ID=18449341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35650199A Withdrawn JP2001176961A (ja) | 1999-12-15 | 1999-12-15 | 半導体装置及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001176961A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019040963A (ja) * | 2017-08-23 | 2019-03-14 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2020116107A1 (ja) * | 2018-12-04 | 2020-06-11 | 株式会社ジャパンディスプレイ | 表示装置および半導体装置 |
-
1999
- 1999-12-15 JP JP35650199A patent/JP2001176961A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019040963A (ja) * | 2017-08-23 | 2019-03-14 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7053092B2 (ja) | 2017-08-23 | 2022-04-12 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2020116107A1 (ja) * | 2018-12-04 | 2020-06-11 | 株式会社ジャパンディスプレイ | 表示装置および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3179212B2 (ja) | 半導体装置の製造方法 | |
| JP2001015479A (ja) | 半導体装置の製造方法 | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| US7262103B2 (en) | Method for forming a salicide in semiconductor device | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| JP2001093888A (ja) | 半導体装置の製造方法 | |
| JP2001176961A (ja) | 半導体装置及び製造方法 | |
| JP2001176816A (ja) | 半導体装置及び製造方法 | |
| JP2001176962A (ja) | 半導体装置及び製造方法 | |
| JP2842405B2 (ja) | 半導体装置の製造方法 | |
| JP2001196377A (ja) | 半導体装置の製造方法 | |
| JP2001176960A (ja) | 半導体装置及び製造方法 | |
| JP2002169302A (ja) | 半導体装置の製造方法 | |
| JP2000340544A (ja) | 半導体装置の製造方法 | |
| JPS61214538A (ja) | 配線構造体の製造方法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JP3519641B2 (ja) | 金配線を有する半導体装置およびその製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JP2991176B2 (ja) | 半導体装置の製造方法 | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JP3187020B2 (ja) | 半導体装置の製造方法 | |
| JP2001351974A (ja) | 半導体装置の製造方法 | |
| JPH11168072A (ja) | 半導体装置の製造方法 | |
| JP2004146647A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050210 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060208 |