JPH06267888A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06267888A
JPH06267888A JP5113093A JP5113093A JPH06267888A JP H06267888 A JPH06267888 A JP H06267888A JP 5113093 A JP5113093 A JP 5113093A JP 5113093 A JP5113093 A JP 5113093A JP H06267888 A JPH06267888 A JP H06267888A
Authority
JP
Japan
Prior art keywords
film
metal
hole
wiring
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5113093A
Other languages
English (en)
Inventor
Takatoshi Hirota
高敏 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5113093A priority Critical patent/JPH06267888A/ja
Publication of JPH06267888A publication Critical patent/JPH06267888A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は半導体多層配線構造に関し、金属配
線膜の被覆性に優れた信頼性の高い多層配線を実現する
方法を得ることを目的とする。 【構成】 下層金属配線膜1上にスパッタ比率がマスク
絶縁膜5より大きい第1の金属膜2、層間絶縁膜3、高
融点金属、或いは高融点金属含有物からなる第2の金属
膜4、マスク絶縁膜5を順次積層する工程と、第1の金
属膜に達するスルーホール6を開口する工程と、真空雰
囲気中で第2の金属膜4をスパッタしてスルーホール6
内に叩き込み、スルーホール6内に第1の金属膜2、及
び第2の金属膜4よりスパッタされた金属原子からなる
テーパー状側壁9を形成する工程と、第2の金属膜4、
及びスルーホール6内を覆って、第3の金属膜10を積層
する工程と、Arイオン8によるスパッタにより第3の金
属膜10をスルーホール6内に叩き込み、埋め込み金属11
を形成する工程とを含むように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路の多層
配線構造において、スルーホール底部の表面処理、及び
配線形成技術に関する。
【0002】近年、半導体集積回路の高集積化、微細化
にともない、多層配線形成のためのスルーホールも微細
化され、配線のカバレッジ(被覆性)に伴う種々の問題
が発生し、今後、高性能・高信頼性半導体集積回路の要
求に応えるために、それ等の問題に対処した多層配線技
術の開発・実用化が必要とされている。
【0003】
【従来の技術】図7は従来例の説明図である。図におい
て、37はSi基板、38は層間絶縁膜、39はスルーホール、
40はArイオン、41は自然酸化膜、42は再析出絶縁物、43
はバリアメタル、44は金属配線膜である。
【0004】図7に工程順模式断面図で示すように、シ
リコン(Si)基板37上の層間絶縁膜38に形成したスルーホ
ール39の微細化に伴って、アルミニウム(Al)等の金属配
線膜44のスルーホール39内埋め込み不良による信頼性が
大きな問題となる。微細スルーホール39は異方性ドライ
エッチングにより実現出来るが、必然的に段差が急峻と
なり、金属配線膜44の被覆性が極端に悪くなる。
【0005】これを防ぐ方法として、Al等の金属配線膜
44の被覆性を改善するために、スルーホール39の側壁に
テーパーを形成するエッチング技術がある。即ち、アル
ゴン(Ar)イオン40スパッタエッチングによるスルホール
39内のクリーニングにより下層金属配線膜の表面に生じ
た自然酸化物41や汚染を除去し、その上に上層金属配線
膜を形成するという方法が行われている。
【0006】
【発明が解決しようとする課題】ところが、この方法で
は、Arイオン40のスパッタエッチングにより、スルーホ
ール39の側壁のテーパーの部分でスパッタされた原子が
スルーホール39の底部に再析出絶縁物42として薄く堆積
する。
【0007】そして、その再堆積の量はテーパー角度に
依存し、その角度が60〜70°付近で最大となり、スルー
ホールの径が微細になると、その傾向は更に顕著とな
る。また、スパッタエッチング後の熱処理(450℃) を行
うと、テーパー角度が70°以下でそのコンタクト抵抗の
値は急激に増大する。
【0008】更に、高集積化に伴い、スルーホールの微
細化が進むにつれ、スルーホールのテーパー形状にも制
限ができ、垂直形状による配線技術が要求される。よっ
て、上層金属配線膜の被覆性がますます問題になり、上
記の問題と合わさってコンタクト不良の要因となる。
【0009】本発明は、スルーホールの形状(テーパー
の角度)に関係なく、スルーホール底部の下層金属配線
膜の表面をArイオンスパッタエッチングによりクリーニ
ングし、上層金属配線膜の被覆性に優れた信頼性の高い
多層配線を実現する方法を提供することを目的とする。
【0010】
【課題を解決するための手段】図1は本発明の原理説明
図であり、工程順模式断面図で示す。図において、1は
下層金属配線膜、2 は第1の金属膜、3は層間絶縁膜、
4は第2の金属膜、5はマスク絶縁膜、6はスルーホー
ル、7は酸化膜、8はArイオン、9はテーパー状側壁、
10は第3の金属膜、11は埋め込み金属、12は上層金属配
線膜である。
【0011】上記問題点を解決するために、先ず、図1
(a)に示すように、下層金属配線膜1の上に絶縁膜と
のスパッタ比率が1以上の第1の金属膜2を形成し、そ
して、層間絶縁膜3の間に第2の金属膜4を堆積し、Ar
イオン8のスパッタエッチングによってスルーホール6
内に自然に形成された酸化膜7を除去するクリーニング
を行うと同時に、図1(b)に示すように、マスク絶縁
膜5の全面を第2の金属膜4までエッチングし、テーパ
ー状の側壁を形成する。
【0012】更に、その上より第3の金属膜10を堆積
し、再びArイオン8のスパッタエッチングを行ってスル
ーホール6内に埋め込み金属11を堆積し、続いて、上層
金属配線膜12を形成することによって、被覆性に大変優
れた多層配線構造を得ることが可能である。
【0013】即ち、本発明の目的は、図1に示すような
下層配線金属膜1と上層配線金属膜12とを接続するため
のスルーホール6を層間絶縁膜3に有する多層配線構造
の半導体装置において、図1(a)に示すように、該下
層金属配線膜1上にスパッタ比率がマスク絶縁膜5より
大きい第1の金属膜2、該層間絶縁膜3、高融点金属、
或いは高融点金属含有物からなる第2の金属膜4、マス
ク絶縁膜5を順次積層する工程と該マスク絶縁膜5、該
第2の金属膜4、該層間絶縁膜3を異方性ドライエッチ
ングして、該第1の金属膜2に達する該スルーホール6
を開口する工程と、該第1の金属膜2上に自然形成され
た酸化膜7をArイオン8によるスパッタエッチングによ
り除去し、引き続き真空雰囲気中で、図1(b)に示す
ように、第2の金属膜4をスパッタして該スルーホール
6内に叩き込み、該スルーホール6内に第1の金属膜
2、及び第2の金属膜よりスパッタされた金属原子から
なるテーパー状側壁9を該スルーホール6内に形成する
工程と、図1(c)に示すように、該第2の金属膜4、
及び該スルーホール6内を覆って、第3の金属膜10を積
層する工程と、アルゴンイオン8によるスパッタによ
り、図1(d)に示すように、第3の金属膜10を該スル
ーホール6内に叩き込んで、該スルーホール6内に埋め
込み金属11を形成する工程と、図1(e)に示すよう
に、該第3の金属膜10、及び該スルーホーる6内を覆っ
て、上層金属配線膜12を積層し、パターニングして上層
金属配線を形成する工程とを含むことにより、また、前
記第1の金属膜2上の酸化膜7の除去から、上層金属配
線膜12の積層までの工程を同一装置内で、真空雰囲気を
破らずに連続して行うことにより達成される。
【0014】
【作用】本発明では、前述のように、下層配線金属膜の
上に絶縁膜とのスパッタ比率がより大きい(スパッタさ
れやすい)第1の金属膜を形成し、層間絶縁膜の間に第
2の金属膜を堆積して、Arイオンスパッタエッチングに
よるクリーニングで層間絶縁膜の全面を層間絶縁膜の間
の第2金属膜まで行えば、スルーホール上部のエッジ部
分からスルーホール底部への絶縁物の再堆積は、スルー
ホール底部の第1の金属膜のエッチングレートが絶縁物
のエッチングレートより速いために、絶縁物が堆積され
ることはなく、スルーホール底部への影響は改善され
る。
【0015】ここでは、Arイオンのスパッタエッチング
により第2の金属膜からの金属原子がスルーホール内に
どんどん堆積されてテーパー形状側壁を形成していくた
め、開口時のスルーホール側壁の形状が垂直であれ、テ
ーパー形状であれ同様の効果がある。
【0016】スルーホール上部のエッジ部分からスルー
ホール側壁への第3の金属膜の再堆積により、スルーホ
ール側壁の形状にテーパーが付くが、更に、その上に第
3の金属膜を形成して、再びArイオンスパッタエッチン
グを行うと、そのテーパー形状側壁のスルーホールール
上部エッジ部、及びスルーホール側壁で再びスパッタさ
れた金属原子が、スルーホールの底部と側壁に再堆積し
て、スルーホール内に埋め込み金属が形成され、その上
に形成される上層金属配線膜の被覆性は大変優れたもの
になる。
【0017】
【実施例】図2〜図3は本発明の第1の実施例の工程順
模式断面図、図4は本発明の第2の実施例の模式断面
図、図5は金属配線構成と耐エレクトロマイグレーショ
ン性、図6は本発明と従来例のコンタクト抵抗変化であ
る。
【0018】図において、13はSi基板、14は拡散層、15
は第1のSiO2膜、16は第1のスルーホール、17は第1の
Al膜、18はCu膜、19は第2のSiO2膜、20はTi膜、21は第
3のSiO2膜、22は第2のスルーホール、23はArイオン、
24はテーパー状の側壁、25はArイオン、26は埋め込み金
属、27は第2のAl膜、28はSi基板、29は拡散層、30は下
地SiO2膜、31はコンタクトホール、32は第1のTi膜、33
は第1の TiN膜、34はCu膜、35は第2のTi膜、36は第2
のTi膜である。
【0019】図2〜図3により本発明を層間絶縁膜のス
ルーホールに適用した第1の実施例について説明する。
図2(a)に示すように、n形拡散層14が形成されたp
形Si基板13上に下地絶縁膜として熱酸化により1μmの
厚さに第1のSiO2膜15が形成されている。この第1のSi
O2膜15をフォトリソグラフィ技術とドライエッチング技
術を用いてパターニングし、第1のスルーホール16を形
成する。
【0020】スパッタ法により下地金属配線膜として第
1のAl膜17を 7,000Åの厚さに被覆する。この前に、第
1のAl膜17の下地層にTi膜、更にバリア層として TiN膜
を用いても良い。第1のAl膜17の上に連続してスパッタ
法により銅(Cu)膜18を 2,000Åの厚さに積層する。銅は
比較的Arイオンによりスパッタされやすく、SiO2膜に比
べて2倍程度スパッタ比率が高い金属である。
【0021】図2(b)に示すように、ECR法によ
り、第2のSiO2膜19を 9,000Åの厚さに堆積し、スパッ
タ法によりTi膜20を 500Åの厚さに、更にECR法によ
り第3のSiO2膜21を500Åの厚さに堆積する。
【0022】ECR法による堆積条件はガス流量をシラ
ン(SiH4)が10sccm、酸素(O2)が 30sccm として圧力は1.
0mTorrとする。続いて、図示しないレジスト膜をマスク
として、異方性ドライエッチングにより原料ガスを選択
して、Cu膜18が露出するまで第3のSiO2膜21、Ti膜20、
第2のSiO2膜19を次々に異方性ドライエッチングして第
2のスルーホール22を開口する。
【0023】その後、マスクとして用いた図示しないレ
ジスト膜をアッシャーを用いて除去する。此の時点で第
2のスルーホール22の底部に露出したCu膜18の表面には
銅の自然酸化膜等が薄く堆積している。
【0024】本発明では、層間絶縁膜のスルーホールへ
の実施例であるため、図2(c)以降は第2のスルーホ
ール22周辺の部分に限定して図示する。図2(c)に示
すように、Arイオン23によるスパッタエッチングを行
い、第2のスルーホール22内の銅の自然酸化膜等をクリ
ーニング除去する。この時のスパッタエッチングの条件
はArガス流量80sccm、圧力2.5mTorr、出力200Wで行う。
同時に第3のSiO2膜21をTi膜20が露出するまでエッチン
グし、続いて、Ti膜20の表面もスパッタエッチングす
る。この際、第3のSiO2膜21も第2のスルーホール22内
に叩き出されるが、Cu膜18も同時に叩かれるので、銅の
スパッタ比率が高いために、第3のSiO2膜21が再堆積す
ることはなく、図2(d)に示すように、第2のスルー
ホール22内にはTiとCuの金属原子が第2のスルーホール
22内の側壁に次第に溜まり、TiとCuの金属原子が混合し
たテーパー状の側壁(Ti+Cu)24が形成されることとな
る。
【0025】本発明のこの工程により、開口された第2
のスルーホール22内の側壁が当初は垂直でも、ある程度
テーパーが付いていても、Arイオン23のスパッタ特性に
より、最終的には60〜70°前後のテーパー状の側壁24に
落ち着く。
【0026】図3(e)に示すように、更に、TiN 膜24
をスパッタ法により 500Åの厚さに堆積し、再び、Arイ
オン25のスパッタを行うと、TiN が第2のスルーホール
22内に叩き込まれて、第2のスルーホール22内に次第に
堆積し、図3(f)に示すような埋め込み金属26とな
り、微小スルーホールでも半ば以上を金属で埋め込むこ
とができる。
【0027】その後、第2のAl膜27を1μmの厚さにス
パッタして基板全面に被覆する。ここまでの工程をマル
チチャンバ装置を用いて、真空を破らずに連続して、各
成膜、及びスパッタエッチングを行うことができる。
【0028】この後、図示しないレジスト膜をマスクと
して第2のAl膜27をパターニングして上層金属配線膜を
形成し、更にカバー絶縁膜、或いは層間絶縁膜を被覆し
て多層配線構造の半導体装置を製造して行く。
【0029】次に、本発明の第2の実施例として、Si基
板の下地絶縁膜のコンタクトホールに適用した例を説明
する。図4に模式断面図で示すように、Si基板28上の下
地SiO2膜30に開口したコンタクトホール31内に、スパッ
タにより下地電極膜として第1のTi膜32を 500Å、バリ
ア金属膜として第2の TiN膜を 200Åの厚さに積層した
後、本発明のCu膜34を2,000Åの厚さに積層する。この
後の工程は第1の実施例と同様にして図4に示すように
微小なコンタクトホール31内に被覆性の良いAl膜37から
なる上層金属配線膜を形成することができる。
【0030】上記実施例において、高融点金属、或いは
高融点金属含有物からなる第2の金属膜として、膜にTi
膜20を用いたが、この他に、高融点金属膜として、W、
Mo、Ta、Zr、Hf、高融点金属含有物として、TiN 、WN、
MoN 、TaN 、ZrN 、HfN 、TiW 、TiON、TiSi、WSi 、Mo
Si、TaSi、ZrSi、HfSi等が使える上、互いの多層膜であ
っても良い。
【0031】
【発明の効果】以上の説明から明らかなように,本発明
では被覆性(カバレッジ)の良いAl膜等の上層金属配線
膜が、スパッタされやすいCu膜や、層間絶縁膜に挟んだ
高融点金属膜,或いは高融点金属合金膜を利用したこと
により、スパッタエッチングによるクリーニング時のSi
O2膜等の再堆積の問題は解決され、むしろ高融点金属原
子のスルーホール内堆積により、第一にスルーホール内
でのテーパー状側壁の形成、及び第二にスルーホール内
への埋め込み金属の形成という、ミクロン、或いはサブ
ミクロン径の微細スルーホールの形成が可能となり、優
れた上層金属配線膜の被覆性が得られるという効果があ
げられる。
【0032】この高融点金属膜を用いた効果について、
従来例と比較した試験結果について説明する。微小スル
ーホールにおいて、Al合金膜と TiN膜の積層配線構造
が、耐エレクトロマイグレーションに優れていることは
既に報告されているが、実際に層間絶縁膜に挟んだ金属
膜を、一般の金属と本発明の高融点金属を用いた場合に
ついて、その効果の差を示す試験結果を図5に示す。
【0033】図5に示すように、1.8 μm径のスルーホ
ールに従来例の金属埋め込み方式と本発明の埋め込み方
式とを比較した例では、スルーホールに2.5 ×1016A/
cm2の電流を流して寿命試験を行った結果、エレクトロ
マイグレーションの発生時間に対して、本発明の構成の
Al+Cu+Ti+TiN +Alの金属膜層を用いたものは、従来
例のAlのみのもの比べて最も効果があり、次いで、Al膜
の間にCu膜を用いたものが効果があることが分かる。
【0034】また、図6に示すように、スルーホール内
での低抵抗化並びに耐エレクトロマイグレーションにお
いても、一般に用いられているスルーホール内へのタン
グステン(W) の選択埋め込みによる従来方式の多層配線
形成に比較して、本発明の方がコンタクト抵抗の劣化状
況において優れていることが分かる。
【0035】このように、本発明による下層金属配線膜
上への高スパッタ率金属の積層、並びにスルーホール内
への高融点金属の埋め込み、及びテーパー上側壁の形成
は従来方式にくらべてAl膜のカバレッジ、対エレクトロ
マイグレーション、コンタクト抵抗の何れにおいても優
れており、本発明は高集積化、微細化する半導体装置の
特性向上、信頼性の確保に大きく寄与するものである。
【図面の簡単な説明】
【図1】 本発明の原理説明図
【図2】 本発明の第1の実施例の工程順模式断面図
(その1)
【図3】 本発明の第1の実施例の工程順模式断面図
(その2)
【図4】 本発明の第2の実施例の模式断面図
【図5】 金属配線構成と耐エレクトロマイグレーショ
ン性
【図6】 本発明と従来例のコンタクト抵抗変化
【図7】 従来例の説明図
【符号の説明】
1 下層金属配線膜 2 第1の金属膜 3 層間絶縁膜 4 第2の金属膜 5 マスク絶縁膜 6 スルーホール 7 酸化膜 8 Arイオン 9 テーパー状側壁 10 第3の金属膜 11 埋め込み金属 12 上層金属配線膜 13 Si基板 14 拡散層 15 第1のSiO2膜 16 第1のスルーホール 17 第1のAl膜 18 Cu膜 19 第2のSiO2膜 20 Ti膜 21 第3のSiO2膜 22 第2のスルーホール 23 Arイオン 24 テーパー状の側壁 25 Arイオン 26 埋め込み金属 27 第2のAl膜 28 Si基板 29 拡散層 30 下地SiO2膜 31 コンタクトホール 32 第1のTi膜 33 第1の TiN膜 34 Cu膜 35 第2のTi膜 36 第2のTi膜 37 Al膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 下層金属配線膜(1) と上層金属配線膜(1
    2)とを接続するためのスルーホール(6) を層間絶縁膜
    (3) に有する多層配線構造の半導体装置において、 該下層金属配線膜(1) 上にスパッタ比率がマスク絶縁膜
    (5) より大きい第1の金属膜(2) 、該層間絶縁膜(3) 、
    高融点金属、或いは高融点金属含有物からなる第2の金
    属膜(4) 、マスク絶縁膜(5) を順次積層する工程と該マ
    スク絶縁膜(5) 、該第2の金属膜、該層間絶縁膜(3) を
    異方性ドライエッチングして、該第1の金属膜に達する
    該スルーホール(6) を開口する工程と、 該第1の金属膜(2) 上に自然形成された酸化膜(7) をア
    ルゴンイオン(8) によるスパッタエッチングにより除去
    し、引き続き真空雰囲気中で第2の金属膜(4)をスパッ
    タエッチングして該スルーホール(6) 内にたたきこみ、
    該スルーホール(6) 内に第1の金属膜及び第2の金属膜
    よりスパッタされた金属原子からなるテーパー状の側壁
    (9) を該スルーホール(6) 内に形成する工程と、 該第2の金属膜(4) 、及び該スルーホール(6) 内を覆っ
    て、第3の金属膜(10)を積層する工程と、 アルゴンイオン(8) によるスパッタにより第3の金属膜
    (10)を該スルーホール(6) 内に叩き込み、該スルーホー
    ル(6) 内に埋め込み金属(11)を形成する工程と、 該第3の金属膜(10)、及び該スルーホーク(6) 内を覆っ
    て、上層金属配線膜(12)を積層し、パターニングして上
    層金属配線を形成する工程とを含むことを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】 前記第1の金属膜(2) 上の酸化膜(7) の
    除去から、上層金属配線膜(12)の積層までの工程を同一
    装置内で、真空雰囲気を破らずに連続して行うことを特
    徴とする半導体装置の製造方法。
JP5113093A 1993-03-12 1993-03-12 半導体装置の製造方法 Withdrawn JPH06267888A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5113093A JPH06267888A (ja) 1993-03-12 1993-03-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5113093A JPH06267888A (ja) 1993-03-12 1993-03-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06267888A true JPH06267888A (ja) 1994-09-22

Family

ID=12878237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5113093A Withdrawn JPH06267888A (ja) 1993-03-12 1993-03-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06267888A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187741A (ja) * 2010-03-09 2011-09-22 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
US8227323B2 (en) 2009-06-18 2012-07-24 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227323B2 (en) 2009-06-18 2012-07-24 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
JP2011187741A (ja) * 2010-03-09 2011-09-22 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JPH08204005A (ja) 半導体装置及びその製造方法
US5985751A (en) Process for fabricating interconnection of semiconductor device
JPH06283525A (ja) 金属配線の形成方法
US7714440B2 (en) Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same
JP2511892B2 (ja) 多層薄膜配線及びその形成方法
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
JPH10294314A (ja) 半導体装置およびその製造方法
JP2009004633A (ja) 多層配線構造および製造方法
JPH06267888A (ja) 半導体装置の製造方法
JP2736370B2 (ja) 半導体装置とその製造方法
JPH08139190A (ja) 半導体装置の製造方法
JPH10209276A (ja) 配線形成方法
JP4207113B2 (ja) 配線構造の形成方法
JPH0536839A (ja) 半導体装置の製造方法
JPH11111842A (ja) 多層配線構造およびその製造方法
JPH07201851A (ja) 半導体装置の製造方法
JP2000208620A (ja) 半導体装置の製造方法
JP2590714B2 (ja) 半導体装置の製造方法
JPH06132404A (ja) 半導体の多層配線方法
JP3301466B2 (ja) 半導体装置の製造方法
JPH05251566A (ja) 多層配線構造
JPH10199972A (ja) 配線構造の形成方法および配線構造
JPH098138A (ja) 半導体装置及びその製造方法
JPH11265934A (ja) 接続部の形成方法
JPH09237768A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000530