JPH098138A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH098138A JPH098138A JP17662895A JP17662895A JPH098138A JP H098138 A JPH098138 A JP H098138A JP 17662895 A JP17662895 A JP 17662895A JP 17662895 A JP17662895 A JP 17662895A JP H098138 A JPH098138 A JP H098138A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- wiring layer
- etching
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】アルミの上にチタン膜を設けた配線の場合で
も、微細配線間を絶縁膜で確実に埋め込む。 【構成】アルミ１３ｂの上にチタン膜１３ｃを設けた配
線層１３をＴＥＯＳのプラズマＣＶＤ膜１４で覆い、ア
ルゴンスパッタエッチングによりそれらのエッジ部をテ
ーパー状に面取りした後、ＴＥＯＳのプラズマＣＶＤ膜
１５を全面に形成する。 【効果】アルミ１３ｂの上のチタン膜１３ｃがアルゴン
スパッタエッチングにより除去されることがない。
も、微細配線間を絶縁膜で確実に埋め込む。 【構成】アルミ１３ｂの上にチタン膜１３ｃを設けた配
線層１３をＴＥＯＳのプラズマＣＶＤ膜１４で覆い、ア
ルゴンスパッタエッチングによりそれらのエッジ部をテ
ーパー状に面取りした後、ＴＥＯＳのプラズマＣＶＤ膜
１５を全面に形成する。 【効果】アルミ１３ｂの上のチタン膜１３ｃがアルゴン
スパッタエッチングにより除去されることがない。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、例えば、多層配線構造を有する半導体装置
及びその製造方法に適用して特に好適なものである。
方法に関し、例えば、多層配線構造を有する半導体装置
及びその製造方法に適用して特に好適なものである。
【０００２】
【従来の技術】従来、半導体装置の多層配線間の層間絶
縁膜で、特にＴＥＯＳ（tetraethyl orthosilicate) を
原料とするプラズマＣＶＤ法による膜のみで平坦化を行
う場合、形成したプラズマＴＥＯＳ膜のエッジ部分にテ
ーパー形状を設ける方法が用いられていた。
縁膜で、特にＴＥＯＳ（tetraethyl orthosilicate) を
原料とするプラズマＣＶＤ法による膜のみで平坦化を行
う場合、形成したプラズマＴＥＯＳ膜のエッジ部分にテ
ーパー形状を設ける方法が用いられていた。
【０００３】図４に、従来の半導体装置の製造方法を示
すが、まず、図４（ａ）に示すように、半導体基板４１
上にシラン（ＳｉＨ4 ）、ホスフィン（ＰＨ3 ）、ジボ
ラン（Ｂ2 Ｈ6 ）等を原料とした常圧ＣＶＤ法により絶
縁膜４２を形成した後、金属膜４３をスパッタ法で成膜
する。その後、フォトリソ技術及びドライエッチングに
より金属膜４３をパターニングして、配線層４３を形成
する。その後、ＴＥＯＳ等を用いたプラズマＣＶＤ法に
より絶縁膜４４を形成する。
すが、まず、図４（ａ）に示すように、半導体基板４１
上にシラン（ＳｉＨ4 ）、ホスフィン（ＰＨ3 ）、ジボ
ラン（Ｂ2 Ｈ6 ）等を原料とした常圧ＣＶＤ法により絶
縁膜４２を形成した後、金属膜４３をスパッタ法で成膜
する。その後、フォトリソ技術及びドライエッチングに
より金属膜４３をパターニングして、配線層４３を形成
する。その後、ＴＥＯＳ等を用いたプラズマＣＶＤ法に
より絶縁膜４４を形成する。
【０００４】プラズマＣＶＤ法により形成した絶縁膜４
４は段差被覆率が悪く、図示のように、エッジ部分がオ
ーバーハング形状になるため、層間絶縁膜として必要な
膜厚を成膜した時点で層間絶縁膜に鬆（す）が生じるこ
とがあった。また、段差が急峻になるため、その上に直
接次の配線層を形成すると、その配線層のフォトリソで
の焦点深度が足りなくなったり、ドライエッチング時に
段差低部でショートすることがあった。
４は段差被覆率が悪く、図示のように、エッジ部分がオ
ーバーハング形状になるため、層間絶縁膜として必要な
膜厚を成膜した時点で層間絶縁膜に鬆（す）が生じるこ
とがあった。また、段差が急峻になるため、その上に直
接次の配線層を形成すると、その配線層のフォトリソで
の焦点深度が足りなくなったり、ドライエッチング時に
段差低部でショートすることがあった。
【０００５】そこで、図４（ｂ）に示すように、薄く形
成した絶縁膜４４をアルゴン等でスパッタエッチング
し、絶縁膜４４のエッジ部分を面取りしてテーパー４４
ａを付ける。
成した絶縁膜４４をアルゴン等でスパッタエッチング
し、絶縁膜４４のエッジ部分を面取りしてテーパー４４
ａを付ける。
【０００６】その後、図４（ｃ）に示すように、ＴＥＯ
Ｓ等を用いたプラズマＣＶＤ法により絶縁膜４５を形成
し、更に、フロン系のガスで全面エッチバックを行い、
絶縁膜４４及び４５からなる層間絶縁膜を形成する。
Ｓ等を用いたプラズマＣＶＤ法により絶縁膜４５を形成
し、更に、フロン系のガスで全面エッチバックを行い、
絶縁膜４４及び４５からなる層間絶縁膜を形成する。
【０００７】その後、図４（ｄ）に示すように、フォト
リソ技術及びエッチングにより絶縁膜４５及び４４に開
孔部４６を形成し、金属膜４７をスパッタ法で成膜した
後、フォトリソ技術及びドライエッチングにより金属膜
４７をパターニングし、配線層４７を形成する。その
後、必要に応じて、配線層４７及び絶縁膜４５上に保護
膜４８をＰＳＧ（phospho-silicate glass) 、プラズマ
ＳｉＮ等で形成する。
リソ技術及びエッチングにより絶縁膜４５及び４４に開
孔部４６を形成し、金属膜４７をスパッタ法で成膜した
後、フォトリソ技術及びドライエッチングにより金属膜
４７をパターニングし、配線層４７を形成する。その
後、必要に応じて、配線層４７及び絶縁膜４５上に保護
膜４８をＰＳＧ（phospho-silicate glass) 、プラズマ
ＳｉＮ等で形成する。
【０００８】以上に説明したような製造方法は、例え
ば、特開平３−２１４７３２号公報に記載されている。
ば、特開平３−２１４７３２号公報に記載されている。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の方法では、例えば、配線間隔が狭くなっ
たり、配線のエッジが尖った形状をしている場合に、次
のような問題があった。特に、図５に示すように、アル
ミ配線のエレクトロマイグレーション耐性を改善するた
めに、アルミ配線４３の下及び上に例えば窒化チタン／
チタン積層膜５１及びチタン膜５２を夫々設けた場合、
配線のパターニングのためのエッチング時にアルミ配線
４３が細って、図示の如く、配線のエッジが尖った形状
になるが、このような形状に対しては、上述したような
従来の方法で絶縁膜４４にいくらテーパー形状を設けて
も、配線間を完全に埋め込むことができず、下地段差の
影響で絶縁膜４４に鬆（す）５３が開口してしまうこと
があった。このため、上層配線を形成した時に、その開
口部にエッチ残りが生じ、配線のショートの原因となっ
ていた。
たような従来の方法では、例えば、配線間隔が狭くなっ
たり、配線のエッジが尖った形状をしている場合に、次
のような問題があった。特に、図５に示すように、アル
ミ配線のエレクトロマイグレーション耐性を改善するた
めに、アルミ配線４３の下及び上に例えば窒化チタン／
チタン積層膜５１及びチタン膜５２を夫々設けた場合、
配線のパターニングのためのエッチング時にアルミ配線
４３が細って、図示の如く、配線のエッジが尖った形状
になるが、このような形状に対しては、上述したような
従来の方法で絶縁膜４４にいくらテーパー形状を設けて
も、配線間を完全に埋め込むことができず、下地段差の
影響で絶縁膜４４に鬆（す）５３が開口してしまうこと
があった。このため、上層配線を形成した時に、その開
口部にエッチ残りが生じ、配線のショートの原因となっ
ていた。
【００１０】また、特開平５−１３６０１号公報には、
図６に示すように、絶縁膜４４を形成する前に、配線層
４３をアルゴンスパッタして、配線層４３にテーパー形
状を設ける構成が記載されている。しかし、この構成で
は、上述したような積層配線を用いた場合に、アルミ配
線４３の上部に形成したキャップのチタン膜５２がアル
ゴンスパッタにより除去されてしまうので、エレクトロ
マイグレーション耐性が劣化するという問題があった。
また、アルゴンスパッタによって、配線の高さ及び幅が
小さくなってしまうという問題もあった。
図６に示すように、絶縁膜４４を形成する前に、配線層
４３をアルゴンスパッタして、配線層４３にテーパー形
状を設ける構成が記載されている。しかし、この構成で
は、上述したような積層配線を用いた場合に、アルミ配
線４３の上部に形成したキャップのチタン膜５２がアル
ゴンスパッタにより除去されてしまうので、エレクトロ
マイグレーション耐性が劣化するという問題があった。
また、アルゴンスパッタによって、配線の高さ及び幅が
小さくなってしまうという問題もあった。
【００１１】そこで、本発明の目的は、平坦性が良く、
しかも配線の信頼性を損なうことがない半導体装置及び
その製造方法を提供することである。
しかも配線の信頼性を損なうことがない半導体装置及び
その製造方法を提供することである。
【００１２】
【課題を解決するための手段】上述した課題を解決する
本発明の半導体装置の製造方法は、第１の絶縁膜である
下地絶縁膜の上に配線層を形成する工程と、前記配線層
を覆うように第２の絶縁膜を形成する工程と、前記配線
層の上縁部及びそれを覆う前記第２の絶縁膜の上縁部を
エッチングにより夫々テーパー状に面取りする工程と、
全面に第３の絶縁膜を形成する工程とを有する。
本発明の半導体装置の製造方法は、第１の絶縁膜である
下地絶縁膜の上に配線層を形成する工程と、前記配線層
を覆うように第２の絶縁膜を形成する工程と、前記配線
層の上縁部及びそれを覆う前記第２の絶縁膜の上縁部を
エッチングにより夫々テーパー状に面取りする工程と、
全面に第３の絶縁膜を形成する工程とを有する。
【００１３】本発明の一態様では、前記エッチングを、
アルゴンスパッタによる物理的エッチング又は異方性エ
ッチングにより行う。
アルゴンスパッタによる物理的エッチング又は異方性エ
ッチングにより行う。
【００１４】また、本発明の半導体装置は、第１の絶縁
膜である下地絶縁膜の上に形成された一対の垂直壁部、
前記一対の垂直壁部から上にテーパー状に狭まって連な
る一対の傾斜面部及び前記一対の傾斜面部の間に連なる
水平面部を備えた配線層と、前記垂直壁部の表面に形成
された第２の絶縁膜と、前記水平面部の表面に形成され
た第３の絶縁膜と、前記第２の絶縁膜、前記一対の傾斜
面部及び前記第３の絶縁膜を覆うように形成された第４
の絶縁膜とを有する。
膜である下地絶縁膜の上に形成された一対の垂直壁部、
前記一対の垂直壁部から上にテーパー状に狭まって連な
る一対の傾斜面部及び前記一対の傾斜面部の間に連なる
水平面部を備えた配線層と、前記垂直壁部の表面に形成
された第２の絶縁膜と、前記水平面部の表面に形成され
た第３の絶縁膜と、前記第２の絶縁膜、前記一対の傾斜
面部及び前記第３の絶縁膜を覆うように形成された第４
の絶縁膜とを有する。
【００１５】本発明の一態様では、前記第２の絶縁膜の
上端面、前記傾斜面部の一方及び前記第３の絶縁膜の一
方の端面が１つの平面上にある。
上端面、前記傾斜面部の一方及び前記第３の絶縁膜の一
方の端面が１つの平面上にある。
【００１６】
【作用】本発明においては、配線層の上縁部及びそれを
覆う第２の絶縁膜の上縁部を同時に連続的にエッチング
して、その部分をテーパー状に面取りすることにより、
例えば、配線層の構成や形状等に影響されることなく、
微細化された配線間を第３の絶縁膜により確実に埋め込
むことができて、平坦化することができる。従って、配
線間の絶縁膜に鬆（す）が発生することがなく、配線の
エッチ残りやショートを防止することができて、配線の
信頼性が向上する。
覆う第２の絶縁膜の上縁部を同時に連続的にエッチング
して、その部分をテーパー状に面取りすることにより、
例えば、配線層の構成や形状等に影響されることなく、
微細化された配線間を第３の絶縁膜により確実に埋め込
むことができて、平坦化することができる。従って、配
線間の絶縁膜に鬆（す）が発生することがなく、配線の
エッチ残りやショートを防止することができて、配線の
信頼性が向上する。
【００１７】
【実施例】以下、本発明を実施例につき図１〜図３を参
照して説明する。
照して説明する。
【００１８】図１に、本発明の第１の実施例による半導
体装置の製造方法を示す。
体装置の製造方法を示す。
【００１９】まず、図１（ａ）に示すように、シリコン
半導体基板１１上にシラン、ホスフィン、ジボラン等を
原料とした常圧ＣＶＤ法により絶縁膜１２を５００〜１
０００ｎｍの膜厚に形成した後、その上に、２〜２０ｎ
ｍのチタン、５０〜１５０ｎｍの窒化チタン、３００〜
５００ｎｍのアルミ及び２０〜５０ｎｍのチタンをスパ
ッタ装置において真空中で連続的に成膜する。その後、
フォトリソ技術及びドライエッチングによりパターニン
グして、窒化チタン／チタン積層膜１３ａ、アルミ膜１
３ｂ及びチタン膜１３ｃからなる配線層１３を形成す
る。この時、図示の如く、ドライエッチング時に、上下
のチタン膜１３ｃ及び窒化チタン／チタン積層膜１３ａ
よりもアルミ膜１３ｂが細った形状となり、配線層１３
の上縁部が尖った形状となる。
半導体基板１１上にシラン、ホスフィン、ジボラン等を
原料とした常圧ＣＶＤ法により絶縁膜１２を５００〜１
０００ｎｍの膜厚に形成した後、その上に、２〜２０ｎ
ｍのチタン、５０〜１５０ｎｍの窒化チタン、３００〜
５００ｎｍのアルミ及び２０〜５０ｎｍのチタンをスパ
ッタ装置において真空中で連続的に成膜する。その後、
フォトリソ技術及びドライエッチングによりパターニン
グして、窒化チタン／チタン積層膜１３ａ、アルミ膜１
３ｂ及びチタン膜１３ｃからなる配線層１３を形成す
る。この時、図示の如く、ドライエッチング時に、上下
のチタン膜１３ｃ及び窒化チタン／チタン積層膜１３ａ
よりもアルミ膜１３ｂが細った形状となり、配線層１３
の上縁部が尖った形状となる。
【００２０】その後、図１（ｂ）に示すように、ＴＥＯ
Ｓを用いたプラズマＣＶＤ法により絶縁膜１４を２００
〜４００ｎｍの膜厚に形成する。すると、配線層１３の
形状が絶縁膜１４の形状に反映されるため、絶縁膜１４
の上縁部も尖って、オーバーハング形状が一層強くな
る。
Ｓを用いたプラズマＣＶＤ法により絶縁膜１４を２００
〜４００ｎｍの膜厚に形成する。すると、配線層１３の
形状が絶縁膜１４の形状に反映されるため、絶縁膜１４
の上縁部も尖って、オーバーハング形状が一層強くな
る。
【００２１】その後、図１（ｃ）に示すように、アルゴ
ンガスを用い、酸化膜厚換算で１００〜１４０ｎｍのス
パッタエッチングを行う。このスパッタエッチングは物
理的なエッチングであるため、まず絶縁膜１４のエッジ
である上縁部が優先的に削られていく。そして、配線層
１３の上縁部が現れた後もエッチングを続けることによ
り、図示の如く、絶縁膜１４の上縁部と配線層１３の上
縁部が共にテーパー状に面取りされる。但し、このエッ
チングは、配線層１３のアルミ膜１３ｂの垂直壁部Ａ及
び配線層１３の上部の水平面部Ｂに夫々絶縁膜１４が残
存するように行う。
ンガスを用い、酸化膜厚換算で１００〜１４０ｎｍのス
パッタエッチングを行う。このスパッタエッチングは物
理的なエッチングであるため、まず絶縁膜１４のエッジ
である上縁部が優先的に削られていく。そして、配線層
１３の上縁部が現れた後もエッチングを続けることによ
り、図示の如く、絶縁膜１４の上縁部と配線層１３の上
縁部が共にテーパー状に面取りされる。但し、このエッ
チングは、配線層１３のアルミ膜１３ｂの垂直壁部Ａ及
び配線層１３の上部の水平面部Ｂに夫々絶縁膜１４が残
存するように行う。
【００２２】その後、図１（ｄ）に示すように、ＴＥＯ
Ｓを原料としたプラズマＣＶＤ法により絶縁膜１５を６
００〜８００ｎｍの膜厚に形成する。この時、図示の如
く、配線層１３の上縁部及びそれを覆う絶縁膜１４の上
縁部が共に面取りされているために、配線層１３間の間
隙の開口部を狭めるオーバーハング形状は無くなってお
り、従って、絶縁膜１５は配線層１３間の間隙を完全に
埋め込むように形成される。即ち、従来のような鬆
（す）が発生することがない。
Ｓを原料としたプラズマＣＶＤ法により絶縁膜１５を６
００〜８００ｎｍの膜厚に形成する。この時、図示の如
く、配線層１３の上縁部及びそれを覆う絶縁膜１４の上
縁部が共に面取りされているために、配線層１３間の間
隙の開口部を狭めるオーバーハング形状は無くなってお
り、従って、絶縁膜１５は配線層１３間の間隙を完全に
埋め込むように形成される。即ち、従来のような鬆
（す）が発生することがない。
【００２３】その後、図１（ｅ）に示すように、フォト
リソ技術及びエッチングにより絶縁膜１５及び１４に配
線層１３に達する開孔部１６を形成し、アルミ又はアル
ミ合金からなる金属膜１７をスパッタ法で６００〜９０
０ｎｍ成膜した後、フォトリソ技術及びドライエッチン
グにより金属膜１７をパターニングし、配線層１７を形
成する。その後、必要に応じて、配線層１７及び絶縁膜
１５上に保護膜１８をＰＳＧ又はプラズマＳｉＮで４０
０〜１５００ｎｍの膜厚に形成する。
リソ技術及びエッチングにより絶縁膜１５及び１４に配
線層１３に達する開孔部１６を形成し、アルミ又はアル
ミ合金からなる金属膜１７をスパッタ法で６００〜９０
０ｎｍ成膜した後、フォトリソ技術及びドライエッチン
グにより金属膜１７をパターニングし、配線層１７を形
成する。その後、必要に応じて、配線層１７及び絶縁膜
１５上に保護膜１８をＰＳＧ又はプラズマＳｉＮで４０
０〜１５００ｎｍの膜厚に形成する。
【００２４】本実施例の方法においては、絶縁膜１４を
形成した後に、絶縁膜１４の上縁部と配線層１３の上縁
部とをアルゴンスパッタによりエッチングしてテーパー
状に面取りするので、配線層１３の上部に形成されたキ
ャップのチタン膜１３ｃがアルゴンスパッタにより除去
されることがない。従って、配線のエレクトロマイグレ
ーション耐性が劣化することはない。
形成した後に、絶縁膜１４の上縁部と配線層１３の上縁
部とをアルゴンスパッタによりエッチングしてテーパー
状に面取りするので、配線層１３の上部に形成されたキ
ャップのチタン膜１３ｃがアルゴンスパッタにより除去
されることがない。従って、配線のエレクトロマイグレ
ーション耐性が劣化することはない。
【００２５】なお、この第１の実施例において、絶縁膜
１５を１．０〜２．０μｍの膜厚に形成した後、フロン
系のガスによるエッチバックで更なる平坦化を行ってか
ら開孔部１６を形成するようにしても良い。
１５を１．０〜２．０μｍの膜厚に形成した後、フロン
系のガスによるエッチバックで更なる平坦化を行ってか
ら開孔部１６を形成するようにしても良い。
【００２６】図２に、本発明の第２の実施例による半導
体装置の製造方法を示す。
体装置の製造方法を示す。
【００２７】この第２の実施例では、上述した第１の実
施例の図１（ａ）〜（ｃ）の工程後に、図２（ａ）に示
すように、全面に膜厚１．０〜１．８μｍの絶縁膜２５
を形成する。
施例の図１（ａ）〜（ｃ）の工程後に、図２（ａ）に示
すように、全面に膜厚１．０〜１．８μｍの絶縁膜２５
を形成する。
【００２８】その後、図２（ｂ）に示すように、化学機
械研磨法（ＣＭＰ法）により、配線層１３上に膜厚５０
０〜９００ｎｍの絶縁膜２５が残るように絶縁膜２５を
研磨する。これにより、図示の如く、絶縁膜２５が平坦
化される。
械研磨法（ＣＭＰ法）により、配線層１３上に膜厚５０
０〜９００ｎｍの絶縁膜２５が残るように絶縁膜２５を
研磨する。これにより、図示の如く、絶縁膜２５が平坦
化される。
【００２９】その後、図２（ｃ）に示すように、フォト
リソ技術及びエッチングにより絶縁膜２５及び１４に配
線層１３に達する開孔部２６を形成し、アルミ又はアル
ミ合金からなる金属膜２７をスパッタ法で６００〜９０
０ｎｍ成膜した後、フォトリソ技術及びドライエッチン
グにより金属膜２７をパターニングし、配線層２７を形
成する。その後、必要に応じて、配線層２７及び絶縁膜
２５上に保護膜２８をＰＳＧ又はプラズマＳｉＮで４０
０〜１５００ｎｍの膜厚に形成する。
リソ技術及びエッチングにより絶縁膜２５及び１４に配
線層１３に達する開孔部２６を形成し、アルミ又はアル
ミ合金からなる金属膜２７をスパッタ法で６００〜９０
０ｎｍ成膜した後、フォトリソ技術及びドライエッチン
グにより金属膜２７をパターニングし、配線層２７を形
成する。その後、必要に応じて、配線層２７及び絶縁膜
２５上に保護膜２８をＰＳＧ又はプラズマＳｉＮで４０
０〜１５００ｎｍの膜厚に形成する。
【００３０】なお、この第２の実施例において、ＣＭＰ
法の代わりにレジスト膜を用いたエッチバックで平坦化
を行っても良い。
法の代わりにレジスト膜を用いたエッチバックで平坦化
を行っても良い。
【００３１】図３に、本発明の第３の実施例による半導
体装置の製造方法を示す。
体装置の製造方法を示す。
【００３２】この第３の実施例では、上述した第１の実
施例の図１（ａ）〜（ｃ）の工程後に、図３（ａ）に示
すように、ＴＥＯＳを用いたプラズマＣＶＤ法或いは非
晶質シリコン又は多結晶シリコンを用いたスパッタ法に
より全面に膜厚２００〜４００ｎｍの絶縁膜３５を形成
する。
施例の図１（ａ）〜（ｃ）の工程後に、図３（ａ）に示
すように、ＴＥＯＳを用いたプラズマＣＶＤ法或いは非
晶質シリコン又は多結晶シリコンを用いたスパッタ法に
より全面に膜厚２００〜４００ｎｍの絶縁膜３５を形成
する。
【００３３】その後、図３（ｂ）に示すように、ＳＯＧ
（spin-on-glass)等の液体塗布膜３６を回転塗布により
１５０〜５００ｎｍの膜厚に形成し、更に、必要に応じ
て、フロン系のガスを用いて余分な部分の液体塗布膜３
６をエッチバックする。その後、ＴＥＯＳを用いたプラ
ズマＣＶＤ法により絶縁膜３７を４００〜６００ｎｍの
膜厚に形成する。
（spin-on-glass)等の液体塗布膜３６を回転塗布により
１５０〜５００ｎｍの膜厚に形成し、更に、必要に応じ
て、フロン系のガスを用いて余分な部分の液体塗布膜３
６をエッチバックする。その後、ＴＥＯＳを用いたプラ
ズマＣＶＤ法により絶縁膜３７を４００〜６００ｎｍの
膜厚に形成する。
【００３４】その後、図３（ｃ）に示すように、フォト
リソ技術及びエッチングにより絶縁膜３７、３６、３５
及び１４に配線層１３に達する開孔部２６を形成し、ア
ルミ又はアルミ合金からなる金属膜３９をスパッタ法で
６００〜９００ｎｍ成膜した後、フォトリソ技術及びド
ライエッチングにより金属膜３９をパターニングし、配
線層３９を形成する。その後、必要に応じて、配線層３
９及び絶縁膜３７上に保護膜４０をＰＳＧ又はプラズマ
ＳｉＮで４００〜１５００ｎｍの膜厚に形成する。
リソ技術及びエッチングにより絶縁膜３７、３６、３５
及び１４に配線層１３に達する開孔部２６を形成し、ア
ルミ又はアルミ合金からなる金属膜３９をスパッタ法で
６００〜９００ｎｍ成膜した後、フォトリソ技術及びド
ライエッチングにより金属膜３９をパターニングし、配
線層３９を形成する。その後、必要に応じて、配線層３
９及び絶縁膜３７上に保護膜４０をＰＳＧ又はプラズマ
ＳｉＮで４００〜１５００ｎｍの膜厚に形成する。
【００３５】なお、以上に説明した第１〜第３実施例に
おいては、配線層１３をチタン、アルミ及び窒化チタン
の積層構造としたが、配線層としては、タングステン、
タングステン合金、アルミ合金、モリブデン、モリブデ
ンシリサイド等の配線材料を単一又は積層構造にして用
いることができる。
おいては、配線層１３をチタン、アルミ及び窒化チタン
の積層構造としたが、配線層としては、タングステン、
タングステン合金、アルミ合金、モリブデン、モリブデ
ンシリサイド等の配線材料を単一又は積層構造にして用
いることができる。
【００３６】また、絶縁膜１４及び配線層１３にテーパ
ー面を形成するためのアルゴンスパッタエッチングは、
ＣＦ4 ガスを用いた異方性エッチングに代えても良い。
ー面を形成するためのアルゴンスパッタエッチングは、
ＣＦ4 ガスを用いた異方性エッチングに代えても良い。
【００３７】
【発明の効果】本発明によれば、配線層の構成や形状等
に影響されることなく、微細化された配線間を絶縁膜に
より確実に埋め込むことができて、平坦化することがで
きる。従って、配線間の絶縁膜に鬆（す）が発生するこ
とがなく、配線のエッチ残りやショートを防止すること
ができて、配線の信頼性が向上する。
に影響されることなく、微細化された配線間を絶縁膜に
より確実に埋め込むことができて、平坦化することがで
きる。従って、配線間の絶縁膜に鬆（す）が発生するこ
とがなく、配線のエッチ残りやショートを防止すること
ができて、配線の信頼性が向上する。
【図１】本発明の第１実施例による半導体装置の製造方
法を工程順に示す概略断面図である。
法を工程順に示す概略断面図である。
【図２】本発明の第２実施例による半導体装置の製造方
法を工程順に示す概略断面図である。
法を工程順に示す概略断面図である。
【図３】本発明の第３実施例による半導体装置の製造方
法を工程順に示す概略断面図である。
法を工程順に示す概略断面図である。
【図４】従来の半導体装置の製造方法を工程順に示す概
略断面図である。
略断面図である。
【図５】従来の別の半導体装置の製造方法を示す概略断
面図である。
面図である。
【図６】従来の更に別の半導体装置の製造方法を示す概
略断面図である。
略断面図である。
１１ シリコン半導体基板 １２ 絶縁膜 １３ 配線層 １３ａ 窒化チタン／チタン積層膜 １３ｂ アルミ膜 １３ｃ チタン膜 １４ 絶縁膜 １５、２５、３５、３７ 絶縁膜 １７、２７、３９ 配線層 １８、２８、４０ 保護膜 ３６ 液体塗布膜
Claims (4)
- 【請求項１】 第１の絶縁膜である下地絶縁膜の上に配
線層を形成する工程と、 前記配線層を覆うように第２の絶縁膜を形成する工程
と、 前記配線層の上縁部及びそれを覆う前記第２の絶縁膜の
上縁部をエッチングにより夫々テーパー状に面取りする
工程と、 全面に第３の絶縁膜を形成する工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項２】 前記エッチングを、アルゴンスパッタに
よる物理的エッチング又は異方性エッチングにより行う
ことを特徴とする請求項１に記載の半導体装置の製造方
法。 - 【請求項３】 第１の絶縁膜である下地絶縁膜の上に形
成された一対の垂直壁部、前記一対の垂直壁部から上に
テーパー状に狭まって連なる一対の傾斜面部及び前記一
対の傾斜面部の間に連なる水平面部を備えた配線層と、 前記垂直壁部の表面に形成された第２の絶縁膜と、 前記水平面部の表面に形成された第３の絶縁膜と、 前記第２の絶縁膜、前記一対の傾斜面部及び前記第３の
絶縁膜を覆うように形成された第４の絶縁膜とを有する
ことを特徴とする半導体装置。 - 【請求項４】 前記第２の絶縁膜の上端面、前記傾斜面
部の一方及び前記第３の絶縁膜の一方の端面が１つの平
面上にあることを特徴とする請求項３に記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17662895A JPH098138A (ja) | 1995-06-20 | 1995-06-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17662895A JPH098138A (ja) | 1995-06-20 | 1995-06-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098138A true JPH098138A (ja) | 1997-01-10 |
Family
ID=16016913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17662895A Pending JPH098138A (ja) | 1995-06-20 | 1995-06-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098138A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440264B1 (ko) * | 1997-12-30 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100461466B1 (ko) * | 2001-11-13 | 2004-12-13 | 엘지.필립스 엘시디 주식회사 | 금속배선용 절연막 및 그것을 포함하는 평판표시장치 |
| KR100493382B1 (ko) * | 2002-08-28 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| KR100547242B1 (ko) * | 1999-12-22 | 2006-02-01 | 주식회사 하이닉스반도체 | 보이드를 방지한 반도체 소자의 금속층간절연막 형성방법 |
-
1995
- 1995-06-20 JP JP17662895A patent/JPH098138A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440264B1 (ko) * | 1997-12-30 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100547242B1 (ko) * | 1999-12-22 | 2006-02-01 | 주식회사 하이닉스반도체 | 보이드를 방지한 반도체 소자의 금속층간절연막 형성방법 |
| KR100461466B1 (ko) * | 2001-11-13 | 2004-12-13 | 엘지.필립스 엘시디 주식회사 | 금속배선용 절연막 및 그것을 포함하는 평판표시장치 |
| KR100493382B1 (ko) * | 2002-08-28 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3887282B2 (ja) | 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法 | |
| US6177329B1 (en) | Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JPH08204005A (ja) | 半導体装置及びその製造方法 | |
| JPH1084042A (ja) | 半導体装置およびその製造方法並びに半導体中にピッチが密接したポリシリコン・ヒューズを形成する方法 | |
| JPH1131745A (ja) | 半導体装置のコンタクトプラグ形成方法 | |
| JPH0897283A (ja) | 半導体装置の製造方法 | |
| KR100350111B1 (ko) | 반도체 장치의 배선 및 이의 제조 방법 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JPH07153757A (ja) | 半導体装置及び製造方法 | |
| JPH09120963A (ja) | 半導体デバイス用の平坦化最終パッシベーション | |
| US7041574B2 (en) | Composite intermetal dielectric structure including low-k dielectric material | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| JPH098138A (ja) | 半導体装置及びその製造方法 | |
| KR100269926B1 (ko) | 배선형성 방법 | |
| US6680537B1 (en) | Semiconductor device having a dual damascene interconnect structure and method for manufacturing same | |
| EP1162653B1 (en) | A method for forming a capacitor in a semiconductor device | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| EP0851491A2 (en) | Semiconductor device having multilevel interconnection structure and manufacturing method thereof | |
| JP3309570B2 (ja) | 半導体装置の製造方法 | |
| JP3778508B2 (ja) | 集積回路の製造方法 | |
| JPH06267888A (ja) | 半導体装置の製造方法 | |
| KR20000027278A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH11265934A (ja) | 接続部の形成方法 |