JPS63124446A - 接続孔形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は半導体装置の製造方法に係り、更に詳しくは、
第２層上に形成され且つ前記第２層に対してエッチ選択
性を有さない第１層中に接続孔（ビア・オープン）を形
成する方法に関する。

Ｂ、従来技術 一般に半導体装置は電子的機能素子のアレイを有し、そ
れらの素子が導電性配線のパターンにより相互接続され
て所望のアナログあるいはディジな絶縁物質の層により
半導体基板から分離絶縁されている。電子的機能素子と
上方に敷かれた配線パターンとの接続は絶縁層を貫く導
電性接続（導電性スタッド）によって達成される。

直径が１２ｃｍ未満の小さなウェハでは、種々の半導体
チップに接続するこれらの導電性スタッドはリフト・オ
フ・ステンシル（ソフト・オフ用の型板）を通じてメタ
ル蒸着により形成され得る。

この場合、張り出し部分を有するベディスタル（台）が
リフト・オフ・ステンシルとして半導体表面上に間隔を
置いて配置されている。種々のベグイスタル間の間隔中
に適当な角度でメタルが蒸着されるとき、ペディスタル
の張り出し部分により、その張り出し部分の真下の領域
がメタル蒸着されない領域として確保される。メタル蒸
着層は次にペデイスタルを侵す溶媒中にベディスタルが
除去されるまで浸され、導電性スタッドが残される。

Ｃ０従来技術の問題点 しかしながら、このような方法は直径１２ｃｍを越える
ような半導体ウェハには利用できない。何故ならば、こ
の位の大きさのウェハになると、メタル蒸着の際の蒸着
角度の範囲が拡がるために、リフト・オフをうまく利用
できるような小さな角度の蒸着を実現できず、結局、リ
フト・オフ方法が利用できないからである。即ち、大径
のウェハに蒸着を行うと、ペディスタルの張り出し部分
の真下にもメタルが堆積し、そのため、ベディスタルの
除去ができず、短絡回路が形成されてしまう。

このようなメタル蒸着方法に伴う他の問題点は、ステン
シルを取り去った後の隣接メタル・スタッド間の間隔が
高アスペクト比（高さ対幅の比、別言すると、膜厚（ス
タッド高さ）とパターン幅（スタッド間の間隔）との比
である。）になるため、そのようなアスペクト比の高い
凹所に絶縁層を適切に堆積することが困難になることで
ある。スタッド間に隙間が生じ易くなる。２〜３ミクロ
ンの高さのスタッド間の間隔が２ミクロンを下まわるよ
うになると、この絶縁層に関する問題点は顕著に言って
、非常に高い欠陥密度レベルを持つ複雑な工程であると
いう点である。

高レベルのメタライゼーションの形成に用いられる他の
方法は、ＲＩＥのようなエツチングにより中間レベルの
絶縁層に接続孔（ビア・ポール）を形成し、その接続孔
中に相互接続用のメタルを充填するというものである。

しかしながら、この方法により半導体ウェハに接続する
スタッドを形成することは困難である。何故ならば、５
ｉｏ２絶縁層中に接続孔をエッチ形成するための標準的
なＣＦ４を用いたＲＩＥは、異なる深さや大きさの種々
の接続孔を同時に形成するためにはどうしても生じてし
まうオーバーエッチの期間中に、絶縁層の下側の半導体
素子部をも侵してしまい、また、このようなオーバーエ
ッチを止める有効な方法がないからである。多くの場合
、この素子部へのエッチ侵行は受は入れ難く、素子欠陥
を招くことになる。

本発明は、半導体素子部に到達するような接続孔を形成
する際の上述した問題点を解決しようとするものである
。

本発明によれば、第２層（例えば、半導体基板）に対し
て第１層（絶縁層）がエッチ選択性を有しなくとも、第
２層に達する接続孔を第１層中に形成することができる
。しかも、下層の半導体素子部の形状（特に断面の起伏
形状）が種々に変化しても、比較的低いアスペクト比の
接続孔を形成することができる。

Ｄ１問題点を解決するための手段 本発明は、第２物質に対して第１物質がエッチ選択性を
有さす、第３物質のエッチ過程で第１物質も第２物質も
侵されない場合に、前記第２物質の層（第２層）上に堆
積された前記第１物質の層（第１層）中に接続孔を形成
する方法であり、第２層上に第１層を形成する前に、第
１層上の所定位置に第６物質より成るスタッドを形成す
る工程と、 第２層上及びスタッド周囲に第１層を形成する工程と、 第３物質のエッチによりスタッドのみを除去して第１層
中のスタッドのあった位置に接続孔を形成する工程と、 を有している。

本発明の一実施例では、前述の第１層を形成する工程が
、スタッドを除去する工程の前に、前記第１層を少なく
ともスタッドの頂部位置まで平坦化する工程を含んでい
る。

また、本発明の一実施例では、スタッドは高分子材によ
り形成されている。この実施例では、第２層が半導体物
質であシ、第１層が絶縁材であってもよい。更に、好ま
しくは、スタッドはポリイミドであり、第２層はシリコ
ンであシ、第１層はシリコンを基にした絶縁材であって
もよい。

本発明の他の実施例では、接続孔の底および側壁の少な
くとも一部を被う第１バリヤ・メタルの堆積により接続
孔を埋め、接続孔中の第１バリヤ・メタルの上に第２メ
タルを堆積する工程が含まれている。

Ｅ、実施例 本発明は、第１層や第２層が、メタル、半導体物質、絶
縁性物質、あるいはこれからの組み合せである場合等に
適用することができ、その適用範囲は極めて広い。第１
Ｆ図には、本発明の一実施の適用結果が示され、第２物
質よシ成る第２層１０の表面１１上には第１物質よシ成
る第１層１２が堆積され、ここにおいて、第１物質は第
２物質に対してエッチ選択性を有していない。本方法の
目的は、第２層１０を侵すことなく、第１層１２中に接
続孔１４を第２層１０に到達するまで開孔することであ
る。

第１Ａ図に示されるように、第１層１２を形成する以前
に、第２層１０の表面１１上の所定位置にスタッド２０
を自立させる。スタッド２０は第６物質から形成され、
第３物質を侵すエッチ工程では第１及び第２物質（第１
層１２及び第２層１０）は侵されない。エッチ処理の結
果、スタッド２０が自立している状態が第１Ｃ図に示さ
れている。

次に、第１Ｄ図に示されるように、第２層１０の表面１
１上及びスタッド２０の周囲に第１層１２を形成する。

次に、第１Ｆ図に示されるように、第６物質のエッチ処
理によシスタッド２０のみを選択的に取シ除いて、スタ
ッド２０の存在していた位置における第１層１２中に接
続孔１４を形成する。

好ましい実施例では、第１層１２を形成する工程は、第
１Ｅ図に示されるように、スタッド２゜の除去前に平坦
化処理を施すことにより、第１層１２を少なくともスタ
ッド２０の頂部の高さまで平坦化する工程を含む。

本発明の特に限定的な実施例では、シリコンの第２層１
０の上に８１０２のようなシリコンを基にした絶縁物質
の第１層１２が形成されている。なお、用いる物質の種
類に応じて種々の異なる工程が採用され得る。第１Ａ図
にはシリコン基板１０が示されている。典型的には、こ
のシリコン基板１０はシリコン単結晶である。シリコン
基板１０上には能動あるいは受動素子が集積され、それ
らは互いに電気的に接続されている。本発明では、第１
層の形成前に、シリコンの第２層１０の選択された位置
に複数の自立したスタッドを形成する。

これらのスタッドは第３物質から形成され、この第６物
質のエッチ処理中に第１及び第２物質は侵されない。ス
タッドの形成工程では、例えば、まず初めに、イノプロ
ピル・アルコール／　Ｎ　−フｆル・アセティ）　／　
Ｈ２０のリンス−乾燥サイクルによる予備洗浄を行う。

この後、シリコン表面をアミノトリエチロキシル・シラ
ンの０．１％水溶液中に約３０秒間侵し、更に、リンス
及び乾燥サイクルを施ス。このような予備洗浄について
はよく知られている。

次の工程は所望の第３物質の層２０を形成する工程であ
る。シリコンの第２層１０との関係では、この第３物質
は高分子物質であることが好ましい。−般に、選択され
る高分子物質は４００℃以上で高い熱安定性を有し且つ
堆積中には流動性を有するような適度な粘性を有すると
ともに硬化サイクル中の膨張率が小さいことが望まれる
。高分子層２０の厚さは、高分子物質の粘度とスピンコ
ーティングの際のスピン速度とによって制御される。好
ましい実施例では、高分子層２０はイソイシドの、よ、
う１なポリイシドである。このような物質の例としては
、ナショナル・スターチ社製の商標名「ＴＨＥＲＭＩＤ
　　６０ｎ−ＰＪの製品がある。ポリイシド層（２０）
の形成の仕方は様々である。例えば、液状のポリイシド
をシリコン基板１０上に滴下し、４５００ＲＰＭで４５
秒間シリコン基板１０を回転させることにより、１．８
ミクロンの厚さのポリイシドを形成してもよい。この回
転操作によシ、ポリイシドが全体的に均一に流される。

ポリイシドは次に、Ｎ２ガス雰囲気中を１０分間移動し
ながら（あるいはホットプレート上で５分間）約１７０
１：に加熱される。この加熱によシポリイシドはリフロ
ーする。ポリイシドは次にＮ２ガス雰囲気中で３０分間
（あるいはホットプレート上で５分間）ベークされる。

この２度目の加熱工程により、ポリイシドはイミダゾー
ル化（イミディゼイション）される。ポリイシドに６度
目のベーク工程がＮ２ガス中で約１時間、４００℃にて
施され、これにより、揮発性成分が除去される。

第１Ａ図に示されるように、保護用酸化物層２２が高分
子層２０に対してＣＶＤ１施すことによシ形成される。

ＣＶＤは、ＣＶＤ成長層が約２０００オングストローム
の厚さに堆積されるまで２５０℃で十分な時間だけ行な
われる。

第１Ｂ図に示されるように、高分子スタッド２０を形成
するため、酸化物層２２上にホトレジスト層２４が形成
される。ホトレジスト層２４は、スタッド２０のパター
ンを反転させたマスクを通して露光される。ホトレジス
ト層は現象されて溶媒によシ露出部が除去される。

次に、ホトレジスト層２４で被われない部分をエッチ処
理するが、エッチ処理については種々の方法が用いられ
得る。層２ｏがポリイシドの例では、２段階ＲＩＥが利
用される。第１段階のＲＩＥは酸化物層２２を除去する
短時間のＣＦ４を用いたエッチ処理であシ、その後に行
う第２段階のＲＩＥは０２を用いたエッチ処理であシ、
このエッチ処理はポリイシドを侵すが、シリコン１ｏは
侵さない。両エッチとも、ＲＦ電源にょシガスを活性化
することによシ反応性イオンのプラズマを発生する。こ
の処理用の典型的な装置は米国特許第３５９８．７１０
号に描かれている。単に一例に過ぎないが、ＣＦ４ガス
は４０マイクロ気圧下で流速３ＤＳＣＣＭで１ｏ分間流
され、また、ＲＦ電力は４００ワツトである。また、ｏ
２ガスは２マイクロ気圧下で流速１１００５ＣＣで、終
点に加えること２５％のエッチが行なわれるような時間
だけ流され、また、ＲＦ電力は６００ワツトである。Ｒ
ＩＥの利点はスタッド２ｏの側壁が垂直になることであ
る。エッチ終点の決定は多くの場合に溝部の縁を検知す
ることによシ行う。第１Ｃ図には、こうして形成された
スタッド２０が示されている。

次に、第１層１２を第２層の上及びスタッド２０の周囲
に形成する。これは、絶縁層１２ｆｆニスバツタリング
することによシ実行される。絶縁層１２は、例えば、５
１０２のようなシリコンに基づく物質である。Ｓ　ｉ　
Ｏ２のスパッタによる形成の際の条件の一例は、アノー
ド・バイアス１１０ボルト、１０分間に亘る４、４ＫＷ
の電力供給であシ、これに続いて、アノード・バイアス
４３０ボルト、４゜４ＫＷの電力供給、（光学的縁部検
出器を用いての）９５の縁部計数が得られるまでの時間
だけ第２のスパッタが行なわれる。典型的には、各ピー
クは２０００オングストロームの厚さに対応しており、
したがって、８１０２層１２の全厚さは約２３．０００
オングストローム＋約２５００オングストロームである
。

上述の８１０２のスパッタリングによる形成は、低電力
及び低バイアスの作条下で行なわれているので、加速さ
れたＳ　ｉ　Ｏ２粒子によるスタッド２０への攻撃は実
質的にない。

第１Ｄ図及び第１Ｅ図に示されるように、この段階で、
絶縁層１２を平坦化しながら少なくともスタッド２０の
頂部まで除去する（削る）ことが望ｔＬい。接続孔（ビ
ア・ホール）１４のアスペクト比を小さくするために、
絶縁層１２をスタッド２０の頂部の高さよシも下方まで
除去することも可能である。絶縁層１２の削減及び平坦
化は種々の方法により行なわれ得るが、−例として、第
１Ｄ図に示されるように、ホトレジスト層を絶縁層１２
上に形成してもよい。この場合、まず、５１０２層１２
を、ホトレジストの付着性促進のために、４％濃度のＨ
ＭＤＳ蒸気中に１０分間さらす。次に、ホトレジスト層
を形成する。標準的なホトレジストはｒＡＺ　　１３５
０　　Ｊｊという商標名のアメリカン　ホエチスト社製
の製品やＩＢＭ　　ＴＮＳ　　レジストである。このホ
トレジスト層は１．９ミクロンのオーダの厚さだけ形成
され、連続運動するウェハ・トラック上にてＮ２ガス中
で約１０分間、９０℃にてベークされる。こうして形成
されたホトレジスト層はスタッド２ｏ上に盛シ上がシ易
くなる。ホトレジスト層のこうした盛り上がシをなくす
ため、おおまかなパターンのマスクをホトレジスト層上
に置いてスタッド２０のすぐ上方のホトレジスト層につ
いてはこのマスクから露出されるようにする。次に、ホ
トレジスト層を現象して溶媒に侵してスタッド２ｏのす
ぐ上方のホトレジスト層を除去する。ホトレジスト層は
、次に、乾燥され、通常のＮ２オーブン中で２０分間ベ
ークされ、よシー層平坦化されるようにリフローされる
。ＴＮＳの第２のホトレジスト層が次に約１０ミクロン
の厚さだけ形成され、９０℃にて１０分間ベークされる
。続いて、ホトレジスト層の２度目のベークが標準のＮ
２オーブン中で２３０℃にて２０分間行なわれる。その
結果、Ｓ　１０２層１２の谷間の部分中にホトレジスト
層６０が充填される。この状態が第１Ｄ図に示されてい
る。

表面部の削除及び平坦化処理の最終段階では。

１００ミクロン気圧下にて、１３５０ワツトの電力、流
速５０８ＣＣＭの９２％ＣＦ４と８％０２の混合気体を
用いたＲＩＥが行なわれ、終点＋３０００オングストロ
ームまでエツチングが行なわれる。終点は、エツチング
がプラズマ酸化物層２２に到達するときである。この状
態が第１Ｅ図に示されている。

次に、第１Ｆ図に示されるように、高分子スタッド２０
だけが選択的に取シ除かれる。これは、標準的な０２灰
化工程によ、９３０．ＯＤＤオングストローム（エッチ
点＋５０％）まで除去することによって実行してもよい
。

接続孔１４内を充填する前に、前段の０２灰化工程から
のＲＩＥ残渣を除去しなければならない。

これは、装置表面をＢＨＦ／ＧＬＹＣＥＲＩＮＥ（４０
：　１　）の溶液に２８℃にて２０秒間侵し、乾燥サイ
クルに通すことによシ実行される。

接続孔１４を導電性物質で充填することが望ましい。シ
リコンを貫通するようなメタルを用いるのであれば、’
ｒｉ、’ｗ系のようなバリヤ・メタルを接続孔１４の底
部と少なくとも一部の側壁に設けてバリヤーメタルのギ
ャップを形成すると良い。

このバリヤ・メタル・キャップ３２は第１Ｇ図に示され
ている。第２のメタル３４は、例えば、Ａ［とＣｕの合
金材であり、キャップ３２の上に堆積される。これらの
メタル３２．３４の堆積は標準的なスパッタリングによ
る。第１メタル層３２は、例えば、２０００オングスト
ロームの厚さ形成され、第２メタル層３４は、例えば、
１３５００オングストロームの厚さ形成される。スパッ
タリングの条件は、５ミクロンのアルゴンガス、−１７
５ボルトのバイアス電圧、８ＫＷの電力、ヒータ用の２
６アンペアの電流である。この後に、Ｔｉのスパッタリ
ングを、５ミクロンのアルゴンガス、零バイアス電圧、
３ＫＷの電力の条件で行って、２５０オングストローム
の厚さのＴｉ　を堆積させてもよい。この後に、Ａ７／
Ｃｕのスパッタリングを、５ミクロンのアルゴンガス、
−１７５ボルトのバイアス電圧、８ＫＷの電力、２０ア
ンペアのヒート電流の条件で行って、１３５００オング
ストロームの厚さのＡｊ？／Ｃｕ　を堆積させてもよい
。

本発明は第１層を貫通して第２層に到達する接続孔を形
成する方法であシ、本発明の方法によれば、第１層が第
２層に対してエッチ選択性を有さなくとも、第２層を侵
すことがない。しかも、こうして形成される接続孔は、
下層である第２層の起伏形状にかかわらず、比較的小さ
いアスペクト比にすることができる。

好ましい実施例では、接続孔はＣＦ４を用いたＲＩＥに
よシ形成されたＳ　ｉ　Ｏ２やＳｉ３Ｎ４等のようなシ
リコンに基づく物質の層中に形成されたが、下層の第２
層も５ｉ０２やＳｉ３Ｎ４等のシリコンに基づく絶縁層
であってもよい。

更に、下層の第２層はメタル層であってもよい。

このような場合に、本発明は、高分子物質のような第６
物を用いているので、もし接続孔がミスアライメントさ
れていても、隣接するメタル・ランドに接続する小穴が
接続孔内に形成されるのを防ぐことができる。

【図面の簡単な説明】

第１Ａ、ＩＢ、ＩＣ１１Ｄ、ＩＥ、ＩＦｌ及び１Ｇ図は
本発明の一実施例の互いに異なる段階を示す断面図であ
る。 １０・・・・第２層としての基板、１１・・・・基板表
面、１２・・・・第１層としての絶縁層、１４・・・・
接続孔、２０・・・・スタッド、２２・・・・保護層、
３０・・・・ホトレジスト層、６２・・・・バリヤ・メ
タル、３４・・・・メタル。

Claims (3)

【特許請求の範囲】
1. （１）第１物質が第２物質に対してエッチ選択性を有さ
   ず、第３物質のエッチ処理中に第１物質及び第２物質の
   いずれも侵されないものとし、前記第２物質より成る第
   ２層の表面上に配置された前記第１物質より成る第１層
   に接続孔を形成する接続孔形成方法において、 （ａ）前記第２層上に前記第１層を配置する前に、前記
   第２層上に前記第３物質より成るスタッドを形成する工
   程と、 （ｂ）前記第２層上及び前記スタッド周囲に前記第１層
   を形成する工程と、 （ｃ）前記スタッドを選択的にエッチして前記第１層中
   の前記スタッドの形成されていた位置に接続孔を形成す
   る工程と、 を有することを特徴とする接続孔形成方法。
2. （２）特許請求の範囲第（１）項記載の接続孔形成方法
   において、前記第１層を形成する工程は、少なくとも前
   記スタッドの頂部までの所望のレベルまで前記第１層の
   除去及び平坦化する工程を含むことを特徴とする接続孔
   形成方法。
3. （３）特許請求の範囲第（１）項または第２項記載の接
   続孔形成方法において、前記スタッド形成工程は、前記
   スタッドをポリマー材で形成する工程を含むことを特徴
   とする接続孔形成方法。