JPH06196399A - 基板上にパターン付けした皮膜を形成する方法 - Google Patents
基板上にパターン付けした皮膜を形成する方法Info
- Publication number
- JPH06196399A JPH06196399A JP4015801A JP1580192A JPH06196399A JP H06196399 A JPH06196399 A JP H06196399A JP 4015801 A JP4015801 A JP 4015801A JP 1580192 A JP1580192 A JP 1580192A JP H06196399 A JPH06196399 A JP H06196399A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- coating
- substrate
- forming
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/10—Lift-off masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/95—Multilayer mask including nonradiation sensitive layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Abstract
(57)【要約】
【目的】本発明は、半導体基板上にパターン付けした皮
膜を形成する方法を提供することを目的とする。 【構成】本発明の方法は、フォトレジスト下層３０を付
着しかつ硬化させてＮＭＰに不溶にし、この上にポリエ
ーテル・スルフォン層３２及びフォトレジスト上層３４
を付着し、上記３層のパターンを通して皮膜パターン４
２をパターン付けし、ＮＭＰを使ってポリエーテル・ス
ルフォン層３２を除去し、次に選択的レジスト・ストッ
パを使ってフォトレジスト下層３０を除去する。
膜を形成する方法を提供することを目的とする。 【構成】本発明の方法は、フォトレジスト下層３０を付
着しかつ硬化させてＮＭＰに不溶にし、この上にポリエ
ーテル・スルフォン層３２及びフォトレジスト上層３４
を付着し、上記３層のパターンを通して皮膜パターン４
２をパターン付けし、ＮＭＰを使ってポリエーテル・ス
ルフォン層３２を除去し、次に選択的レジスト・ストッ
パを使ってフォトレジスト下層３０を除去する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体の製法に関
し、詳細には半導体基板上にパターン付けした皮膜を形
成する方法に関するものである。
し、詳細には半導体基板上にパターン付けした皮膜を形
成する方法に関するものである。
【０００２】
【従来の技術】半導体集積回路技術の進歩によって、所
与の半導体チップ上に形成できるトランジスタ、抵抗器
等の数が増大している。たとえば、イオン注入の出現に
よって、デバイスが小型化され、マスキングおよび分離
技術の改善によって、デバイスの間隔が縮小している。
このような全体的な小型化の効果により、集積回路のコ
ストが低下し、性能が向上している。しかし残念なが
ら、半導体チップ内に形成された多くのデバイスは、回
路のすべてを配線するにはスペースが不足しているた
め、完成されたチップで使用されないままになる。
与の半導体チップ上に形成できるトランジスタ、抵抗器
等の数が増大している。たとえば、イオン注入の出現に
よって、デバイスが小型化され、マスキングおよび分離
技術の改善によって、デバイスの間隔が縮小している。
このような全体的な小型化の効果により、集積回路のコ
ストが低下し、性能が向上している。しかし残念なが
ら、半導体チップ内に形成された多くのデバイスは、回
路のすべてを配線するにはスペースが不足しているた
め、完成されたチップで使用されないままになる。
【０００３】たとえば、７００ないし２０００個の回路
を有する実用的な最新技術による集積回路チップでは、
通常利用可能な回路の５０％未満しか使用していない。
この主な理由は、回路のすべてを配線するのに十分なス
ペースがチップ表面上にないことである。チップ上の相
互接続メタラジ・システムは、非常に複雑でかさが大き
いため、配線の間隔が非常に狭くなる。たとえ５０％の
回路利用効率を得るにも、それぞれが１層または数層の
誘電材料で分離された、少なくとも２ないし３段、場合
によっては４段の複雑な配線パターンを使用しなければ
ならない。
を有する実用的な最新技術による集積回路チップでは、
通常利用可能な回路の５０％未満しか使用していない。
この主な理由は、回路のすべてを配線するのに十分なス
ペースがチップ表面上にないことである。チップ上の相
互接続メタラジ・システムは、非常に複雑でかさが大き
いため、配線の間隔が非常に狭くなる。たとえ５０％の
回路利用効率を得るにも、それぞれが１層または数層の
誘電材料で分離された、少なくとも２ないし３段、場合
によっては４段の複雑な配線パターンを使用しなければ
ならない。
【０００４】上記の相互接続配線の問題を解決する１つ
の方法は、進歩したバイポーラ半導体製品に見られる。
これらの製品では、回路部品と、これらを相互接続する
配線とを接触させるために、金属スタッドが使用されて
いる。これらの金属スタッドは、チップの表面積を効率
的に使用し、高性能、高信頼性に不可欠な平坦な配線構
造を維持するのに不可欠である。しかし、接触スタッド
の直径が比較的小さく、高さが比較的大きいために問題
が生じ、したがってその製造に適した方法が限られてい
る。この性質の金属スタッドを形成する従来の方法は、
米国特許第４４１０６２２号明細書に開示されている。
図２Ａないし図２Ｄに、上記特許に従って半導体基板の
上に金属接触スタッドを形成する方法を簡略化して示
す。先ず、ポリエーテル・スルフォンの層を基板の上面
に付着させた後、ノボラック樹脂（ＮＶＲ）を主体とす
るポジティブ・レジスト等の有機重合体材料を付着させ
る。次にＮＶＲ層を２１０〜２３０℃でベーキングし
て、感光性をなくする。次にＮＶＲ層の上に感光性のレ
ジスト層を付着させ、パターンをフォトレジスト材料を
介して露光した後、ＮＶＲ層およびポリエーテル・スル
フォン層をエッチングして、パターンを基板に転写す
る。上記特許はポリエーテル・スルフォン層全体をその
まま残すことを開示しているが、パターンを半導体基板
までエッチングすることが望ましい。メタライゼーショ
ン層をブランケット付着させると、半導体基板上に付着
した金属スタッドが残る。Ｎ−メチルピロリドン（ＮＭ
Ｐ）または他の適当な溶剤を使ってポリエーテル・スル
フォンを溶解し、メタライゼーション層、ＮＶＲ層、フ
ォトレジスト層、およびメタライゼーション層を急速に
リフトオフすることにより、これらの層を除去すると、
基板上に付着した金属スタッドだけが残る。
の方法は、進歩したバイポーラ半導体製品に見られる。
これらの製品では、回路部品と、これらを相互接続する
配線とを接触させるために、金属スタッドが使用されて
いる。これらの金属スタッドは、チップの表面積を効率
的に使用し、高性能、高信頼性に不可欠な平坦な配線構
造を維持するのに不可欠である。しかし、接触スタッド
の直径が比較的小さく、高さが比較的大きいために問題
が生じ、したがってその製造に適した方法が限られてい
る。この性質の金属スタッドを形成する従来の方法は、
米国特許第４４１０６２２号明細書に開示されている。
図２Ａないし図２Ｄに、上記特許に従って半導体基板の
上に金属接触スタッドを形成する方法を簡略化して示
す。先ず、ポリエーテル・スルフォンの層を基板の上面
に付着させた後、ノボラック樹脂（ＮＶＲ）を主体とす
るポジティブ・レジスト等の有機重合体材料を付着させ
る。次にＮＶＲ層を２１０〜２３０℃でベーキングし
て、感光性をなくする。次にＮＶＲ層の上に感光性のレ
ジスト層を付着させ、パターンをフォトレジスト材料を
介して露光した後、ＮＶＲ層およびポリエーテル・スル
フォン層をエッチングして、パターンを基板に転写す
る。上記特許はポリエーテル・スルフォン層全体をその
まま残すことを開示しているが、パターンを半導体基板
までエッチングすることが望ましい。メタライゼーショ
ン層をブランケット付着させると、半導体基板上に付着
した金属スタッドが残る。Ｎ−メチルピロリドン（ＮＭ
Ｐ）または他の適当な溶剤を使ってポリエーテル・スル
フォンを溶解し、メタライゼーション層、ＮＶＲ層、フ
ォトレジスト層、およびメタライゼーション層を急速に
リフトオフすることにより、これらの層を除去すると、
基板上に付着した金属スタッドだけが残る。
【０００５】図２Ａを参照すると、金属スタッドを付着
させる従来の方法では、最初の工程で、半導体基板１０
上にポリエーテル・スルフォン層１２を付着させる。次
にノボラック樹脂を主体とするポジティブ・レジスト層
１４を、ポリエーテル・スルフォン層１２上に付着させ
る。次に、ポジティブ・レジスト層１４を約２１０〜２
３０℃の範囲の温度でベーキングして、感光性をなく
す。レジスト層１４の上に、感光性のレジスト層１６を
付着させる。
させる従来の方法では、最初の工程で、半導体基板１０
上にポリエーテル・スルフォン層１２を付着させる。次
にノボラック樹脂を主体とするポジティブ・レジスト層
１４を、ポリエーテル・スルフォン層１２上に付着させ
る。次に、ポジティブ・レジスト層１４を約２１０〜２
３０℃の範囲の温度でベーキングして、感光性をなく
す。レジスト層１４の上に、感光性のレジスト層１６を
付着させる。
【０００６】次に、図２Ｂを参照すると、周知の方法で
レジスト層１６を照射し、現像してリリーフ・パターン
像１８を生成する。次に、レジスト・マスクを使って、
下層１４および１２の選択的除去を容易にして、その中
にウインドウ２０を露出させる。半導体基板１０上に
は、何百万個ものこのようなウインドウがある。ウイン
ドウ２０は単にこのようなウインドウの１例である。ウ
インドウおよび層１４、１２を形成する方法は、従来の
技術で周知である。
レジスト層１６を照射し、現像してリリーフ・パターン
像１８を生成する。次に、レジスト・マスクを使って、
下層１４および１２の選択的除去を容易にして、その中
にウインドウ２０を露出させる。半導体基板１０上に
は、何百万個ものこのようなウインドウがある。ウイン
ドウ２０は単にこのようなウインドウの１例である。ウ
インドウおよび層１４、１２を形成する方法は、従来の
技術で周知である。
【０００７】次に、図２Ｃを参照すると、ウインドウ１
８、２０を形成した後、構造全体に金属層２２をブラン
ケット付着させて、半導体基板１０上のウインドウ２０
中に金属スタッド２４を形成する。
８、２０を形成した後、構造全体に金属層２２をブラン
ケット付着させて、半導体基板１０上のウインドウ２０
中に金属スタッド２４を形成する。
【０００８】次に、図２Ｄを参照すると、ＮＭＰまたは
他の適当な溶剤を使ってポリエーテル・スルフォン層１
２を溶解し、解放することによって層１４、１６、２２
を急速にリフトオフし、これにより半導体基板１０の表
面に密着したパターンの金属スタッド２４を残す。リフ
トオフ工程の間に、ポリエーテル・スルフォンの残渣
（図示せず）が残るが、これは追加工程でＮＭＰ等の適
当な溶剤に溶解することによって除去することができ
る。
他の適当な溶剤を使ってポリエーテル・スルフォン層１
２を溶解し、解放することによって層１４、１６、２２
を急速にリフトオフし、これにより半導体基板１０の表
面に密着したパターンの金属スタッド２４を残す。リフ
トオフ工程の間に、ポリエーテル・スルフォンの残渣
（図示せず）が残るが、これは追加工程でＮＭＰ等の適
当な溶剤に溶解することによって除去することができ
る。
【０００９】しかし、リフトオフ工程の間にリフトオフ
された層１２、１４、１６、２２の衝撃によってスタッ
ドが損傷を受けるので、この方法は適当ではない。この
損傷状態を「傾斜スタッド」と称し、これを図２Ｄに示
す。この状態では、スタッドはまだ電気的接続をするこ
とができる。しかし、電気的接続の面積が著しく減少し
ているので、将来のある時点で、接続の信頼性が低下す
る可能性があり、このような欠陥の修復や、部品の交換
は、きわめて高価になる。図２Ａないし図２Ｄから明ら
かなように、リフトオフ構造は、スタッドよりかなり大
きな質量を有する。
された層１２、１４、１６、２２の衝撃によってスタッ
ドが損傷を受けるので、この方法は適当ではない。この
損傷状態を「傾斜スタッド」と称し、これを図２Ｄに示
す。この状態では、スタッドはまだ電気的接続をするこ
とができる。しかし、電気的接続の面積が著しく減少し
ているので、将来のある時点で、接続の信頼性が低下す
る可能性があり、このような欠陥の修復や、部品の交換
は、きわめて高価になる。図２Ａないし図２Ｄから明ら
かなように、リフトオフ構造は、スタッドよりかなり大
きな質量を有する。
【００１０】したがって、上記の特許は、基板上に最初
に付着させるポリエーテル・スルフォン層のＮＭＰに対
する感受性を利用して金属スタッドを形成する方法を提
供する。しかし、この方法は、リフトオフ工程の間にス
タッドの損傷が生じるため、現在使用されている小型の
半導体構造には向かない。これは、スタッドが基板の面
積全体のうち、ごく小さな割合を占めるに過ぎず、リフ
トオフされる構造が残りの面積を占めるためである。そ
の結果、ポリエーテル・スルフォン層、ＮＶＲ層、フォ
トレジスト層、およびメタライゼーション層を含む構造
が、リフトオフ工程の間に金属スタッドに衝突して、ス
タッドの損傷を引き起こす。１個の金属構造が損傷して
も、信頼性が低下しチップ全体が不合格となる可能性が
ある。
に付着させるポリエーテル・スルフォン層のＮＭＰに対
する感受性を利用して金属スタッドを形成する方法を提
供する。しかし、この方法は、リフトオフ工程の間にス
タッドの損傷が生じるため、現在使用されている小型の
半導体構造には向かない。これは、スタッドが基板の面
積全体のうち、ごく小さな割合を占めるに過ぎず、リフ
トオフされる構造が残りの面積を占めるためである。そ
の結果、ポリエーテル・スルフォン層、ＮＶＲ層、フォ
トレジスト層、およびメタライゼーション層を含む構造
が、リフトオフ工程の間に金属スタッドに衝突して、ス
タッドの損傷を引き起こす。１個の金属構造が損傷して
も、信頼性が低下しチップ全体が不合格となる可能性が
ある。
【００１１】したがって、従来技術の欠点を克服する、
損傷のない、信頼性の高いメタラジを製造する方法が非
常に望ましい。
損傷のない、信頼性の高いメタラジを製造する方法が非
常に望ましい。
【００１２】
【発明が解決しようとする課題】この発明の目的は、付
着させたパターン付けした材料の損傷が最小の、半導体
基板上にパターン付けした皮膜を形成する方法を提供す
ることにある。
着させたパターン付けした材料の損傷が最小の、半導体
基板上にパターン付けした皮膜を形成する方法を提供す
ることにある。
【００１３】
【課題を解決するための手段】この発明によれば、パタ
ーン付けした皮膜を形成する方法は、フォトレジストの
下層を付着させ、このフォトレジストの下層をベーキン
グによって硬化させてこれをＮＭＰに不溶性にし、ポリ
エーテル・スルフォンのリリース層を付着させ、第２の
露出フォトレジスト層を付着させ、フォトレジスト層、
ポリエーテル・スルフォンのリリース層、およびフォト
レジストの下層を通して皮膜パターンをパターン付け
し、皮膜層を付着させてパターン付けした開口部中に構
造を残し、ＮＭＰを使ってポリエーテル・スルフォンの
リリース層を溶解し、Ｎ−アルキル−２−ピロリドン、
１，２−プロパンジオール、および水酸化テトラアルキ
ルアンモニウムからなる選択的レジスト・ストリッパを
使ってフォトレジストの下層を溶解する各工程を含む。
ーン付けした皮膜を形成する方法は、フォトレジストの
下層を付着させ、このフォトレジストの下層をベーキン
グによって硬化させてこれをＮＭＰに不溶性にし、ポリ
エーテル・スルフォンのリリース層を付着させ、第２の
露出フォトレジスト層を付着させ、フォトレジスト層、
ポリエーテル・スルフォンのリリース層、およびフォト
レジストの下層を通して皮膜パターンをパターン付け
し、皮膜層を付着させてパターン付けした開口部中に構
造を残し、ＮＭＰを使ってポリエーテル・スルフォンの
リリース層を溶解し、Ｎ−アルキル−２−ピロリドン、
１，２−プロパンジオール、および水酸化テトラアルキ
ルアンモニウムからなる選択的レジスト・ストリッパを
使ってフォトレジストの下層を溶解する各工程を含む。
【００１４】この発明は、ポリエーテル・スルフォン層
およびその上の不要な皮膜層を除去する間、フォトレジ
ストの下層によって保護される、半導体基板上に付着さ
せた密なパターンの構造を形成する方法を提供する。し
たがって、構造は形成後、製造工程の間に損傷を受け
ず、これにより製造の収率とデバイスの信頼性が向上す
る。
およびその上の不要な皮膜層を除去する間、フォトレジ
ストの下層によって保護される、半導体基板上に付着さ
せた密なパターンの構造を形成する方法を提供する。し
たがって、構造は形成後、製造工程の間に損傷を受け
ず、これにより製造の収率とデバイスの信頼性が向上す
る。
【００１５】
【実施例】この発明は、基板上にパターン付けした皮膜
を付着させる方法に関するものである。たとえば、半導
体基板上に金属製接触スタッドを形成する方法である。
例示の目的で、図１Ａないし図１Ｅに示すような金属製
接触スタッドを形成する方法について説明する。ただ
し、この発明の方法を使用して、他の種類の導電性およ
び非導電性のパターン付けした皮膜を付着させることも
できる。
を付着させる方法に関するものである。たとえば、半導
体基板上に金属製接触スタッドを形成する方法である。
例示の目的で、図１Ａないし図１Ｅに示すような金属製
接触スタッドを形成する方法について説明する。ただ
し、この発明の方法を使用して、他の種類の導電性およ
び非導電性のパターン付けした皮膜を付着させることも
できる。
【００１６】図１Ａを参照すると、この発明による半導
体基板上に金属製接触スタッドを形成する方法では、最
初に半導体基板１０上にフォトレジストの下層３０を付
着させる。この下層は、ａ）基板に対する接着性が良好
で、ｂ）熱に安定であり、ｃ）反応性エッチングにより
除去可能で、ｄ）下記に詳細に示す選択的レジスト・ス
トリッパに可溶なものであれば、コーティングに用いる
どのような重合体材料でもよい。下層に適した好ましい
材料は、ＡＺ−１３５０タイプの重合体等の有機重合体
マスキング材料である。ＡＺ−１３５０は、ノボラック
型のフェノール・ホルムアルデヒド樹脂と感光性の架橋
剤を含み、ヘキスト・セラニーズ・コーポレーション
（Hoechst Celanese Corporation）から市販されてい
る。他の適当な材料には、ポリメチルメタアクリレー
ト、ジアゾ型フォトレジスト、およびポリイミドがあ
る。下層３０の厚みによって、形成されるスタッドの高
さが決まる。この発明では、厚み約２．８μｍの下層が
適している。下層３０を付着する好ましい方法はスピン
・コーティングであるが、他の周知の方法も使用するこ
とができる。
体基板上に金属製接触スタッドを形成する方法では、最
初に半導体基板１０上にフォトレジストの下層３０を付
着させる。この下層は、ａ）基板に対する接着性が良好
で、ｂ）熱に安定であり、ｃ）反応性エッチングにより
除去可能で、ｄ）下記に詳細に示す選択的レジスト・ス
トリッパに可溶なものであれば、コーティングに用いる
どのような重合体材料でもよい。下層に適した好ましい
材料は、ＡＺ−１３５０タイプの重合体等の有機重合体
マスキング材料である。ＡＺ−１３５０は、ノボラック
型のフェノール・ホルムアルデヒド樹脂と感光性の架橋
剤を含み、ヘキスト・セラニーズ・コーポレーション
（Hoechst Celanese Corporation）から市販されてい
る。他の適当な材料には、ポリメチルメタアクリレー
ト、ジアゾ型フォトレジスト、およびポリイミドがあ
る。下層３０の厚みによって、形成されるスタッドの高
さが決まる。この発明では、厚み約２．８μｍの下層が
適している。下層３０を付着する好ましい方法はスピン
・コーティングであるが、他の周知の方法も使用するこ
とができる。
【００１７】次に、下層３０を対流オーブンで約２１０
℃で約３０分間ベーキングして、以下に詳細に説明する
ように、ａ）これを金属付着条件下で熱的に安定にし、
ｂ）ＮＭＰに不溶性にし、ｃ）上の材料との機械的接着
強度を変化させる。このように下層３０をコンディショ
ニングし、その溶解度を変化させることを、一般に材料
の架橋という。
℃で約３０分間ベーキングして、以下に詳細に説明する
ように、ａ）これを金属付着条件下で熱的に安定にし、
ｂ）ＮＭＰに不溶性にし、ｃ）上の材料との機械的接着
強度を変化させる。このように下層３０をコンディショ
ニングし、その溶解度を変化させることを、一般に材料
の架橋という。
【００１８】次に、厚み約２０００〜３０００Åの薄い
リリース層、例えばポリエーテル・スルフォンの層３２
を、下層３０の上にスピン・コートする。その後、ポリ
エーテル・スルフォン層３２を、ホット・プレートで約
２２０℃で約５分間ベーキングして、材料から溶剤をす
べて除去する。
リリース層、例えばポリエーテル・スルフォンの層３２
を、下層３０の上にスピン・コートする。その後、ポリ
エーテル・スルフォン層３２を、ホット・プレートで約
２２０℃で約５分間ベーキングして、材料から溶剤をす
べて除去する。
【００１９】次に、厚み約１μｍの感光性の第２のパタ
ーン形成用レジスト層（ＰＲＬ）３４を、ポリエーテル
・スルフォン層３２の上に付着させる。レジスト層３４
として好ましい材料には、ヘキスト・セラニーズ・コー
ポレーションから市販されているＡＺ４１１０等の材料
がある。
ーン形成用レジスト層（ＰＲＬ）３４を、ポリエーテル
・スルフォン層３２の上に付着させる。レジスト層３４
として好ましい材料には、ヘキスト・セラニーズ・コー
ポレーションから市販されているＡＺ４１１０等の材料
がある。
【００２０】次に、図１Ｂを参照すると、この発明の方
法の次の工程では、従来技術で周知のいずれかの方法に
より、所定のメタライゼーション・パターン３６を、フ
ォトレジスト層３４、ポリエーテル・スルフォン層３
２、および下層３０を介して露光し現像する。たとえ
ば、フォトレジスト層３４を、メタライゼーション・パ
ターンのポジ像とともに露光し、現像することができ
る。次に、残ったフォトレジストをコンディショニング
して、反応性イオン・エッチング（ＲＩＥ）に耐えるよ
うにする。好ましいコンディショニング方法は、フォト
レジスト３４をヘキサメチルシクロトリシラザン（ＨＭ
ＣＴＳ）１０％とキシレン９０％の高温の溶液に約１０
〜３０分間浸漬することにより、シリル化するものであ
る。フォトレジストをコンディショニングした後、ウェ
ーハを乾燥し、次いでキシレン等の適当な溶剤ですす
ぎ、約１６０℃ないし２１０℃の範囲の温度で約３０分
間ベーキングする。次に、メタライゼーション・パター
ン３６を酸素ＲＩＥによってポリエーテル・スルフォン
層３２および下層３０を介して基板１０に転写し、これ
により感光性レジスト層３４中のパターン３６がわずか
にアンダーカットされたメタライゼーション・パターン
３８を形成する。パターン３６のアンダーカットによ
り、所要の開口部の位置から、層３４の材料がすべて確
実に除去される。
法の次の工程では、従来技術で周知のいずれかの方法に
より、所定のメタライゼーション・パターン３６を、フ
ォトレジスト層３４、ポリエーテル・スルフォン層３
２、および下層３０を介して露光し現像する。たとえ
ば、フォトレジスト層３４を、メタライゼーション・パ
ターンのポジ像とともに露光し、現像することができ
る。次に、残ったフォトレジストをコンディショニング
して、反応性イオン・エッチング（ＲＩＥ）に耐えるよ
うにする。好ましいコンディショニング方法は、フォト
レジスト３４をヘキサメチルシクロトリシラザン（ＨＭ
ＣＴＳ）１０％とキシレン９０％の高温の溶液に約１０
〜３０分間浸漬することにより、シリル化するものであ
る。フォトレジストをコンディショニングした後、ウェ
ーハを乾燥し、次いでキシレン等の適当な溶剤ですす
ぎ、約１６０℃ないし２１０℃の範囲の温度で約３０分
間ベーキングする。次に、メタライゼーション・パター
ン３６を酸素ＲＩＥによってポリエーテル・スルフォン
層３２および下層３０を介して基板１０に転写し、これ
により感光性レジスト層３４中のパターン３６がわずか
にアンダーカットされたメタライゼーション・パターン
３８を形成する。パターン３６のアンダーカットによ
り、所要の開口部の位置から、層３４の材料がすべて確
実に除去される。
【００２１】ポリエーテル・スルフォン層３２を付着さ
せた後、基板１０にメタライゼーション・パターンを転
写するのに、本明細書に示す以外の方法を使用すること
もできる。これらの代替方法の１つは、先ず酸素ＲＩＥ
に耐えるバリア層（ＢＬ）（たとえば窒化シリコン、有
機スピンオン・ガラス、二酸化シリコン等）をポリエー
テル・スルフォン層３２の上に付着させた後、バリア層
の上に感光性のレジスト層（上記のもの等）を付着さ
せ、次いでこの感光性のレジスト層を介してメタライゼ
ーション・パターンを露光、現像し、ＣＦ4ＲＩＥを使
ってバリア層を介してパターンを転写し、次に酸素ＲＩ
Ｅを使ってポリエーテル・スルフォン層３２およびレジ
スト層３０を介して基板１０上にパターンを転写するも
のである。
せた後、基板１０にメタライゼーション・パターンを転
写するのに、本明細書に示す以外の方法を使用すること
もできる。これらの代替方法の１つは、先ず酸素ＲＩＥ
に耐えるバリア層（ＢＬ）（たとえば窒化シリコン、有
機スピンオン・ガラス、二酸化シリコン等）をポリエー
テル・スルフォン層３２の上に付着させた後、バリア層
の上に感光性のレジスト層（上記のもの等）を付着さ
せ、次いでこの感光性のレジスト層を介してメタライゼ
ーション・パターンを露光、現像し、ＣＦ4ＲＩＥを使
ってバリア層を介してパターンを転写し、次に酸素ＲＩ
Ｅを使ってポリエーテル・スルフォン層３２およびレジ
スト層３０を介して基板１０上にパターンを転写するも
のである。
【００２２】次に、図１Ｃを参照すると、この発明の方
法の次の工程では、既存の構造の上にメタライゼーショ
ン層４０をブランケット付着させる。金属層４０の付着
は、イオン蒸着法など従来技術で周知の方法のいずれを
使用してもよい。この付着工程によって、半導体基板１
０の上に付着した金属スタッド４２が形成される。
法の次の工程では、既存の構造の上にメタライゼーショ
ン層４０をブランケット付着させる。金属層４０の付着
は、イオン蒸着法など従来技術で周知の方法のいずれを
使用してもよい。この付着工程によって、半導体基板１
０の上に付着した金属スタッド４２が形成される。
【００２３】メタライゼーション層の付着の前に、アル
ゴン・イオン・スパッタリング、緩衝ＨＦ等、各種の表
面洗浄法を使用して、メタラジと基板１０の電気的接触
を改善することができる。
ゴン・イオン・スパッタリング、緩衝ＨＦ等、各種の表
面洗浄法を使用して、メタラジと基板１０の電気的接触
を改善することができる。
【００２４】次に、図１Ｄを参照すると、この発明の方
法の次の工程では、層３２、３４、４０を除去する。こ
れは、上記の特許に開示されているように、構造をＮＭ
Ｐ浴に浸漬して層３２および上層３４、４０を除去し、
スタッド４２および保護層３０を残す方法を含む、いく
つかの方法で行うことができる。
法の次の工程では、層３２、３４、４０を除去する。こ
れは、上記の特許に開示されているように、構造をＮＭ
Ｐ浴に浸漬して層３２および上層３４、４０を除去し、
スタッド４２および保護層３０を残す方法を含む、いく
つかの方法で行うことができる。
【００２５】代替方法として、メタライゼーション層４
０の上に、スリーエム・コーポレーション（3M Corpora
tion）のカタログ番号８５０のテープ等の重合体粘着フ
ィルムまたはテープ（図示せず）を貼りつけ、引張／剥
離力を加えることにより、層３４、４０を、ポリエーテ
ル・スルフォン層３２および下層３０から機械的に引き
剥がしてもよい。上記の下層３０のコンディショニング
すなわち架橋により、ポリエーテル・スルフォン・リリ
ース層３２とレジスト層３４の機械的接着強度は、確実
に剥離用テープとメタライゼーション層４０、メタライ
ゼーション層４０とフォトレジスト層３４、および下層
３０と基板１０の接着強度より弱くなる。したがって、
下層３０より上にある層はすべてテープと共に剥がれ
る。
０の上に、スリーエム・コーポレーション（3M Corpora
tion）のカタログ番号８５０のテープ等の重合体粘着フ
ィルムまたはテープ（図示せず）を貼りつけ、引張／剥
離力を加えることにより、層３４、４０を、ポリエーテ
ル・スルフォン層３２および下層３０から機械的に引き
剥がしてもよい。上記の下層３０のコンディショニング
すなわち架橋により、ポリエーテル・スルフォン・リリ
ース層３２とレジスト層３４の機械的接着強度は、確実
に剥離用テープとメタライゼーション層４０、メタライ
ゼーション層４０とフォトレジスト層３４、および下層
３０と基板１０の接着強度より弱くなる。したがって、
下層３０より上にある層はすべてテープと共に剥がれ
る。
【００２６】上記のリフトオフまたは除去工程では、金
属スタッド４２は、下層３０によって保護されるので、
従来のスタッド形成方法で生じた損傷が防止される。
属スタッド４２は、下層３０によって保護されるので、
従来のスタッド形成方法で生じた損傷が防止される。
【００２７】次に、図１Ｅを参照すると、この発明の方
法の次の工程では、半導体基板１０から下層３０を除去
し、スタッド４２のみを残す。これは、下記の方法を含
むいくつかの方法で行なわれる。 ａ）プラズマ・アッシング装置中で酸素アッシュを使用
して下層３０を除去した後、構造をポストアッシュ緩衝
フッ化水素酸（ＢＨＦ）に浸漬して、アッシング工程で
残った残渣を除去する。 ｂ）Ｎ−アルキル−２−ピロリドン、１，２−プロパン
ジオール、水酸化テトラアルキルアンモニウム等のフォ
トレジスト・ストリッパ組成物に構造を浸漬して、下層
３０を除去する。
法の次の工程では、半導体基板１０から下層３０を除去
し、スタッド４２のみを残す。これは、下記の方法を含
むいくつかの方法で行なわれる。 ａ）プラズマ・アッシング装置中で酸素アッシュを使用
して下層３０を除去した後、構造をポストアッシュ緩衝
フッ化水素酸（ＢＨＦ）に浸漬して、アッシング工程で
残った残渣を除去する。 ｂ）Ｎ−アルキル−２−ピロリドン、１，２−プロパン
ジオール、水酸化テトラアルキルアンモニウム等のフォ
トレジスト・ストリッパ組成物に構造を浸漬して、下層
３０を除去する。
【００２８】酸素アッシング工程は、従来の技術で周知
であるため、本明細書では詳細には説明しない。
であるため、本明細書では詳細には説明しない。
【００２９】アッシング工程より、フォトレジスト・ス
トリッパ溶液を使用するほうが好ましい。これは、一般
にアッシング工程で残る残渣が、デバイスの汚染の問題
を起こすためである。また、ＢＨＦに長時間浸漬するた
めに、金属製接触スタッド４２およびシリコン基板１０
の損傷が生じる可能性がある。米国特許出願第０７／５
１７１０５号明細書には、上記の方法ｂ）による下層３
０の除去に使用できる好ましいフォトレジスト・ストリ
ッパ組成物が開示されている。この発明の方法に好まし
いフォトレジスト・ストリッパ組成物は、Ｎ−アルキル
−２−ピロリドン６０〜９０重量％、１，２−プロパン
ジオール１０〜１４重量％、および溶液を０．１〜０．
２２Ｎにするのに適した量の水酸化テトラアルキルアン
モニウムからなる。下層をこのストリッパ組成物に、約
１０５ないし１３５℃で１５分以上浸漬する。次に、基
板を従来の技術で周知の方法で濯ぎ、洗浄する。
トリッパ溶液を使用するほうが好ましい。これは、一般
にアッシング工程で残る残渣が、デバイスの汚染の問題
を起こすためである。また、ＢＨＦに長時間浸漬するた
めに、金属製接触スタッド４２およびシリコン基板１０
の損傷が生じる可能性がある。米国特許出願第０７／５
１７１０５号明細書には、上記の方法ｂ）による下層３
０の除去に使用できる好ましいフォトレジスト・ストリ
ッパ組成物が開示されている。この発明の方法に好まし
いフォトレジスト・ストリッパ組成物は、Ｎ−アルキル
−２−ピロリドン６０〜９０重量％、１，２−プロパン
ジオール１０〜１４重量％、および溶液を０．１〜０．
２２Ｎにするのに適した量の水酸化テトラアルキルアン
モニウムからなる。下層をこのストリッパ組成物に、約
１０５ないし１３５℃で１５分以上浸漬する。次に、基
板を従来の技術で周知の方法で濯ぎ、洗浄する。
【００３０】この発明を実施例に関して説明したが、こ
の発明の原理および範囲から逸脱することなく、上記お
よび各種の他の変更、省略および追加が行えることは、
当業者には明らかであろう。
の発明の原理および範囲から逸脱することなく、上記お
よび各種の他の変更、省略および追加が行えることは、
当業者には明らかであろう。
【００３１】
【発明の効果】以上述べたようにこの発明によれば、付
着させたパターン付けした材料の損傷が最小の、半導体
基板上にパターン付けした皮膜を形成する改良された方
法が提供される。
着させたパターン付けした材料の損傷が最小の、半導体
基板上にパターン付けした皮膜を形成する改良された方
法が提供される。
【図１Ａ】この発明の方法に従って製造した構造の断面
図である。
図である。
【図１Ｂ】この発明の方法に従って製造した構造の断面
図である。
図である。
【図１Ｃ】この発明の方法に従って製造した構造の断面
図である。
図である。
【図１Ｄ】この発明の方法に従って製造した構造の断面
図である。
図である。
【図１Ｅ】この発明の方法に従って製造した構造の断面
図である。
図である。
【図２Ａ】従来の方法に従って製造した構造の断面図で
ある。
ある。
【図２Ｂ】従来の方法に従って製造した構造の断面図で
ある。
ある。
【図２Ｃ】従来の方法に従って製造した構造の断面図で
ある。
ある。
【図２Ｄ】従来の方法に従って製造した構造の断面図で
ある。
ある。
１０ 基板 ３０ フォトレジストの下層 ３２ ポリエーテル・スルフォン層 ３４ レジスト層 ４０ メタライゼーション層 ４２ 金属スタッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ・ハヴァス アメリカ合衆国12533、ニューヨーク州ホ ープウェル・ジャンクション、ラーチモン ト・ドライブ 35番地 (72)発明者 マーガレット・ジェーン・ローソン アメリカ合衆国12550、ニューヨーク州ニ ューバーグ、ハワード・ドライブ ６番地 (72)発明者 エドワード・ジョーゼフ・レナード アメリカ合衆国12524、ニューヨーク州フ ィッシュキル、デリック・ドライブ 68番 地 (72)発明者 ブライアン・ニュートン・ローズ アメリカ合衆国12566、ニューヨーク州パ イン・ブッシュ、アール・ディー ２番、 ボックス274 シー
Claims (9)
- 【請求項１】基板上にパターン付けした皮膜を形成する
方法において、 ａ）第１の溶液に可溶な第１の材料の第１の層を付着さ
せる工程、 ｂ）後の皮膜付着条件下で熱的に安定となり、第２の溶
液に不溶性になるように上記第１の層をコンディショニ
ングする工程、 ｃ）後の皮膜付着条件下で熱的に安定で、第２の溶液に
可溶なリリース材料のリリース層を付着させる工程、 ｄ）上記第１の層およびリリース層を介して、所定の皮
膜パターンをパターン付けする工程、 ｅ）皮膜層を付着させ、これにより上記基板上に上記所
定の皮膜パターンを有するパターン付け皮膜を形成する
工程、 ｆ）上記皮膜層およびリリース層を除去する工程、およ
び ｇ）上記第１の層を除去する工程 を含む方法。 - 【請求項２】工程ｇ）が、上記第１の層を上記第１の溶
液に溶解することからなることを特徴とする、請求項１
に記載の基板上にパターン付けした皮膜を形成する方
法。 - 【請求項３】工程ｆ）が、上記リリース層を上記第２の
溶液に浸漬することからなることを特徴とする、請求項
１に記載の基板上にパターン付けした皮膜を形成する方
法。 - 【請求項４】工程ｆ）が、上記リリース層を上記第１の
層から機械的に分離することを特徴とする、請求項１に
記載の基板上にパターン付けした皮膜を形成する方法。 - 【請求項５】工程ｄ）が、 ａ）上記リリース層上にパターン形成用のレジスト層
（ＰＲＬ）を付着させる工程、 ｂ）上記所定の皮膜パターン像通りに上記ＰＲＬをパタ
ーン付けする工程、 ｃ）上記ＰＲＬを像転写工程に耐えるようにコンディシ
ョニングする工程、および ｄ）上記所定の皮膜パターンを基板に転写する工程 を含むことを特徴とする、請求項１に記載の基板上にパ
ターン付けした皮膜を形成する方法。 - 【請求項６】工程ｄ）が、 ａ）酸素ＲＩＥに耐えるバリア層（ＢＬ）を付着させる
工程、 ｂ）上記ＢＬ上にパターン形成用のレジスト層（ＰＲ
Ｌ）を付着させる工程、 ｃ）上記所定の皮膜パターン像通りに上記ＰＲＬをパタ
ーン付けする工程、 ｄ）ＣＦ4ＲＩＥを使って、上記ＢＬを介して上記所定
の皮膜パターンを転写する工程、 および ｅ）上記所定の皮膜パターン像を基板に転写する工程 を含むことを特徴とする、請求項１に記載の基板上にパ
ターン付けした皮膜を形成する方法。 - 【請求項７】工程ｅ）が、反応性イオン・エッチングか
らなることを特徴とする、請求項１に記載の基板上にパ
ターン付けした皮膜を形成する方法。 - 【請求項８】基板上にパターン付けした皮膜を形成する
方法において、 ａ）有機重合体マスキング材料の第１の層を付着させる
工程、 ｂ）後の皮膜付着条件下で熱的に安定となり、ＮＭＰに
不溶性になるように上記第１の層をコンディショニング
する工程、 ｃ）後の皮膜付着条件下で熱的に安定で、ＮＭＰに可溶
なリリース材料のリリース層を付着させる工程、 ｄ）上記第１の層およびリリース層を介して、所定の皮
膜パターンをパターン付けする工程、 ｅ）皮膜層を付着させ、これにより上記基板上に上記所
定の皮膜パターンを有するパターン付け皮膜を形成する
工程、 ｆ）上記リリース層をＮＭＰに溶解し、これにより上記
第１の層から上記リリース層と上記導電層をリフトオフ
する工程、 および ｇ）上記第１の層を上記ストリッパ溶液に溶解する工程 を含む方法。 - 【請求項９】基板上にパターン付けした皮膜を形成する
方法において、 ａ）第１の溶液に可溶な第１の材料の第１の層を付着さ
せる工程、 ｂ）後の皮膜付着条件下で熱的に安定となり、リリース
材料との第１の接着強度を有するように上記第１の層を
コンディショニングする工程、 ｃ）上記第１の層の上に上記リリース材料のリリース層
を付着させる工程、 ｄ）上記第１の層およびリリース層を介して、所定の皮
膜パターンをパターン付けする工程、 ｅ）皮膜層を付着させ、これにより上記基板上に上記所
定の皮膜パターンを有するパターン付け皮膜を形成する
工程、 ｆ）上記皮膜層に粘着テープを貼り、上記テープに引張
力を加えて、上記第１の層の上のすべての層を除去する
工程、 および ｇ）上記第１の層を上記ストリッパ溶液に溶解する工程 を含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/691,951 US5240878A (en) | 1991-04-26 | 1991-04-26 | Method for forming patterned films on a substrate |
| US691951 | 1991-04-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06196399A true JPH06196399A (ja) | 1994-07-15 |
| JPH0795521B2 JPH0795521B2 (ja) | 1995-10-11 |
Family
ID=24778657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4015801A Expired - Lifetime JPH0795521B2 (ja) | 1991-04-26 | 1992-01-31 | 基板上にパターン付けした皮膜を形成する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5240878A (ja) |
| JP (1) | JPH0795521B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005045911A1 (ja) * | 2003-11-11 | 2007-11-29 | 旭硝子株式会社 | パターン形成方法、およびこれにより製造される電子回路、並びにこれを用いた電子機器 |
| CN109560020A (zh) * | 2018-09-27 | 2019-04-02 | 厦门市三安集成电路有限公司 | 一种使用nmp蒸汽剥离晶圆金属膜的结构和方法 |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5304511A (en) * | 1992-09-29 | 1994-04-19 | Mitsubishi Denki Kabushiki Kaisha | Production method of T-shaped gate electrode in semiconductor device |
| US5426071A (en) * | 1994-03-04 | 1995-06-20 | E. I. Du Pont De Nemours And Company | Polyimide copolymer film for lift-off metallization |
| US5693548A (en) * | 1994-12-19 | 1997-12-02 | Electronics And Telecommunications Research Institute | Method for making T-gate of field effect transistor |
| TW301061B (en) * | 1996-06-07 | 1997-03-21 | Ind Tech Res Inst | Manufacturing method of submicron T-type gate |
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US5855811A (en) | 1996-10-03 | 1999-01-05 | Micron Technology, Inc. | Cleaning composition containing tetraalkylammonium salt and use thereof in semiconductor fabrication |
| DE19717363C2 (de) * | 1997-04-24 | 2001-09-06 | Siemens Ag | Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens |
| US5753563A (en) * | 1997-07-30 | 1998-05-19 | Chartered Semiconductor Manufacturing Ltd. | Method of removing particles by adhesive |
| US5904156A (en) * | 1997-09-24 | 1999-05-18 | International Business Machines Corporation | Dry film resist removal in the presence of electroplated C4's |
| US6211073B1 (en) | 1998-02-27 | 2001-04-03 | Micron Technology, Inc. | Methods for making copper and other metal interconnections in integrated circuits |
| US6558570B2 (en) | 1998-07-01 | 2003-05-06 | Micron Technology, Inc. | Polishing slurry and method for chemical-mechanical polishing |
| US6284656B1 (en) | 1998-08-04 | 2001-09-04 | Micron Technology, Inc. | Copper metallurgy in integrated circuits |
| US6288442B1 (en) | 1998-09-10 | 2001-09-11 | Micron Technology, Inc. | Integrated circuit with oxidation-resistant polymeric layer |
| US6359328B1 (en) * | 1998-12-31 | 2002-03-19 | Intel Corporation | Methods for making interconnects and diffusion barriers in integrated circuits |
| US6844253B2 (en) | 1999-02-19 | 2005-01-18 | Micron Technology, Inc. | Selective deposition of solder ball contacts |
| US20020127845A1 (en) * | 1999-03-01 | 2002-09-12 | Paul A. Farrar | Conductive structures in integrated circuits |
| US6873087B1 (en) | 1999-10-29 | 2005-03-29 | Board Of Regents, The University Of Texas System | High precision orientation alignment and gap control stages for imprint lithography processes |
| US7262130B1 (en) | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US6376370B1 (en) | 2000-01-18 | 2002-04-23 | Micron Technology, Inc. | Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy |
| US6435396B1 (en) * | 2000-04-10 | 2002-08-20 | Micron Technology, Inc. | Print head for ejecting liquid droplets |
| US6878396B2 (en) * | 2000-04-10 | 2005-04-12 | Micron Technology, Inc. | Micro C-4 semiconductor die and method for depositing connection sites thereon |
| US6674167B1 (en) | 2000-05-31 | 2004-01-06 | Micron Technology, Inc. | Multilevel copper interconnect with double passivation |
| US6423629B1 (en) | 2000-05-31 | 2002-07-23 | Kie Y. Ahn | Multilevel copper interconnects with low-k dielectrics and air gaps |
| EP1303792B1 (en) * | 2000-07-16 | 2012-10-03 | Board Of Regents, The University Of Texas System | High-resolution overlay alignement methods and systems for imprint lithography |
| KR100827741B1 (ko) | 2000-07-17 | 2008-05-07 | 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템 | 임프린트 리소그래피 공정을 위한 자동 유체 분배 방법 및시스템 |
| AU2001280980A1 (en) | 2000-08-01 | 2002-02-13 | Board Of Regents, The University Of Texas System | Methods for high-precision gap and orientation sensing between a transparent template and substrate for imprint lithography |
| AU2001286573A1 (en) | 2000-08-21 | 2002-03-04 | Board Of Regents, The University Of Texas System | Flexure based macro motion translation stage |
| EP1352295B1 (en) * | 2000-10-12 | 2015-12-23 | Board of Regents, The University of Texas System | Template for room temperature, low pressure micro- and nano-imprint lithography |
| US6605519B2 (en) * | 2001-05-02 | 2003-08-12 | Unaxis Usa, Inc. | Method for thin film lift-off processes using lateral extended etching masks and device |
| US6964793B2 (en) | 2002-05-16 | 2005-11-15 | Board Of Regents, The University Of Texas System | Method for fabricating nanoscale patterns in light curable compositions using an electric field |
| US20030008243A1 (en) * | 2001-07-09 | 2003-01-09 | Micron Technology, Inc. | Copper electroless deposition technology for ULSI metalization |
| US6635409B1 (en) * | 2001-07-12 | 2003-10-21 | Advanced Micro Devices, Inc. | Method of strengthening photoresist to prevent pattern collapse |
| US6635960B2 (en) | 2001-08-30 | 2003-10-21 | Micron Technology, Inc. | Angled edge connections for multichip structures |
| JP3797600B2 (ja) * | 2001-09-25 | 2006-07-19 | Ｔｄｋ株式会社 | マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法 |
| US6569763B1 (en) * | 2002-04-09 | 2003-05-27 | Northrop Grumman Corporation | Method to separate a metal film from an insulating film in a semiconductor device using adhesive tape |
| US7037639B2 (en) | 2002-05-01 | 2006-05-02 | Molecular Imprints, Inc. | Methods of manufacturing a lithography template |
| US6926929B2 (en) | 2002-07-09 | 2005-08-09 | Molecular Imprints, Inc. | System and method for dispensing liquids |
| US6900881B2 (en) | 2002-07-11 | 2005-05-31 | Molecular Imprints, Inc. | Step and repeat imprint lithography systems |
| US6932934B2 (en) | 2002-07-11 | 2005-08-23 | Molecular Imprints, Inc. | Formation of discontinuous films during an imprint lithography process |
| US7077992B2 (en) | 2002-07-11 | 2006-07-18 | Molecular Imprints, Inc. | Step and repeat imprint lithography processes |
| US7019819B2 (en) | 2002-11-13 | 2006-03-28 | Molecular Imprints, Inc. | Chucking system for modulating shapes of substrates |
| US6908861B2 (en) * | 2002-07-11 | 2005-06-21 | Molecular Imprints, Inc. | Method for imprint lithography using an electric field |
| US7070405B2 (en) | 2002-08-01 | 2006-07-04 | Molecular Imprints, Inc. | Alignment systems for imprint lithography |
| US6916584B2 (en) | 2002-08-01 | 2005-07-12 | Molecular Imprints, Inc. | Alignment methods for imprint lithography |
| US7027156B2 (en) | 2002-08-01 | 2006-04-11 | Molecular Imprints, Inc. | Scatterometry alignment for imprint lithography |
| US7071088B2 (en) | 2002-08-23 | 2006-07-04 | Molecular Imprints, Inc. | Method for fabricating bulbous-shaped vias |
| US8349241B2 (en) | 2002-10-04 | 2013-01-08 | Molecular Imprints, Inc. | Method to arrange features on a substrate to replicate features having minimal dimensional variability |
| US6929762B2 (en) | 2002-11-13 | 2005-08-16 | Molecular Imprints, Inc. | Method of reducing pattern distortions during imprint lithography processes |
| US6980282B2 (en) | 2002-12-11 | 2005-12-27 | Molecular Imprints, Inc. | Method for modulating shapes of substrates |
| US6871558B2 (en) * | 2002-12-12 | 2005-03-29 | Molecular Imprints, Inc. | Method for determining characteristics of substrate employing fluid geometries |
| US7452574B2 (en) | 2003-02-27 | 2008-11-18 | Molecular Imprints, Inc. | Method to reduce adhesion between a polymerizable layer and a substrate employing a fluorine-containing layer |
| US7122079B2 (en) | 2004-02-27 | 2006-10-17 | Molecular Imprints, Inc. | Composition for an etching mask comprising a silicon-containing material |
| US7179396B2 (en) | 2003-03-25 | 2007-02-20 | Molecular Imprints, Inc. | Positive tone bi-layer imprint lithography method |
| US7396475B2 (en) | 2003-04-25 | 2008-07-08 | Molecular Imprints, Inc. | Method of forming stepped structures employing imprint lithography |
| US7157036B2 (en) | 2003-06-17 | 2007-01-02 | Molecular Imprints, Inc | Method to reduce adhesion between a conformable region and a pattern of a mold |
| US7220665B2 (en) | 2003-08-05 | 2007-05-22 | Micron Technology, Inc. | H2 plasma treatment |
| JP2005159294A (ja) * | 2003-09-18 | 2005-06-16 | Nec Kagoshima Ltd | 基板処理方法及びそれに用いる薬液 |
| US7136150B2 (en) | 2003-09-25 | 2006-11-14 | Molecular Imprints, Inc. | Imprint lithography template having opaque alignment marks |
| US8211214B2 (en) | 2003-10-02 | 2012-07-03 | Molecular Imprints, Inc. | Single phase fluid imprint lithography method |
| US7090716B2 (en) | 2003-10-02 | 2006-08-15 | Molecular Imprints, Inc. | Single phase fluid imprint lithography method |
| US8076386B2 (en) | 2004-02-23 | 2011-12-13 | Molecular Imprints, Inc. | Materials for imprint lithography |
| US7906180B2 (en) | 2004-02-27 | 2011-03-15 | Molecular Imprints, Inc. | Composition for an etching mask comprising a silicon-containing material |
| US7803308B2 (en) | 2005-12-01 | 2010-09-28 | Molecular Imprints, Inc. | Technique for separating a mold from solidified imprinting material |
| US7906058B2 (en) | 2005-12-01 | 2011-03-15 | Molecular Imprints, Inc. | Bifurcated contact printing technique |
| US7670530B2 (en) | 2006-01-20 | 2010-03-02 | Molecular Imprints, Inc. | Patterning substrates employing multiple chucks |
| WO2007067488A2 (en) | 2005-12-08 | 2007-06-14 | Molecular Imprints, Inc. | Method and system for double-sided patterning of substrates |
| US20070134943A2 (en) * | 2006-04-02 | 2007-06-14 | Dunnrowicz Clarence J | Subtractive - Additive Edge Defined Lithography |
| US7802978B2 (en) | 2006-04-03 | 2010-09-28 | Molecular Imprints, Inc. | Imprinting of partial fields at the edge of the wafer |
| US8142850B2 (en) | 2006-04-03 | 2012-03-27 | Molecular Imprints, Inc. | Patterning a plurality of fields on a substrate to compensate for differing evaporation times |
| KR20090003153A (ko) * | 2006-04-03 | 2009-01-09 | 몰레큘러 임프린츠 인코퍼레이티드 | 다수의 필드와 정렬 마크를 갖는 기판을 동시에 패턴화하는방법 |
| US8850980B2 (en) | 2006-04-03 | 2014-10-07 | Canon Nanotechnologies, Inc. | Tessellated patterns in imprint lithography |
| US7547398B2 (en) | 2006-04-18 | 2009-06-16 | Molecular Imprints, Inc. | Self-aligned process for fabricating imprint templates containing variously etched features |
| US8012395B2 (en) | 2006-04-18 | 2011-09-06 | Molecular Imprints, Inc. | Template having alignment marks formed of contrast material |
| US7875529B2 (en) * | 2007-10-05 | 2011-01-25 | Micron Technology, Inc. | Semiconductor devices |
| US8637344B2 (en) | 2008-04-21 | 2014-01-28 | The Regents Of The University Of California | Multi-rate resist method to form organic TFT contact and contacts formed by same |
| WO2014108772A1 (en) * | 2013-01-10 | 2014-07-17 | Indian Institute Of Technology Kanpur | Fabrication of binary masks with isolated features |
| WO2019008602A1 (en) * | 2017-07-06 | 2019-01-10 | INDIAN INSTITUTE OF TECHNOLOGY MADRAS (IIT Madras) | BILOUCHE PHOTORESIN PHOTOLESISING APPROACH OF PHOTOLITHOGRAPHIC PATTERNS ON POLYMER DIELECTRICS BASED ON PMMA |
| JP7146572B2 (ja) * | 2018-02-23 | 2022-10-04 | キヤノン株式会社 | 基板の成膜方法、及び液体吐出ヘッドの製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5347773A (en) * | 1976-10-13 | 1978-04-28 | Hitachi Ltd | Peering method for unnecessarily formed layer |
| JPS53103665U (ja) * | 1977-01-26 | 1978-08-21 | ||
| JPS61170738A (ja) * | 1985-01-25 | 1986-08-01 | Seiko Epson Corp | 多層レジストによるリフト・オフプロセス |
| JPS61206223A (ja) * | 1985-03-08 | 1986-09-12 | Fujitsu Ltd | パタ−ン形成方法 |
| JPS61296717A (ja) * | 1985-06-25 | 1986-12-27 | Nec Corp | 微細パタ−ン形成法 |
| JPS6377050A (ja) * | 1986-09-20 | 1988-04-07 | Nippon Telegr & Teleph Corp <Ntt> | 三層レジスト用中間層材料およびパタ−ン形成方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4004044A (en) * | 1975-05-09 | 1977-01-18 | International Business Machines Corporation | Method for forming patterned films utilizing a transparent lift-off mask |
| JPS5228261A (en) * | 1975-08-29 | 1977-03-03 | Hitachi Ltd | Process for forming semiconductor electrodes |
| US4040891A (en) * | 1976-06-30 | 1977-08-09 | Ibm Corporation | Etching process utilizing the same positive photoresist layer for two etching steps |
| US4410622A (en) * | 1978-12-29 | 1983-10-18 | International Business Machines Corporation | Forming interconnections for multilevel interconnection metallurgy systems |
| JPS5891640A (ja) * | 1981-11-26 | 1983-05-31 | Toshiba Corp | 半導体装置の製造方法 |
| US4539222A (en) * | 1983-11-30 | 1985-09-03 | International Business Machines Corporation | Process for forming metal patterns wherein metal is deposited on a thermally depolymerizable polymer and selectively removed |
| US4519872A (en) * | 1984-06-11 | 1985-05-28 | International Business Machines Corporation | Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes |
| DE3682395D1 (de) * | 1986-03-27 | 1991-12-12 | Ibm | Verfahren zur herstellung von seitenstrukturen. |
| JPH0626201B2 (ja) * | 1987-10-15 | 1994-04-06 | 富士通株式会社 | 半導体装置の製造方法 |
| US4886728A (en) * | 1988-01-06 | 1989-12-12 | Olin Hunt Specialty Products Inc. | Use of particular mixtures of ethyl lactate and methyl ethyl ketone to remove undesirable peripheral material (e.g. edge beads) from photoresist-coated substrates |
| JP2863177B2 (ja) * | 1989-01-10 | 1999-03-03 | 沖電気工業株式会社 | パターン形成方法 |
| JPH0743534B2 (ja) * | 1989-04-21 | 1995-05-15 | 東京応化工業株式会社 | 半導体デバイス用レジストパターンの製造方法 |
| US5091103A (en) * | 1990-05-01 | 1992-02-25 | Alicia Dean | Photoresist stripper |
-
1991
- 1991-04-26 US US07/691,951 patent/US5240878A/en not_active Expired - Fee Related
-
1992
- 1992-01-31 JP JP4015801A patent/JPH0795521B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5347773A (en) * | 1976-10-13 | 1978-04-28 | Hitachi Ltd | Peering method for unnecessarily formed layer |
| JPS53103665U (ja) * | 1977-01-26 | 1978-08-21 | ||
| JPS61170738A (ja) * | 1985-01-25 | 1986-08-01 | Seiko Epson Corp | 多層レジストによるリフト・オフプロセス |
| JPS61206223A (ja) * | 1985-03-08 | 1986-09-12 | Fujitsu Ltd | パタ−ン形成方法 |
| JPS61296717A (ja) * | 1985-06-25 | 1986-12-27 | Nec Corp | 微細パタ−ン形成法 |
| JPS6377050A (ja) * | 1986-09-20 | 1988-04-07 | Nippon Telegr & Teleph Corp <Ntt> | 三層レジスト用中間層材料およびパタ−ン形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005045911A1 (ja) * | 2003-11-11 | 2007-11-29 | 旭硝子株式会社 | パターン形成方法、およびこれにより製造される電子回路、並びにこれを用いた電子機器 |
| US7790358B2 (en) | 2003-11-11 | 2010-09-07 | Asahi Glass Company, Limited | Pattern formation method, electronic circuit manufactured by the same, and electronic device using the same |
| CN109560020A (zh) * | 2018-09-27 | 2019-04-02 | 厦门市三安集成电路有限公司 | 一种使用nmp蒸汽剥离晶圆金属膜的结构和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0795521B2 (ja) | 1995-10-11 |
| US5240878A (en) | 1993-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06196399A (ja) | 基板上にパターン付けした皮膜を形成する方法 | |
| US6586323B1 (en) | Method for dual-layer polyimide processing on bumping technology | |
| US4606998A (en) | Barrierless high-temperature lift-off process | |
| CA1212890A (en) | Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes | |
| CA1244145A (en) | Process for forming planar chip-level wiring | |
| EP0046525B1 (en) | Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure | |
| US6936923B2 (en) | Method to form very a fine pitch solder bump using methods of electroplating | |
| US4272561A (en) | Hybrid process for SBD metallurgies | |
| US5091289A (en) | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions | |
| EP0230615A2 (en) | Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings | |
| JP3630777B2 (ja) | マルチチップ・モジュールの製造方法 | |
| JPS6350860B2 (ja) | ||
| US5308929A (en) | Via hole structure and process for formation thereof | |
| EP0455032A2 (en) | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions | |
| US5209815A (en) | Method for forming patterned films on a substrate | |
| US5070037A (en) | Integrated circuit interconnect having dual dielectric intermediate layer | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| US6803327B1 (en) | Cost effective polymide process to solve passivation extrusion or damage and SOG delminates | |
| KR100290466B1 (ko) | 반도체소자의 제조방법 | |
| JPH04257238A (ja) | 半導体装置の製造方法 | |
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JPH04257239A (ja) | 半導体装置の製造方法 | |
| JPH04350940A (ja) | 半導体装置の製造方法 | |
| JPH09213796A (ja) | 半導体装置及びその製造方法 |