JPH08274452A - 有機エッチング阻止層を使用した金属被覆された基板の製造方法 - Google Patents

有機エッチング阻止層を使用した金属被覆された基板の製造方法

Info

Publication number
JPH08274452A
JPH08274452A JP8058027A JP5802796A JPH08274452A JP H08274452 A JPH08274452 A JP H08274452A JP 8058027 A JP8058027 A JP 8058027A JP 5802796 A JP5802796 A JP 5802796A JP H08274452 A JPH08274452 A JP H08274452A
Authority
JP
Japan
Prior art keywords
layer
organic dielectric
dielectric material
thin layer
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8058027A
Other languages
English (en)
Other versions
JP2774092B2 (ja
Inventor
Philip A Trask
フィリップ・エー・トラスク
Vincent A Pillai
ビンセント・エー・ピライ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
H II HOLDINGS Inc D B EE FUSE ELECTRON
Raytheon Co
Original Assignee
H II HOLDINGS Inc D B EE FUSE ELECTRON
Hughes Aircraft Co
HE Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by H II HOLDINGS Inc D B EE FUSE ELECTRON, Hughes Aircraft Co, HE Holdings Inc filed Critical H II HOLDINGS Inc D B EE FUSE ELECTRON
Publication of JPH08274452A publication Critical patent/JPH08274452A/ja
Application granted granted Critical
Publication of JP2774092B2 publication Critical patent/JP2774092B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は、有害な空気トラップやブリスタの発
生しない集積回路基板の金属被覆に使用されるエッチン
グ阻止層の形成方法を得ることを目的とする。 【解決手段】金属層22を基板21上に付着し、有機誘電材
料の薄層23を金属層22上に付着し、この薄層23を部分的
に硬化し（ａ）、薄層をパターン化し（ｂ）、パターン
化された有機誘電材料薄層の開口部分を通して下にある
金属層をエッチングして、有機誘電材料の薄層23を下部
のパターン化された金属層22上に付着された状態で残し
（ｃ）、その後残っている有機誘電材料の薄層23とその
下の金属層22を有機誘電材料の厚い層24で所望の厚さに
被覆し（ｄ）、残っている有機誘電材料の薄層23とその
上に被覆した有機誘電材料の厚い層24を同時に完全に硬
化して、有機誘電材料の薄い層23をその下のパターン化
された金属層22に一致させることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に集積回路
の製造方法に関し、特に、エッチング阻止層を形成する
ことによって金属被覆された基板を製造する方法に関す
る。
【０００２】
【従来の技術】例えば、フォトレジスト材料等の従来の
エッチング阻止層材料は、典型的にエッチングの後に取
除かれる。本発明の出願人によって、エッチング阻止有
機層とエッチング阻止層を適所に残す連続的な湿式エッ
チング処理とを使用する方法が開発されてきた。この発
明は、米国特許出願第08/119,925号明細書（1993年9 月
10日出願）“Phase Mask Laser Fabrication of Electr
onic Interconnect Structures”に開示されている。
【０００３】この特許出願明細書において開示されてい
る発明は、半導体ウエハ、マルチチップモジュール、お
よび超小型電気機械装置等の高密度の微細なパターン特
徴の電気的相互接続構造を製造するために、位相マスク
レーザ機械加工を使用する。位相マスクレーザ機械加工
方法によって、金属導体パターンの輪郭が描かれる。導
体パターンは、位相マスクレーザでパターン化された誘
電層を導体の湿式エッチングマスク層として使用する
か、もしくは、ホログラフ位相マスクレーザ微細加工を
使用して金属を減らして除去することによって製造され
る。
【０００４】この発明を使用して、誘電材料の第１の層
は基板上に形成され、金属層は、誘電材料の第１の層の
上に形成され、誘電材料の第２の層は金属層の上に形成
される。位相マスクは、相互接続構造に対応する金属導
体パターンを定める予め定められた位相パターンを有し
て誘電材料の第２の層の上に付着される。その後、誘電
材料の第２の層は、位相マスクを使用して処理され、相
互接続構造を形成する。誘電材料の第２の層によって形
成されたエッチングマスクは、金属のエッチングの後に
取除かれる必要がなく、中間誘電層（付加的に付着され
た誘電層）の全体の厚さの関係を妨げないように十分に
薄く作られており、それによって、中間誘電層のキャパ
シタンスは、その所望の値に維持される。
【０００５】しかしながら、オーバーハングの棚部が金
属層の上に形成され、これによって、中間誘電層が付着
されるときに、潜在的に損害を与える性質を有する空気
のトラップおよびブリスタの原因になることがある。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、これらの潜在的な問題を排除する、金属被覆された
集積回路の基板の製造において使用されるエッチング阻
止層の改良された形成方法を提供することである。
【０００７】
【課題を解決するための手段】上述およびその他の目的
を達成するために、本発明の原理によれば、金属の層が
基板上に付着され、有機誘電材料の比較的薄い層が金属
層の上に付着される。有機誘電材料の薄い層は、金属の
層の上に付着される。有機誘電材料の薄い層は、その下
の金属層を続いてエッチングしてパターン化するための
エッチング阻止層として機能するときにエッチング抵抗
を有するように十分薄いが、ピンホール欠陥を有さない
程度には十分な厚さに付着される。有機誘電材料の薄い
層は、典型的に例えば１ミクロン程度の厚さに付着され
る。その後、有機誘電材料の付着された薄い層は、乾燥
されるかもしくは部分的に硬化される。硬化される程度
は、パターン化エッチング環境および化学物質に依存す
る。その後、金属の下部の層は、薄い有機誘電材料を阻
止層として使用する湿式もしくは乾式反応性イオンエッ
チング方法を使用してエッチングされる。有機誘電材料
の薄い層は部分的に乾燥もしくは硬化されるだけなの
で、それは、付加的な有機誘電材料の比較的厚い層で次
に被覆し、両方の層を完全に硬化させる際に、エッチン
グされた下部の金属層に一致する。
【０００８】特に、非常に薄い、乾燥もしくは部分的に
硬化された有機誘電層は、下部の金属層をエッチングし
た後に残され、オーバーハングの棚部を形成する。オー
バーハングの棚部は、それが変形し、エッチングされた
金属層のエッジの上で一致した形態にならない限り、付
加的な有機誘電材料で連続的な被覆をする際に空気をト
ラップすることが可能である。有機材料の薄い層を最小
（約１ミクロン）の厚さに付着し、故意にそれを完全に
硬化（重合化）しないことによって、有機誘電材料の薄
い層はより柔軟になり、従って、完全に硬化する際に下
部のエッチングされた金属層のエッジに一致するように
変形する。これによって、有機誘電材料の厚い層がエッ
チング阻止層の上に付着され、両方の層が完全に硬化さ
れるときに空気トラップおよびブリスタが形成されるこ
とが阻止される。
【０００９】本発明は、付着型マルチチップモジュール
（ＭＣＭ−Ｄ）の大きいパネル形高密度多重層相互接続
（ＨＤＭＩ（商標））基板等の製造において使用され
る。
【００１０】
【発明の実施の形態】本発明の種々の特徴および利点
は、添付された図面に関連した詳細な説明に関して容易
に理解され、図面において、同一の参照番号は同一の構
成素子を示す。
【００１１】図１の（ａ）乃至（ｄ）を参照にすると、
図１の（ａ）乃至（ｄ）において、本発明の原理による
有機誘電エッチング阻止層23を使用した金属被覆された
基板21の製造方法10の処理工程が示されている。図２も
また参照され、それは本発明による方法10の処理の流れ
を示すフロー図である。
【００１２】図１の（ａ）において、基板21が設けられ
（ステップ11）、金属層22が基板21上に付着される（ス
テップ12）。基板21は、典型的にベース層を具備してお
り、それは、例えば誘電層がその上に付着された状態の
金属、シリコン、ポリイミド、もしくはフレキシブルな
基板材料等から形成されている。下部の金属層22は、典
型的に例えばアルミニウムから構成されている。有機誘
電材料の比較的薄い層23は、先に付着された下部の金属
層22の上に付着される（ステップ13）。有機誘電材料の
比較的薄い層23は、例えば１ミクロン程度の厚さに付着
される。有機誘電材料の比較的薄い層23は乾燥されるが
（ステップ14）、完全には硬化されない。硬化される量
は、パターンエッチング環境および使用される化学物質
に依存している。例によって説明すると、有機誘電材料
の薄い層23は、使用される湿式エッチング液中で溶解し
ない点まで硬化される。これは、例えば２５０℃の温度
で０．５時間の間その構造を加熱するものである。
【００１３】図１の（ｂ）において、有機誘電材料の比
較的薄い層23は、例えばエキシマレーザによる直接研磨
方法か、もしくはフォトリソグラフ方法等の通常の方法
を使用してパターン化される（ステップ15）。パターン
化ステップ15によって、有機誘電材料の比較的薄い層23
の部分が取除かれ、金属が所望される位置の有機誘電材
料23が残される。その後、下にある金属層22は、典型的
に湿式エッチング処理もしくは乾式反応性イオンエッチ
ング処理を使用して、パターン化された有機誘電材料23
の薄い層の開口部分を通してエッチングされる（ステッ
プ16）。
【００１４】図１の（ｃ）において、エッチングステッ
プ16は、下にある金属層22の上の場所に有機誘電材料の
比較的薄い層23を残す。有機誘電材料の比較的薄い層23
の周縁部の下部がエッチングステップ16によってアンダ
ーカットされる。
【００１５】図１の（ｄ）において、有機誘電材料のエ
ッチングされた薄い層23およびその下の金属層22は、有
機誘電材料の比較的厚い層24で所望された厚さに被覆さ
れる（ステップ17）。有機誘電材料の比較的厚い層24の
所望された厚さは、典型的に９乃至１０ミクロン程度で
ある。その後、有機誘電材料のエッチングされた薄い層
23および有機誘電材料の比較的厚い層24は同時に完全に
硬化され（ステップ18）、それによって、有機誘電材料
の薄い層23は、その下のパターン化された金属層22に一
致する。この硬化のステップ18によって、気泡もしくは
ブリスタの形成が避けられる。
【００１６】以上、有機誘電エッチング阻止層を使用す
る金属被覆された基体のパターン化の新しい改良された
方法が説明されてきた。上述の実施形態は、単に本発明
の原理の適用を表す多数の特定の実施形態の幾つかにす
ぎないことを理解すべきである。多数の別の構成が本発
明の技術的範囲から逸脱せずに当業者によって容易に実
施され得ることは明らかである。
【図面の簡単な説明】
【図１】本発明の原理によるエッチング阻止層の形成方
法の処理工程。
【図２】本発明による方法の処理の流れの詳細を示すフ
ロー図。
フロントページの続き (72)発明者 フィリップ・エー・トラスク アメリカ合衆国、カリフォルニア州 92653、ラグナ・ヒルズ、キャンベルウェ ル 24942 (72)発明者 ビンセント・エー・ピライ アメリカ合衆国、カリフォルニア州 92714、アービン、シルクリーフ ８

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基板を設け、 金属層を基板上に付着し、 有機誘電材料の比較的薄い層を金属層上に付着し、 有機誘電材料の比較的薄い層を部分的に硬化し、 部分的に硬化された有機誘電材料の比較的薄い層をパタ
    ーン化し、 パターン化された有機誘電材料の層の開口部分を通して
    下にある金属層をエッチングし、それによって、有機誘
    電材料の比較的薄い層を下部のパターン化された金属層
    上に付着された状態で残し、 有機誘電材料のエッチングされた層およびその下の金属
    層を有機誘電材料の比較的厚い層で所望された厚さに被
    覆し、 有機誘電材料のエッチングされた層および有機誘電材料
    の比較的厚い層を同時に完全に硬化し、それによって、
    有機誘電材料の薄い層をその下のパターン化された金属
    層に一致させる工程を具備していることを特徴とする金
    属被覆された基板の製造方法。
  2. 【請求項２】 金属層を基板上に付着する工程におい
    て、基板上にアルミニウム層を付着することを特徴とす
    る請求項１記載の方法。
  3. 【請求項３】 有機誘電材料の比較的薄い層を付着する
    工程において、有機誘電材料の層を約１ミクロンの厚さ
    に付着することを特徴とする請求項１記載の方法。
  4. 【請求項４】 部分的に硬化された有機誘電材料の比較
    的薄い層をパターン化する工程において、フォトリソグ
    ラフ方法を使用して層をパターン化する請求項１記載の
    方法。
  5. 【請求項５】 部分的に硬化された有機誘電材料の比較
    的薄い層をパターン化する工程において、エキシマレー
    ザによる直接研磨方法を使用して層をパターン化する請
    求項１記載の方法。
  6. 【請求項６】 有機誘電材料のパターン化された層を通
    してその下の金属層をエッチングする工程において、湿
    式エッチング方法を使用する請求項１記載の方法。
  7. 【請求項７】 有機誘電材料のパターン化された層を通
    してその下の金属層をエッチングする工程において、有
    機誘電材料の薄い層の周縁部の下部をアンダーカットす
    る請求項６記載の方法。
  8. 【請求項８】 有機誘電材料のパターン化された層を通
    してその下の金属層をエッチングする工程において、反
    応性イオンエッチングを使用する請求項１記載の方法。
  9. 【請求項９】 有機誘電材料の比較的厚い層の所望され
    た厚さは、約９乃至１０ミクロンである請求項１記載の
    方法。
  10. 【請求項１０】 有機誘電材料の比較的薄い層を部分的
    に硬化する工程において、約２５０℃の温度で約０．５
    時間材料を加熱する請求項６記載の方法。
JP8058027A 1995-03-14 1996-03-14 有機誘電体エッチング阻止層を使用した金属被覆された基板の製造方法 Expired - Fee Related JP2774092B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/403,610 US5474956A (en) 1995-03-14 1995-03-14 Method of fabricating metallized substrates using an organic etch block layer
US403610 1995-03-14

Publications (2)

Publication Number Publication Date
JPH08274452A true JPH08274452A (ja) 1996-10-18
JP2774092B2 JP2774092B2 (ja) 1998-07-09

Family

ID=23596399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8058027A Expired - Fee Related JP2774092B2 (ja) 1995-03-14 1996-03-14 有機誘電体エッチング阻止層を使用した金属被覆された基板の製造方法

Country Status (5)

Country Link
US (1) US5474956A (ja)
JP (1) JP2774092B2 (ja)
FR (1) FR2732161B1 (ja)
GB (1) GB2298959B (ja)
TW (1) TW300324B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5538078A (en) * 1994-04-08 1996-07-23 Nippondenso Co., Ltd. Aluminum-containing metal composite material and process for producing same
US6258732B1 (en) 1999-02-04 2001-07-10 International Business Machines Corporation Method of forming a patterned organic dielectric layer on a substrate
DE10236466A1 (de) * 2002-08-08 2004-02-19 Siemens Ag Verfahren zur Herstellung von hochfrequenztechnisch verwend-baren elektrischen Leitungsstrukturen
US8267576B2 (en) 2004-11-08 2012-09-18 Freshpoint Holdings Sa Time-temperature indicating device
US7675151B1 (en) * 2005-06-01 2010-03-09 Rockwell Collins, Inc. Silicon-based packaging for electronic devices
US8343437B2 (en) * 2008-06-04 2013-01-01 Jp Laboratories, Inc. Monitoring system based on etching of metals

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556833A (en) * 1978-06-29 1980-01-18 Nippon Mektron Kk Cirucit board and method of manufacturing same
US4523976A (en) * 1984-07-02 1985-06-18 Motorola, Inc. Method for forming semiconductor devices
US4606998A (en) * 1985-04-30 1986-08-19 International Business Machines Corporation Barrierless high-temperature lift-off process
JPS62117356A (ja) * 1985-11-18 1987-05-28 Sumitomo Electric Ind Ltd 半導体装置用配線基板およびその製造方法
JPS62149136A (ja) * 1985-12-23 1987-07-03 Seiko Epson Corp 半導体装置の製造方法
JPS6386550A (ja) * 1986-09-30 1988-04-16 Pioneer Electronic Corp 多層配線層の形成方法
JPS63226931A (ja) * 1987-03-17 1988-09-21 Nec Corp 半導体装置の製造方法
JP2503565B2 (ja) * 1988-01-21 1996-06-05 三菱電機株式会社 半導体装置の製造方法
JPH02202030A (ja) * 1989-01-31 1990-08-10 Nec Corp 半導体装置の製造方法
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
US5236551A (en) * 1990-05-10 1993-08-17 Microelectronics And Computer Technology Corporation Rework of polymeric dielectric electrical interconnect by laser photoablation
US5114757A (en) * 1990-10-26 1992-05-19 Linde Harold G Enhancement of polyimide adhesion on reactive metals
US5194928A (en) * 1991-01-14 1993-03-16 International Business Machines Corporation Passivation of metal in metal/polyimide structure
US5242864A (en) * 1992-06-05 1993-09-07 Intel Corporation Polyimide process for protecting integrated circuits
US5364493A (en) * 1993-05-06 1994-11-15 Litel Instruments Apparatus and process for the production of fine line metal traces

Also Published As

Publication number Publication date
FR2732161B1 (fr) 1998-04-03
US5474956A (en) 1995-12-12
JP2774092B2 (ja) 1998-07-09
GB2298959B (en) 1999-03-24
TW300324B (ja) 1997-03-11
FR2732161A1 (fr) 1996-09-27
GB9603414D0 (en) 1996-04-17
GB2298959A (en) 1996-09-18

Similar Documents

Publication Publication Date Title
US4764485A (en) Method for producing via holes in polymer dielectrics
US5240878A (en) Method for forming patterned films on a substrate
US4533624A (en) Method of forming a low temperature multilayer photoresist lift-off pattern
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
JPS6350860B2 (ja)
JPS6244812B2 (ja)
JP2951215B2 (ja) 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法
US5308929A (en) Via hole structure and process for formation thereof
EP0083397B1 (en) Methods of forming electronic microcircuits
JPS5812344B2 (ja) 銅を基材とする金属パタ−ンの形成方法
US4353778A (en) Method of etching polyimide
CA1219835A (en) Metal/semiconductor deposition
US4830706A (en) Method of making sloped vias
JPH08274452A (ja) 有機エッチング阻止層を使用した金属被覆された基板の製造方法
JPH05502138A (ja) 多層配線における相互接続部およびその形成方法
JPS60142545A (ja) 多層複合構造体
JP7042797B2 (ja) 回路板およびその形成方法
US3811973A (en) Technique for the fabrication of a bilevel thin film integrated circuit
US20030186558A1 (en) Planarization for integrated circuits
US20030186536A1 (en) Via formation in integrated circuits by use of sacrificial structures
JPH02156244A (ja) パターン形成方法
JPH0435048A (ja) 半導体装置の多層配線形成方法
KR100252757B1 (ko) 금속패턴 형성방법
JP3223598B2 (ja) 多層配線構造および多層配線構造の形成方法
JPH06244553A (ja) 薄膜多層配線基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees