DE10236466A1 - Verfahren zur Herstellung von hochfrequenztechnisch verwend-baren elektrischen Leitungsstrukturen - Google Patents

Verfahren zur Herstellung von hochfrequenztechnisch verwend-baren elektrischen Leitungsstrukturen Download PDF

Info

Publication number
DE10236466A1
DE10236466A1 DE10236466A DE10236466A DE10236466A1 DE 10236466 A1 DE10236466 A1 DE 10236466A1 DE 10236466 A DE10236466 A DE 10236466A DE 10236466 A DE10236466 A DE 10236466A DE 10236466 A1 DE10236466 A1 DE 10236466A1
Authority
DE
Germany
Prior art keywords
methods
resist
etching
structures
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10236466A
Other languages
English (en)
Inventor
Georg Busch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE10236466A priority Critical patent/DE10236466A1/de
Priority to PCT/DE2003/002227 priority patent/WO2004019665A1/de
Priority to KR1020057002065A priority patent/KR20050059055A/ko
Priority to JP2004529701A priority patent/JP2005535146A/ja
Priority to EP03792118A priority patent/EP1527659A1/de
Priority to TW092121277A priority patent/TW200406950A/zh
Publication of DE10236466A1 publication Critical patent/DE10236466A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0179Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

Es wird ein Verfahren zur Herstellung von hochfrequenztechnisch verwendbaren elektrischen Leitungsstrukturen auf einem Leitungsstrukturträger mit Lageabständen wesentlich kleiner als 180 mum, z. B. 30 mum, unter Verwendung von Mikrostreifenleitern angegeben. Gemäß diesem Verfahren erfolgt eine Kombination von einer Laserstrukturierungsmethode mit einer Ätzmethode in Verbindung mit einem Resist, das zumindest bezüglich des Laserns bei der Laserstrukturierungsmethode, des Ätzens bei der Ätzmethode und seiner maximal dünnen Aufbringbarkeit auf den Leitungsstrukturträger Eigenschaften hat, die mindestens denen von chemisch Zinn oder einem amorphen Resist entsprechen.

Description

  • Verfahren zur Herstellung von hochfrequenztechnisch verwendbaren elektrischen Leitungsstrukturen Die Erfindung betrifft ein Verfahren zur Herstellung von hochfrequenztechnisch verwendbaren elektrischen Leitungsstrukturen auf einem Leitungsstrukturträger.
  • In der heutigen Leiterplattentechnik sind recht große Strukturen für Resonatoren, Bandpässe, Bandsperren und auch für Spiralinduktivitäten erforderlich. Bei Anwendungen mit dünneren Isolationsschichten beispielsweise in der Größenordnung von 50 μm erlauben die bisher vorhandenen relativ hohen Leiterbahntoleranzen für Serienprodukte oft nicht die Verwendung von Mikrostreifenleitern. Auf jeden Fall sind die Verwendungsmöglichkeiten von Mikrostreifenleitern durch die relativ hohen Leiterbahntoleranzen stark eingeschränkt. Für hochfrequenztechnische Anwendungen beispielsweise sind sie derzeit nicht geeignet. Bei Anwendungen mit Keramiken werden bei der Fertigung im Vergleich zu als Leitungsstrukturträger dienende Leiterplatten lange Durchlaufzeiten benötigt. Außerdem ist die Ausbeute bei der Verwendung von Keramiken im Vergleich zu den Leiterplatten deutlich ungünstiger. Weiter eignet sich Keramik nicht als optischer Träger.
  • Zur Vermeidung der großen Strukturen für Resonatoren, Bandpässe, Bandsperren und auch für Spiralinduktivitäten wurden bisher aus Platzgründen Bauteile auf der Oberfläche der Leiterplatte eingesetzt. Durch diese Bauteile waren dann die Kosten erhöht. Dazu kamen noch die Kosten für das Setzen der Bauteile auf die Leiterplatte. Ein weiterer Nachteil war, dass Bestückfläche für die Bauteile auf der Oberfläche der Leiterplatte bereitgestellt werden musste.
  • Es wurde zwar schon auf sogenannten FR4-Leiterplatten bei genügend großen vorhandenen Flächen im HF-Teil Mikrostreifen leiter verwendet. Dies beschränkte sich aber insbesondere auf Flächenstellen, die einen vergleichsweise großen Lagenabstand von z. B. > 100 μm zu den HF-Strukturen hatten. Toleranzen in den Leiterbahnen konnten bei diesen Lagenabständen akzeptiert werden.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung von hochfrequenztechnisch verwendbaren elektrischen Leitungsstrukturen auf einem Leitungsstrukturträger mit Lageabständen wesentlich kleiner als 100 μm unter Verwendung von Mikrostreifenleitern anzugeben.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren gelöst, dass die im Anspruch 1 angegebenen Verfahrensschritte aufweist.
  • Danach erfolgt eine Kombination von Laserstrukturierungsmethode und Ätzmethode in Verbindung mit einem Resist mit hoher Haftfestigkeit, das zumindest bezüglich des Laserns bei der Laserstrukturierungsmethode, des Ätzens bei der Ätzmethode und seiner maximal dünnen Aufbringbarkeit auf den Leitungsstrukturträger Eigenschaften hat, die mindestens denen von chemisch Zinn oder einem amorphen Resist entsprechen.
  • Chemisch Zinn kann in einer Stärke von ca. 1 μm aufgetragen werden. Ein amorphes Resist kann sogar nur in einer Stärke von deutlich kleiner 20μm aufgetragen werden. Je dünner ein Resist aufgetragen werden kann, umso besser ist es für das vorliegende Verfahren. Bisherige Resiste wiesen eine Schichtstärke von deutlich größer 20 μm auf. Die wesentlich dünneren Resiste ermöglichen das Lasern in einer wesentlich exakteren Weise. Bei einem optimierten Fertigungsprozess sind damit Strukturen bis in den 20- bzw. 10 μm-Bereich und kleiner möglich. Diese feinen Strukturen ermöglichen das Ausbilden von hochfrequenztechnisch verwendbaren elektrischen Leitungsstrukturen, die ansonsten benötigte herkömmliche Bauteile mit den entsprechenden Nachteilen ersetzen. Im Einzelnen können die Leitungsstrukturen in der Weise ausgebildet werden, dass sie hochfrequenztechnisch wirksame Kondensatoren, Spulen und Widerstände mit jeweils gewünschten Werten auf kleinstem Raum bilden. Die Laserstrukturierungsmethode erlaubt dabei eine Strukturierung z. B. gegenüber fototechnischen Verfahren in relativ einfacher Weise und trotzdem mit hoher Geschwindigkeit. Die Kombination von einer Laserstrukturierungsmethode mit einer Ätzmethode hat weiter den Vorteil, dass vollflächige Bereiche gleichzeitig mit dem Wegnehmen anderer Bereiche entfernt werden können. Dies erspart Zeit, ist aber auch häufig nötig, damit die hochfrequenztechnisch verwendeten elektrischen Leitungsstrukturen durch die möglicherweise durch die vollflächigen Bereiche vorhandenen elektrischen Spannungsfelder nicht negativ beeinflusst werden.
  • Insgesamt lassen sich durch dieses Verfahren strukturierte Leiterbahnen mit geringen Toleranzen auf den Innenlagen oder auch auf den Außenlagen einer Leiterplatte als Mikrostreifenleiter mit nahezu beliebigen Funktionen über den gesamten Fertigungsnutzen realisieren. Die Leiterbahnenbreite lässt sich fast beliebig eingrenzen. Heute sind bereits Toleranzen von < +/- 5 μm möglich. Früher lagen typische Toleranzen im Bereich der Größen von +/-25 μm.
  • Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Danach wird als ein Leitungsstrukturträger ein FR 4-Trägermaterial verwendet. Dieses Material ist bekannt und kostengünstig.
  • Der Vorteil von chemisch Zinn oder von einem amorphen Resist ist, dass in Verbindung mit einer Kombination aus einer Laserstrukturierungsmethode und einer Ätzmethode hochfrequenztechnisch verwendbare elektrische Leitungsstrukturen realisierbar sind.
  • Nachfolgend wird die Erfindung anhand einer Zeichnung näher erläutert. Darin zeigen:
  • 1 einen prinzipiellen Verfahrensablauf des Verfahrens gemäß der Erfindung,
  • 2 einen Teil einer größeren nach dem Verfahren gemäß der 1 hergestellten Leiterplattenstruktur im Querschnitt mit einer hochfrequenztechnisch verwendbaren und einer nicht hochfrequenztechnisch verwendbaren Leitungsstruktur,
  • 3 einen Größenvergleich zwischen einer Leitungsstruktur gemäß der Erfindung und gemäß einer entsprechenden herkömmlichen Technik,
  • 4 bis 7 eine schrittweise Realisierung einer erfindungsgemäß hergestellten Spule,
  • 8 bis 10 eine seitliche Darstellung dreier fertiger Anwendungen in einer Leiterplatte, die gemäß der Erfindung realisiert worden sind,
  • 11 und 12 weitere Anwendungen gemäß der Erfindung, 13 bis 16 Anwendungsbeispiele gemäß der Erfindung bezüglich eines Kondensators, einer Spule, eines Widerstandes und eines Feuchtesensors.
  • Das in der 1 gezeigte partielle Laser strukturierte Leiterbild (PHDI: Partial High Density Interconnection) zeigt einen Leitungsstrukturträger 1 (Substrat, z.B. eine FR4-Leiterplatte), dessen Oberfläche in einer anfänglichen Beschichtungphase in einer solchen entsprechenden Weise vorbehandelt wird, dass eine dünne Lage chemisch Kupfer aufgebracht werden kann. In einer nachfolgenden elektrolytischen Beschichtung wird dann eine weitere Kupferschicht, in dem vorliegenden Ausführungsbeispiel mit einer Gesamtschichtstärke von bis zu 20 μm, aufgebracht. Im Anschluss daran wird ei ne dünne Resist-Schicht, hier bestehend aus chemisch Zinn mit einer Schichtstärke von ca. 1 μm, aufgebracht.
  • Nach der Beschichtungsphase folgt eine Strukturierungsphase. Die Strukturierung wird gemäß der 1 mit einem Laser durchgeführt. In der Strukturierungsphase wird mit dem Laser an denjenigen Stellen, an denen später die unterhalb der chemisch Zinn-Schicht liegende Kupferschicht abgetragen werden soll, die chemisch Zinn-Schicht weggefräst.
  • Nach der Strukturierungsphase wird, wie gerade angedeutet, die freigelegte Kupfer-Schicht weggeätzt. Abschließend wird die noch vorhandene chemisch Zinn-Schicht weggestrippt.
  • In der 2 ist im linken oberen Bereich eine erfindungsgemäße Leitungsstruktur gezeigt, während im mittleren Bereich eine herkömmliche Leitungsstruktur gezeigt ist.
  • 3 zeigt Größenverhältnisse, wenn eine vorgegebene Leitungsstruktur gemäß der Erfindung und gemäß einer herkömmlichen Technik realisiert ist.
  • In den 4 bis 7 ist die schrittweise Realisierung einer mit einem Mikrostreifenleiter realisierte Spule gemäß der Erfindung wiedergegeben. Dabei ist in der 4 eine Kupferfläche mit einer Kantenlänge von 1 mm dargestellt. Die Kupferfläche wird in den einzelnen Fertigungsschritten mit einem Laser strukturiert. In der 5 ist bereits eine Spule in Form einer Schnecke zu erkennen. In der 6 wurden die störenden Eckflächen entfernt. In der 7 ist die Spule fertig.
  • In den 8 bis 10 sind nochmals in einer jeweiligen seitliche Darstellung fertige Anwendungen basierend hier jeweils auf Spulen dargestellt. Die Form und Größe der Figuren können beliebig gewählt werden. In den dargestellten Ausführungsbeispiel wurde jeweils die kompakteste Form gewählt.
  • In der 11 ist eine mögliche Anwendung innerhalb der Leiterplatte unterhalb eines Bauteils gezeigt. Bei der dargestellten Form wird keine Bestückfläche der Leiterplatte benötigt. Die Spule könnte auch an beliebigen anderen Stellen im Layout untergebracht sein.
  • In der 12 ist eine Anwendung als Kondensatoren unterhalb eines Anschlussflächenstückes (Pad) gezeigt. Durch die Verwendung von geeigneten Isolierschichten und geringen Schichtdicken herunter z. B. bis zu 25 μm können so Kondensatoren im Bereich bis zu z. B. 20 pF auf kleinstem Raum realisiert sein. Diese Kondensatoren haben zusätzlich den Vorteil, dass sie kaum induktiv wirken.
  • 13 zeigt eine Anwendung bezüglich eines HF-Kondensators. 14 zeigt eine Anwendung bezüglich einer HF-Spule. 15 zeigt eine Anwendung bezüglich eines HF-Widerstandes und 16 zeigt eine Anwendung bezüglich eines Feuchtesensors.

Claims (4)

  1. Verfahren zur Herstellung von hochfrequenztechnisch verwendbaren elektrischen Leitungsstrukturen auf einem Leitungsstrukturträger, dadurch gekennzeichnet, dass eine Kombination von Laserstrukturierungsmethode und Ätzmethode angewandt wird unter Einsatz eines Resistes, das zumindest bezüglich des Laserns bei der Laserstrukturierungsmethode, des Ätzens bei der Ätzmethode und seiner maximal dünnen Aufbringbarkeit auf den Leitungsstrukturträger Eigenschaften hat, die mindestens denen von chemisch Zinn oder einem amorphen Resist entsprechen.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Leitungsstrukturträger ein FR4-Trägermaterial verwendet wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Resist chemisch Zinn oder ein amorphes Resist verwendet wird.
  4. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zumindest in einem Umfeld von hochfrequenztechnisch verwendbaren elektrischen Leitungsstrukturen zumindest großflächig verbleibende elektrische Leitungsstrukturen beseitigt werden.
DE10236466A 2002-08-08 2002-08-08 Verfahren zur Herstellung von hochfrequenztechnisch verwend-baren elektrischen Leitungsstrukturen Withdrawn DE10236466A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10236466A DE10236466A1 (de) 2002-08-08 2002-08-08 Verfahren zur Herstellung von hochfrequenztechnisch verwend-baren elektrischen Leitungsstrukturen
PCT/DE2003/002227 WO2004019665A1 (de) 2002-08-08 2003-07-03 Verfahren zur herstellung von hochfrequenztechnisch verwendbaren elektrischen leitungsstrukturen
KR1020057002065A KR20050059055A (ko) 2002-08-08 2003-07-03 고 주파수 기술로 사용하기 위한 전기 전도성 구조물들을제조하는 방법
JP2004529701A JP2005535146A (ja) 2002-08-08 2003-07-03 高周波技術に使用可能な導体構造を作製する方法
EP03792118A EP1527659A1 (de) 2002-08-08 2003-07-03 Verfahren zur herstellung von hochfrequenztechnisch verwendbaren elektrischen leitungsstrukturen
TW092121277A TW200406950A (en) 2002-08-08 2003-08-04 Method to produce electrical wire-structures usable in high frequency technology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10236466A DE10236466A1 (de) 2002-08-08 2002-08-08 Verfahren zur Herstellung von hochfrequenztechnisch verwend-baren elektrischen Leitungsstrukturen

Publications (1)

Publication Number Publication Date
DE10236466A1 true DE10236466A1 (de) 2004-02-19

Family

ID=30469613

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10236466A Withdrawn DE10236466A1 (de) 2002-08-08 2002-08-08 Verfahren zur Herstellung von hochfrequenztechnisch verwend-baren elektrischen Leitungsstrukturen

Country Status (6)

Country Link
EP (1) EP1527659A1 (de)
JP (1) JP2005535146A (de)
KR (1) KR20050059055A (de)
DE (1) DE10236466A1 (de)
TW (1) TW200406950A (de)
WO (1) WO2004019665A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021211807A1 (de) 2021-10-20 2023-04-20 Zf Friedrichshafen Ag Vorrichtung und Verfahren zur Detektion von Feuchtigkeit auf einer Leiterplatte

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103917052B (zh) * 2013-12-30 2017-06-13 天津市德中技术发展有限公司 一种用激光直接成型技术加工电路板的方法
CN112822853A (zh) * 2020-12-30 2021-05-18 深圳市百柔新材料技术有限公司 一种激光刻蚀电路板线路制作方法
JP7461437B1 (ja) 2022-10-21 2024-04-03 旭東 陳 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3732249A1 (de) * 1987-09-24 1989-04-13 Siemens Ag Verfahren zur herstellung von dreidimensionalen leiterplatten
EP0530564A1 (de) * 1991-09-05 1993-03-10 Siemens Aktiengesellschaft Verfahren zur Herstellung von Leiterplatten
US5474956A (en) * 1995-03-14 1995-12-12 Hughes Aircraft Company Method of fabricating metallized substrates using an organic etch block layer
US5929729A (en) * 1997-10-24 1999-07-27 Com Dev Limited Printed lumped element stripline circuit ground-signal-ground structure
KR20020002478A (ko) * 1999-03-16 2002-01-09 칼 하인쯔 호르닝어 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된스루홀을 도입하기 위한 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021211807A1 (de) 2021-10-20 2023-04-20 Zf Friedrichshafen Ag Vorrichtung und Verfahren zur Detektion von Feuchtigkeit auf einer Leiterplatte

Also Published As

Publication number Publication date
JP2005535146A (ja) 2005-11-17
EP1527659A1 (de) 2005-05-04
TW200406950A (en) 2004-05-01
WO2004019665A1 (de) 2004-03-04
KR20050059055A (ko) 2005-06-17

Similar Documents

Publication Publication Date Title
EP0361193B1 (de) Leiterplatte mit einem spritzgegossenen Substrat
DE60011515T2 (de) Herstellung von Keramiksubstraten und ungesintertes Keramiksubstrat
DE69936827T2 (de) Baugruppe und verfahren zur herstellung
DE19645854A1 (de) Verfahren zur Herstellung von Leiterplatten
DE1817434C3 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE112019006358T5 (de) Hochfrequenzmehrschichtfilter
DE2915240A1 (de) Gedruckte schaltung
EP1314222A1 (de) Elektrisches bauelement, verfahren zu dessen herstellung und dessen verwendung
DE112019006351T5 (de) Mehrschichtfilter, umfassend eine durchkontaktierung mit geringer induktivität
DE10033984A1 (de) Hybridlaminat und Verfahren zur Herstellung desselben
DE112019006352T5 (de) Mehrschichtfilter, umfassend einen rückführsignalreduzierungsvorsprung
DE112019006353T5 (de) Mehrschichtfilter mit einem kondensator; der mit mindestens zwei durchkontaktierungen verbunden ist
DE112019006378T5 (de) Mehrschicht-elektronikvorrichtung mit einem hochpräzisen induktor
DE4011773C2 (de) Durchführungskondensator
DE112019006334T5 (de) Mehrschicht-elektronikvorrichtung mit einem kondensator mit einer präzise geregelten kapazitiven fläche
DE2752333A1 (de) Streifenleitungs-kondensator
DE3416107A1 (de) Busleitungsanordnung mit hoher kapazitaet in schichtbauweise
DE19901540A1 (de) Verfahren zur Feinabstimmung eines passiven, elektronischen Bauelementes
DE4340718A1 (de) Elektronikkomponente
DE10236466A1 (de) Verfahren zur Herstellung von hochfrequenztechnisch verwend-baren elektrischen Leitungsstrukturen
DE2917388C2 (de)
EP1729555B1 (de) Verfahren zur Herstellung einer Leiterplatte und eines Leiterplattensystems sowie mittels solcher Verfahren hergestellte Leiterplattten und Leiterplattensysteme
EP1070329A1 (de) Trägerkörper für elektronische bauelemente
DE10117290B4 (de) Variabler Drei-Anschluß-Induktor
EP1315185A1 (de) Flacher Kondensator und Leiterplatte, die ihn einbettet

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal