KR20020002478A - 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된스루홀을 도입하기 위한 방법 - Google Patents

양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된스루홀을 도입하기 위한 방법 Download PDF

Info

Publication number
KR20020002478A
KR20020002478A KR1020017011634A KR20017011634A KR20020002478A KR 20020002478 A KR20020002478 A KR 20020002478A KR 1020017011634 A KR1020017011634 A KR 1020017011634A KR 20017011634 A KR20017011634 A KR 20017011634A KR 20020002478 A KR20020002478 A KR 20020002478A
Authority
KR
South Korea
Prior art keywords
plated
hole
sides
substrate
resist layer
Prior art date
Application number
KR1020017011634A
Other languages
English (en)
Inventor
마르셀 헤르만
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR20020002478A publication Critical patent/KR20020002478A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B23K26/389—Removing material by boring or cutting by boring of fluid openings, e.g. nozzles, jets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Manufacture Of Switches (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 양측에 금속층이 설치된 전기적으로 절연인 기재에 도금된 스루홀을 도입하기 위한 방법에 관한 것이다.
적어도 하나의 금속층(2)에 도포된 에칭 레지스트(3)는, 에칭에 의해 나중에 도금된 스루홀의 홀패턴이 금속층(2)에 마련될 수 있는 방법으로, 전자기 방사에 의해 패터닝된다. 그리고 나서, 상기 도금된 스루홀은 레이저빔에 의해 바람직하게 기재(1)에 도입된다.

Description

양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된 스루홀을 도입하기 위한 방법{METHOD FOR INTRODUCING PLATED-THROUGH HOLES IN AN ELECTRICALLY INSULATING BASE MATERIAL THAT IS PROVIDED WITH METAL LAYERS ON BOTH SIDES}
또한, 기재의 금속층 또는 양측에 동으로 도포된 기재의 양쪽 금속층으로, 레이저 천공에 의해 나중에 도금된 스루홀의 홀패턴을 도입하는 것은 이미 알려져 있다. 미크론 범위의 직경을 가진 홀패턴은 이러한 방식으로 UV레이저 또는 IR레이저에 의해 생성된다. 천공작업은 순차적인 프로세스이며, 따라서 시간을 고려하면 비교적 높은 경비와 또한 연관되어 있다. 게다가, 레이저 천공 프로세스 동안, 복수의 층내에서 원형, 또는 나선형으로 홀영역 내의 동을 제거하는 것이 필요하다. 직경 150㎛ 또는 100㎛를 가지는 홀의 레이저 천공 동안, 사용된 레이저의 형태에 따라서 레이저의 한번 통과(per pass)로, 기껏해야 5㎛인 동의 제거를 생각할 수 있다. 또한, 제거처리 동안 플라즈마가 제거위치의 상부에서 생성되어, 레이저 에너지가 더 도입되는 것을 막는다는 사실에 의하면, 이러한 제거에는 한계가 있다. 게다가, 마지막 제거단계는 동일한 전력으로 실행할 수 없는데, 그 이유는 그렇게 하지 않으면 홀 가장자리에서 하부의 유기기재의 접착이 감소될 것이기 때문이다. 예컨대, 17㎛ 두께의 동층(copper layer)의 경우, 홀은 4 내지 5개의 프로세스층(processing layers)으로 도입된다.
본 발명은, 양측에 금속층이 설치된 전기적으로 절연인 기재에 도금된 스루홀을 도입하는 방법에 있어서, 금속층 또는 양 금속층 내에 홀패턴의 생성을 신속하게 저비용으로 수행하는 것을 목적으로 한다 .
유럽특허공개 제00 62 300호 공보(EP-A-00 62 300)에는 양측에 동으로 도포된 기질(base material)로부터 발생되는 인쇄회로기판을 만드는 방법이 개시되어 있다. 스루홀의 기계적 천공 후에, 동도금층은 화학적 증착과 그 다음에 이어지는 전기적 금속증착에 의해 홀벽과 동코팅에 도포된다. 다음에 이어지는 에칭 레지스트층 전 영역의 도포 후에, 에칭 레지스트층은 레이저빔으로 다시 선택적으로 제거되며, 그 결과, 이런 식으로 노출된 동층을 에칭으로 제거함으로써 소망하는 컨덕터 트랙 패턴(conductor track pattern)이 패터닝될 수 있다.
미국특허공개 제3,265,546호 공보(US-A-3 265 546)에 개시된 인쇄회로기판을 제조하기 위한 방법에서는, 우선, 나중에 도금된 스루홀의 홀패턴이 사진기술에 의해 동코팅으로 전사되고, 그 다음의 에칭에 의해 동코팅에 도입된다. 그리고 나서, 동코팅의 홀영역 내의 노출된 기재는 도금된 스루홀을 완성하도록 화학적 에칭에 의해 제거된다.
유럽특허공개 제01 64 564호 공보(EP-A-01 64 564)에 개시된 인쇄회로기판 또는 다층 인쇄회로기판의 중간적층을 만들기 위한 유사한 방법에서는, 나중에 도금된 스루홀의 홀패턴이 사진기술과 그 다음에 이어지는 에칭에 의해 동코팅에 도입된다. 마스크로서 이러한 방식으로 패터닝된 동코팅을 사용하여, 보호되지 않은 기재는 이후에 레이저빔에 의해 제거되고, 이러한 제거처리는 반대편의 동코팅에서 끝이 난다.
또한, 인쇄회로기판 또는 다층 인쇄회로기판의 중간적층을 만들기 위한 스위스특허공개 제681758호 공보(CH-A-681758)에 개시된 또 하나의 방법에서는, 나중에 도금된 스루홀의 홀패턴이 사진기술과, 그 다음의 에칭에 의해 동코팅 또는 양쪽 동코팅으로 다시 도입된다. 내에칭성 홀 마스크로서 이러한 방식으로 패터닝된 동코팅을 이용하여, 그 후에 도금된 스루홀이 플라즈마 에칭에 의해 기재로 도입된다.
도 1 내지 6은, 양측에 금속층이 설치된 기재로 블라인드 홀이 도입되는 동안의 서로 다른 방법의 단계를 매우 단순화한 개략적 도시를 나타내며,
도 7 내지 12는, 양측에 금속층이 설치된 기재로 스루홀이 도입되는 동안의 서로 다른 방법의 단계를 매우 단순화한 개략적 도시를 나타낸다.
상기와 같은 목적은, 이하의 방법 단계를 거쳐 달성될 수 있다.
a) 적어도 하나의 금속층에 에칭 레지스트층이 도포되는 단계,
b) 전자기 방사를 이용하여 에칭 레지스트층이 나중에 도금된 스루홀의 영역 내에서 다시 제거되는 단계,
c) b)단계에서 노출된 금속층 영역이 기재의 표면까지 에칭되는 단계,
d) 도금된 스루홀이 기재로 도입되는 단계.
본 발명에 의한 방법에 있어서, 컨덕터 트랙패턴을 제조하기 위해 유럽특허공개 제00 62 300호 공보(EP-A-00 62 300)에 개시된 과정을 따르는 홀패턴의 제조는, 전자기 방사와 그 다음에 이어지는 에칭에 의해 에칭 레지스트를 패터닝함으로써 실행된다. 이러한 경우에, 박형의 에칭 레지스트층은 나중의 도금된 스루홀 영역에서 원형 또는 나선형으로 고속의 전자기 방사에 의해 제거된다. 이어지는 선택적 에칭처리 동안 홀패턴의 모든 홀은 동시에 생성되어, 순차적인 천공작업과 비교하여 시간소비가 상당히 줄어들게 된다.
본 발명에 의한 방법에 있어서의 유리한 개선점은, 이하의 종속클레임에 의해 나타낼 수 있다.
청구범위 제2항에 의하면, 더이상 필요없는 에칭 레지스트층은 에칭작업 후에 완전히 제거된다. 그리고 나서 도금된 스루홀이 마련된 기재는, 유럽특허공개 제00 62 300호 공보(EP-A-00 62 300)에 개시된 방법에 의해 이미 채용된 레이저 장치를 이용하여, 중간적층을 완성하거나 인쇄회로기판을 완성할 목적으로 더 처리될 수 있다. 기재에 도포된 금속층의 제조는 예컨대, 화학적 증착과 그 다음에 이어지는 전기적 금속증착, 또는 스퍼터링에 의해 수행될 수 있다. 그러나, 청구범위 제3항에 따르면, 시작점은 바람직하게는 양측에 동으로 도포된 기재로 형성되고, 기재는 저비용으로 제조될 수 있어, 인쇄회로기판 기술에 있어서 매우 오랫동안 성공적인 것으로 이미 판명되었다.
청구범위 제4항에 의한 금속의 에칭 레지스트층을 이용하는 경우, 전자기 방사에 의한 패터닝은 매우 좋은 결과를 가져온다.
이러한 경우, 청구범위 제5항에 따르면, 주석 또는 주석-납 합금이 에칭 레지스트층으로 사용된다면 특히 바람직하다는 것을 알 수 있다. 이러한 형태의 에칭 레지스트층은, 한편으로는 예컨대, 레이저를 사용하여 쉽게 패터닝될 수 있는 반면, 다른 한편으로는 에칭처리 동안 하부 금속층의 보호를 확실하게 할 수 있게 된다.
청구범위 제6항에 의하면, 특히 경제적인 방법으로 수행될 수 있기 때문에, 금속제 에칭 레지스트층이 바람직하게는 무전해(electroless) 금속증착에 의해 도포된다.
그러나, 청구범위 제7항에 의하면, 에칭 레지스트층으로 유기재료를 사용하는 것이 또한 가능하다. 청구범위 제8항에 따라서, 이러한 유기 에칭 레지스트층의 도포는 전기-디프코팅(electro-dipcoating) 또는 정전코팅(electrostatic coating)에 의해, 특히 간단한 방법으로 수행될 수 있다. 청구범위 제9항에 따르면, 레이저빔은 원하는 영역 내에서 에칭 레지스트층의 기화나 제거에 특히 적합하기 때문에, 전자기 방사는 바람직하게는 레이저에 의해 발생된다. 청구범위 제10항에 따르면, 기재에 대한 레이저빔의 이동은 바람직하게는 자유롭게 프로그래밍될 수 있고, 즉 홀패턴의 윤곽을 묘사하는 프로세스는 레이저빔을 사용하여 빠르게 수행될 수 있으며, 특히, 쉽게 다양화할 수 있다.
청구범위 제11항에 의하면, 도금된 스루홀은 플라즈마 에칭에 의해 간단한 방법으로 기재에 도입될 수 있다.
청구범위 제12항에 의하면, 도금된 스루홀이 레이저빔에 의해 기재로 도입되면, 이후 금속층의 언더컷팅(undercutting)을 완전히 방지할 수 있다.
청구범위 제13항에 의하면, 금속층과 접하고 있는 블라인드 홀(blind hole)로서 기재에 도입될 도금된 스루홀을 제공하는 것을 그 개선점으로 한다. 이러한 과정은 인쇄회로기판의 생성과 다층 인쇄회로기판을 위한 중간적층의 생성 모두에 적합하다.
그러나, 청구범위 제14항에 의하면, 도금된 스루홀이 기재에 스루홀로서 도입되는 것 또한 가능하다. 그러나, 이러한 변형의 경우에, 양 금속층에는 도금된 스루홀의 대응하는 홀패턴이 설치되어야 한다.
본 발명의 실시예는 도면으로 나타내며, 이하에서 좀더 상세하게 설명하기로 한다.
도 1에 따르면, 시작점은 전기적 절연기재(1)로 형성되고, 상기 기재는 양측에 금속층(2)이 설치된다. 도시된 실시예에 있어서, 금속층(2)은 예컨대, 10㎛의 두께를 가지는 동코팅이다.
도 2에 따르면, 에칭 레지스트층(3)은 금속층(2)에 도포된다. 묘사된 실시예에 의하면 에칭 레지스트층(3)은 예컨대, 1㎛의 두께로 주석의 무전해 증착에 의해 생성된다.
도 3에 의하면, 에칭 레지스트층(3)의 증착 후에, 에칭 레지스트층이 전자기 방사(S)에 의해 차후 도금된 스루홀 영역(400)의 상면에서 다시 제거된다. 도 3에서 화살표로 나타낸 전자기 방사(S)는 묘사된 실시예에서 Nd:YAG 레이저에 의해 발생된다. 이러한 경우, 레이저 제거는 주사방법(scan method)으로 실행되며, 대응하는 홀패턴 영역(400)은, 예컨대 100㎛의 직경을 가지게 된다.
도 3에서의 에칭 레지스트층(3)의 선택적 레이저 제거에 의해 노출된 상부 금속층(2) 영역은, 이후 도 4에 따르면 기재(1)의 표면까지 에칭으로 제거되고, 이러한 목적을 위해서는 서브트랙티브(subtractive) 기술에 있어서 관용적인 에칭용액을 이용하는 것이 가능하다.
에칭작업 동안, 금속층(2)으로 도입된 홀은 도 3에서 401로 나타낸 영역으로 표시된다.
도 5에 의하면 에칭 레지스트층(3)은 상부 금속층(2)의 패터닝 후에 완전히 벗겨진다.
에칭 레지스트층(3)의 제거 후에, 4로 나타낸 도금된 스루홀은 도 6에 따르면 이후에 기재(1)로 도입된다. 도시된 실시예에 있어서, 블라인드 홀로서 설계된 도금된 스루홀(4)은, 도 4에서 화살표 LS로 나타내는 레이저빔에 의해 만들어진다. 유럽특허공개 제0 164 564호 공보(EP-A-0 164 564)에 개시된 과정에 의하면, 상부 의 패터닝된 금속층(2)은 마스크로서 작용하는 한편, 하부 금속층(2)에서 엑시머 레이저에 의해 실행된 기재제거가 끝난다.
도 7 내지 도 12를 참조하여 나타낸 변형예의 경우, 도 1 및 도 2에 대응하는 도 7 및 8은 이미 위에서 개요를 설명하였다.
도 9에 의하면, 에칭 레지스트층(3)은 나중에 도금된 스루홀 영역(400) 내의 상부와 하부 양쪽에서 전자기 방사(S)에 의해 다시 제거된다. 도 10에 따르면, 이러한 방식으로 노출된 금속층(2) 영역은, 이후에 기재(1) 표면까지 상부와 그 하부에서 에칭으로 제거된다.
도 11에서 볼 수 있는 바와 같이, 에칭 레지스트층(3)이 벗겨진 후에, 도 12에서 스루홀로 설계된 도금된 스루홀(40)이 기재(1)에 도입된다. 이러한 경우, 역시 도금된 스루홀(40)을 형성하기 위한 기재의 제거는 레이저 방사로 다시 실행되고, 그것은 도 12에서 화살표 LS로 표시된다.

Claims (14)

  1. 양측에 금속층이 마련된 전기적으로 절연인 기재(base material)에 도금된 스루홀을 도입하기 위한 방법으로서,
    a) 적어도 하나의 금속층(2)에 에칭 레지스트층(3)이 도포되는 단계,
    b) 전자기 방사(S)를 이용하여 에칭 레지스트층(3)이 나중에 도금된 스루홀(4; 40)의 영역에서 다시 제거되는 단계,
    c) b)단계에서 노출된 금속층(2)의 영역이 기재(1) 표면까지 에칭으로 제거되는 단계, 및
    d) 도금된 스루홀(4; 40)이 기재(1)로 도입되는 단계를 구비하는 것을 특징으로 하는 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된 스루홀을 도입하는 방법.
  2. 제1항에 있어서,
    상기 c)단계에서 수행된 에칭 후에, 에칭 레지스트층(3)이 완전히 제거되는 것을 특징으로 하는 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된 스루홀을 도입하는 방법.
  3. 제1항 또는 제2항에 있어서,
    시작점이 양측에 동으로 코팅된 기재로 형성되는 것을 특징으로 하는 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된 스루홀을 도입하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    금속제 에칭 레지스트층(3)이 사용되는 것을 특징으로 하는 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된 스루홀을 도입하는 방법.
  5. 제4항에 있어서,
    주석(Sn) 또는 주석-납(Sn-Pb) 합금이 에칭 레지스트층(3)으로 사용되는 것을 특징으로 하는 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된 스루홀을 도입하는 방법.
  6. 제4항 또는 제5항에 있어서,
    상기 에칭 레지스트층(3)이 무전해 금속증착에 의해 도포되는 것을 특징으로 하는 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된 스루홀을 도입하는 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    유기재료가 에칭 레지스트층(3)으로 사용되는 것을 특징으로 하는 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된 스루홀을 도입하는 방법.
  8. 제7항에 있어서,
    상기 에칭 레지스트층(3)이 전기-디프코팅(electro-dipcoating)이나 정전코팅으로 도포되는 것을 특징으로 하는 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된 스루홀을 도입하는 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 전자기 방사(S)는 레이저에 의해 발생되는 것을 특징으로 하는 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된 스루홀을 도입하는 방법.
  10. 제9항에 있어서,
    상기 기재(1)에 대한 상기 레이저빔의 이동은 자유롭게 프로그래밍될 수 있는 것을 특징으로 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된 스루홀을 도입하는 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 d)단계에서, 도금된 스루홀(4; 40)이 플라즈마 에칭에 의해 기재로 도입되는 것을 특징으로 하는 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된 스루홀을 도입하는 방법.
  12. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 d)단계에서, 도금된 스루홀이 레이저빔(LS)에 의해 기재(1)로 도입되는 것을 특징으로 하는 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된 스루홀을 도입하는 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 d)단계에서, 도금된 스루홀(4)이 금속층(2)과 접하고 있는 블라인드홀로서 기재(1)에 도입되는 것을 특징으로 하는 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된 스루홀을 도입하는 방법.
  14. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 d)단계에서, 도금된 스루홀(40)이 스루홀로서 기재(1)에 도입되는 것을 특징으로 하는 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된 스루홀을 도입하는 방법.
KR1020017011634A 1999-03-16 2000-03-16 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된스루홀을 도입하기 위한 방법 KR20020002478A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19911721 1999-03-16
DE19911721.7 1999-03-16
PCT/DE2000/000813 WO2000056129A1 (de) 1999-03-16 2000-03-16 Verfahren zum einbringen von durchkontaktierungslöchern in ein beidseitig mit metallschichten versehenes, elektrisch isolierendes basismaterial

Publications (1)

Publication Number Publication Date
KR20020002478A true KR20020002478A (ko) 2002-01-09

Family

ID=7901188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017011634A KR20020002478A (ko) 1999-03-16 2000-03-16 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된스루홀을 도입하기 위한 방법

Country Status (8)

Country Link
US (1) US6696665B2 (ko)
EP (1) EP1169893B1 (ko)
JP (1) JP2002539630A (ko)
KR (1) KR20020002478A (ko)
CN (1) CN1344483A (ko)
AT (1) ATE228753T1 (ko)
DE (1) DE50000836D1 (ko)
WO (1) WO2000056129A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042339A (ko) * 2001-11-22 2003-05-28 삼성전기주식회사 인쇄배선기판의 관통 홀 형성방법
KR100434072B1 (ko) * 2001-12-07 2004-06-04 엘지전자 주식회사 레이저를 이용한 인쇄회로기판의 관통홀 형성방법
DE10236466A1 (de) * 2002-08-08 2004-02-19 Siemens Ag Verfahren zur Herstellung von hochfrequenztechnisch verwend-baren elektrischen Leitungsstrukturen
TW592003B (en) 2003-07-04 2004-06-11 Sentelic Corp Method for using a printed circuit substrate to manufacture a micro structure
EP1509068B1 (en) * 2003-08-21 2012-11-07 Sentelic Corporation Method of making a microstructure using a circuit board
DE102004040068B4 (de) * 2004-08-18 2018-01-04 Via Mechanics, Ltd. Verfahren zum Laserbohren eines mehrschichtig aufgebauten Werkstücks
TW200715928A (en) * 2005-10-06 2007-04-16 Mec Co Ltd Method for manufacturing a printed wiring board
US8156645B2 (en) 2007-06-06 2012-04-17 Ddi Global Corp. Method of manufacturing a multilayer printed wiring board with copper wrap plated hole
JP5000446B2 (ja) * 2007-10-01 2012-08-15 日本メクトロン株式会社 プリント配線板の製造方法
US8716625B2 (en) * 2012-02-03 2014-05-06 Trumpf Werkzeugmaschinen Gmbh + Co. Kg Workpiece cutting
JP6404791B2 (ja) * 2015-09-11 2018-10-17 株式会社東芝 半導体装置の製造方法
CN105934102A (zh) * 2016-05-19 2016-09-07 龙腾鑫业（深圳）实业有限公司 一种基于激光蚀刻的电路印制方法
WO2018165817A1 (zh) * 2017-03-13 2018-09-20 深圳修远电子科技有限公司 电路制造方法
CN107770964A (zh) * 2017-10-18 2018-03-06 开平依利安达电子第三有限公司 一种线路板穿孔工艺
CN109152227A (zh) * 2018-06-30 2019-01-04 谢润鹏 一种激光成像制作线路板方法
JP7461437B1 (ja) 2022-10-21 2024-04-03 旭東 陳 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3265546A (en) * 1963-04-01 1966-08-09 North American Aviation Inc Chemical drilling of circuit boards
DE3113855A1 (de) * 1981-04-06 1982-10-21 Fritz Wittig Herstellung gedruckter Schaltungen, 8000 München Verfahren zur herstellung von leiterplatten
EP0164564A1 (de) * 1984-05-18 1985-12-18 Siemens Aktiengesellschaft Anordnung zur Sacklocherzeugung in einem laminierten Aufbau
DE3732249A1 (de) * 1987-09-24 1989-04-13 Siemens Ag Verfahren zur herstellung von dreidimensionalen leiterplatten
US4943346A (en) * 1988-09-29 1990-07-24 Siemens Aktiengesellschaft Method for manufacturing printed circuit boards
CH681758A5 (en) * 1991-02-28 1993-05-14 Dyconex Patente Ag C O Heinze Plastics foil micro-sieve
DE4131065A1 (de) 1991-08-27 1993-03-04 Siemens Ag Verfahren zur herstellung von leiterplatten
DE59503175D1 (de) 1994-04-25 1998-09-17 Siemens Nv Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
DE19719700A1 (de) 1997-05-09 1998-11-12 Siemens Ag Verfahren zur Herstellung von Sacklöchern in einer Leiterplatte
JPH11266068A (ja) * 1998-01-14 1999-09-28 Canon Inc 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
EP1169893A1 (de) 2002-01-09
DE50000836D1 (de) 2003-01-09
ATE228753T1 (de) 2002-12-15
US6696665B2 (en) 2004-02-24
JP2002539630A (ja) 2002-11-19
CN1344483A (zh) 2002-04-10
EP1169893B1 (de) 2002-11-27
WO2000056129A1 (de) 2000-09-21
US20020027129A1 (en) 2002-03-07

Similar Documents

Publication Publication Date Title
JP3361556B2 (ja) 回路配線パタ−ンの形成法
KR20020002478A (ko) 양측에 금속층이 마련된 전기적으로 절연인 기재에 도금된스루홀을 도입하기 위한 방법
US6004619A (en) Process for manufacturing printed circuit boards
US5666722A (en) Method of manufacturing printed circuit boards
US4312897A (en) Buried resist technique for the fabrication of printed wiring
US5609746A (en) Printed circuit manufacture
KR19990062638A (ko) 다층인쇄회로기판의 제조방법
RU2543518C1 (ru) Способ изготовления двусторонней печатной платы
EP0483979B1 (en) Method for producing printed circuit boards
JP2003198085A (ja) 回路基板およびその製造方法
KR100642741B1 (ko) 양면 배선기판의 제조방법
EP0949855B1 (en) Process for producing a multilayer circuit board having an electroplated blind hole
US6576402B2 (en) Method for producing wiring configurations having coarse conductor structures and at least one region having fine conductor structures
US6360434B1 (en) Circuit fabrication
JP2005005453A (ja) プリント配線板およびその製造方法
JP4267807B2 (ja) 回路基板に於ける微細スル−ホ−ルの形成法
JPH09130049A (ja) 多層プリント配線板のビルドアップ法におけるバイア・ホールの形成方法およびそれにより製造される多層プリント配線板
JP2825050B2 (ja) 多層配線基板
KR100259081B1 (ko) 다층 배선 기판 및 그의 제조방법
JPH1126937A (ja) 多層配線基板の製造方法
JP3763666B2 (ja) プリント配線板の製造方法
CN116744563A (zh) 一种电路板及其制作方法
KR19990010684A (ko) 아크 증착을 이용한 인쇄회로기판의 제조방법
JPH0897327A (ja) 多層配線基板の製造方法
JPH05110252A (ja) 可撓性両面回路配線基板及びその製造法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee