JP2001230186A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2001230186A5 JP2001230186A5 JP2000039706A JP2000039706A JP2001230186A5 JP 2001230186 A5 JP2001230186 A5 JP 2001230186A5 JP 2000039706 A JP2000039706 A JP 2000039706A JP 2000039706 A JP2000039706 A JP 2000039706A JP 2001230186 A5 JP2001230186 A5 JP 2001230186A5
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- mask pattern
- phase shift
- shift mask
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims 22
- 238000004519 manufacturing process Methods 0.000 claims 21
- 229920002120 photoresistant polymer Polymers 0.000 claims 18
- 239000000758 substrate Substances 0.000 claims 9
- 238000000034 method Methods 0.000 claims 4
Claims (20)
- (a)ウエハの主面にフォトレジスト膜を形成する工程と、
(b)上記フォトレジスト膜が形成された上記ウエハを露光装置のウエハステージに設置する工程と、
(c)上記ウエハステージに設置された上記ウエハの上記主面の第1の領域に対して、基板溝シフタを含み、位相誤差またはランダム欠陥を有する第1の位相シフトマスクパターンを紫外光により縮小投影露光する工程と、
(d)上記工程の後、上記ウエハステージに設置された上記ウエハの上記主面の上記第1の領域に対して、上記第1の位相シフトマスクパターンと同一のマスク基板上の同一の主面上に形成され、基板溝シフタを含み、位相誤差またはランダム欠陥を有する第2の位相シフトマスクパターンであって上記第1の位相シフトマスクパターンの位相を反転させたものを紫外光により縮小投影露光する工程とを有することを特徴とする半導体集積回路装置の製造方法。 - 請求項1記載の半導体集積回路装置の製造方法において、上記(c)及び(d)工程の露光はスキャンニング露光によって行われることを特徴とする半導体集積回路装置の製造方法。
- 請求項1または2に記載の半導体集積回路装置の製造方法において、上記第1及び第2の位相シフトマスクパターンはレベンソン方式によるものであることを特徴とする半導体集積回路装置の製造方法。
- 請求項3記載の半導体集積回路装置の製造方法において、上記レベンソン方式によるマスクパターンはラインアンドスペースパターンを転写するためのものであることを特徴とする半導体集積回路装置の製造方法。
- 請求項3記載の半導体集積回路装置の製造方法において、上記レベンソン方式によるマスクパターンは複数のホールパターンを転写するためのものであることを特徴とする半導体集積回路装置の製造方法。
- (a)ウエハの主面にフォトレジスト膜を形成する工程と、
(b)上記フォトレジスト膜が形成された上記ウエハを露光装置のウエハステージに設置する工程と、
(c)上記ウエハステージに設置された上記ウエハの上記主面の第1の領域に対して、基板上薄膜溝シフタを含み、位相誤差またはランダム欠陥を有する第1の位相シフトマスクパターンを紫外光により縮小投影露光する工程と、
(d)上記工程の後、上記ウエハステージに設置された上記ウエハの上記主面の上記第1の領域に対して、上記第1の位相シフトマスクパターンと同一のマスク基板上の同一の主面上に形成され、基板上薄膜溝シフタを含み、位相誤差またはランダム欠陥を有する第2の位相シフトマスクパターンであって上記第1の位相シフトマスクパターンの位相を反転させたものを紫外光により縮小投影露光する工程とを有することを特徴とする半導体集積回路装置の製造方法。 - 請求項6記載の半導体集積回路装置の製造方法において、上記(c)及び(d)工程の露光はスキャンニング露光によって行われることを特徴とする半導体集積回路装置の製造方法。
- 請求項6または7に記載の半導体集積回路装置の製造方法において、上記第1及び第2の位相シフトマスクパターンはレベンソン方式によるものであることを特徴とする半導体集積回路装置の製造方法。
- 請求項8記載の半導体集積回路装置の製造方法において、上記レベンソン方式によるマスクパターンはラインアンドスペースパターンを転写するためのものであることを特徴とする半導体集積回路装置の製造方法。
- 請求項8記載の半導体集積回路装置の製造方法において、上記レベンソン方式によるマスクパターンは複数のホールパターンを転写するためのものであることを特徴とする半導体集積回路装置の製造方法。
- (a)ウエハの主面にフォトレジスト膜を形成する工程と、
(b)上記フォトレジスト膜が形成された上記ウエハを露光装置のウエハステージに設置する工程と、
(c)上記ウエハステージに設置された上記ウエハの上記主面の第1の領域に対して、位相誤差またはランダム欠陥を有する第1の位相シフトマスクパターンを紫外光により縮小投影露光する工程と、
(d)上記工程の後、上記ウエハステージに設置された上記ウエハの上記主面の上記第1の領域に対して、上記第1の位相シフトマスクパターンと同一のマスク基板上の同一の主面上に形成され、位相誤差またはランダム欠陥を有する第2の位相シフトマスクパターンであって上記第1の位相シフトマスクパターンの位相を反転させたものを紫外光により縮小投影露光する工程とを有することを特徴とする半導体集積回路装置の製造方法。 - (a)ウエハの主面にフォトレジスト膜を形成する工程と、
(b)上記フォトレジスト膜が形成された上記ウエハを露光装置のウエハステージに設置する工程と、
(c)上記ウエハステージに設置された上記ウエハの上記主面の第1の領域に対して、微細庇型溝シフタを含み、位相誤差またはランダム欠陥を有する第1の位相シフトマスクパターンを紫外光により縮小投影露光する工程と、
(d)上記工程の後、上記ウエハステージに設置された上記ウエハの上記主面の上記第1の領域に対して、上記第1の位相シフトマスクパターンと同一のマスク基板上の同一の主面上に形成され、微細庇型溝シフタを含み、位相誤差またはランダム欠陥を有する第2の位相シフトマスクパターンであって上記第1の位相シフトマスクパターンの位相を反転させたものを紫外光により縮小投影露光する工程とを有することを特徴とする半導体集積回路装置の製造方法。 - 請求項12記載の半導体集積回路装置の製造方法において、上記第1及び第2の位相シフトマスクパターンに含まれる微細庇型溝シフタの庇長さは20%以下であることを特徴とする半導体集積回路装置の製造方法。
- (a)ウエハの主面にフォトレジスト膜を形成する工程と、
(b)上記フォトレジスト膜が形成された上記ウエハを露光装置のウエハステージに設置する工程と、
(c)上記ウエハステージに設置された上記ウエハの上記主面の第1の領域に対して、位相誤差またはランダム欠陥を有する第1の位相シフトマスクパターンを紫外光により縮小投影露光する工程と、
(d)上記工程の後、上記ウエハステージに設置された上記ウエハの上記主面の上記第1の領域に対して、位相誤差またはランダム欠陥を有する第2の位相シフトマスクパターンであって上記第1の位相シフトマスクパターンの位相を反転させたものを紫外光により縮小投影露光する工程と、
(e)上記工程(c)の後、上記ウエハステージに設置された上記ウエハの上記主面の第1の領域に対して、上記第1の位相シフトマスクパターンを、再度、紫外光により縮小投影露光する工程と、
(f)上記工程(d)の後、上記ウエハステージに設置された上記ウエハの上記主面の上記第1の領域に対して、上記第2の位相シフトマスクパターンを、再度、紫外光により縮小投影露光する工程とを有することを特徴とする半導体集積回路装置の製造方法。 - (a)ウエハの主面にフォトレジスト膜を形成する工程と、
(b)上記フォトレジスト膜が形成された上記ウエハを露光装置のウエハステージに設置する工程と、
(c)上記ウエハステージに設置された上記ウエハの上記主面の第1の領域に対して、補助パターンを含み、位相誤差またはランダム欠陥を有する第1の位相シフトマスクパターンを紫外光により縮小投影露光する工程と、
(d)上記工程の後、上記ウエハステージに設置された上記ウエハの上記主面の上記第1の領域に対して、補助パターンを含み、位相誤差またはランダム欠陥を有する第2の位相シフトマスクパターンであって上記第1の位相シフトマスクパターンの位相を反転させたものを紫外光により縮小投影露光する工程とを有することを特徴とする半導体集積回路装置の製造方法。 - (a)ウエハの主面にフォトレジスト膜を形成する工程と、
(b)上記フォトレジスト膜が形成された上記ウエハを露光装置のウエハステージに設置する工程と、
(c)上記ウエハステージに設置された上記ウエハの上記主面の第1の領域に対して、溝シフタを含み、位相誤差またはランダム欠陥を有する第1の位相シフトマスクパターンを、紫外光を露光光として用いて、縮小投影することによってスキャンニング露光する工程と、
(d)上記工程の後、上記ウエハステージに設置された上記ウエハの上記主面の上記第1の領域に対して、溝シフタを含み、位相誤差またはランダム欠陥を有する第2の位相シフトマスクパターンであって上記第1の位相シフトマスクパターンの位相を反転させたものを、紫外光を露光光として用いて、縮小投影することによってスキャンニング露光する工程とを有することを特徴とする半導体集積回路装置の製造方法。 - (a)ウエハの主面にフォトレジスト膜を形成する工程と、
(b)上記フォトレジスト膜が形成された上記ウエハを露光装置のウエハステージに設置する工程と、
(c)上記ウエハステージに設置された上記ウエハの上記主面の第1の領域に対して、位相誤差またはランダム欠陥を有する第1の位相シフトマスクパターンを、紫外光を露光光として用いて、縮小投影することによってスキャンニング露光する工程と、
(d)上記工程の後、上記ウエハステージに設置された上記ウエハの上記主面の上記第1の領域に対して、位相誤差またはランダム欠陥を有する第2の位相シフトマスクパターンであって上記第1の位相シフトマスクパターンの位相を反転させたものを、紫外光を露光光として用いて、縮小投影することによってスキャンニング露光する工程とを有することを特徴とする半導体集積回路装置の製造方法。 - (a) ウエハの主面にフォトレジスト膜を形成する工程と、
(b) 上記フォトレジスト膜が形成された上記ウエハを露光装置のウエハステージに設置する工程と、
(c) 上記ウエハステージに設置された上記ウエハの上記主面の第1の領域に対して、複数のホールパターン及び補助パターンに囲まれたホールパターンを有する第1の位相シフトマスクパターンを、紫外光を露光光として用いて、縮小投影する工程と、
(d) 上記工程の後、上記ウエハステージに設置された上記ウエハの上記主面の上記第1の領域に対して、複数のホールパターン及び補助パターンに囲まれたホールパターンを有する第2の位相シフトマスクパターンであって上記第1の位相シフトマスクパターンの位相を反転させたものを、紫外光を露光光として用いて、縮小投影露光する工程とを有することを特徴とする半導体集積回路装置の製造方法。 - 請求項18記載の半導体集積回路装置の製造方法において、上記 (c) 及び (d) 工程の露光はスキャンニング露光によって行われることを特徴とする半導体集積回路装置の製造方法。
- 請求項18または19に記載の半導体集積回路装置の製造方法において、上記第2の位相シフトマスクパターンは上記第1の位相シフトマスクパターンと同一のマスク基板上の同一の主面上に形成されていることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000039706A JP2001230186A (ja) | 2000-02-17 | 2000-02-17 | 半導体集積回路装置の製造方法 |
TW089121210A TW480608B (en) | 2000-02-17 | 2000-10-11 | Method for manufacturing semiconductor integrated circuit device |
US09/707,833 US6713231B1 (en) | 2000-02-17 | 2000-11-08 | Method of manufacturing semiconductor integrated circuit devices |
KR1020010007480A KR100738289B1 (ko) | 2000-02-17 | 2001-02-15 | 반도체 집적 회로 장치의 제조 방법 |
US10/770,413 US7172853B2 (en) | 2000-02-17 | 2004-02-04 | Method of manufacturing semiconductor integrated circuit devices |
US11/651,977 US20070128556A1 (en) | 2000-02-17 | 2007-01-11 | Method of manufacturing semiconductor integrated circuit devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000039706A JP2001230186A (ja) | 2000-02-17 | 2000-02-17 | 半導体集積回路装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008005858A Division JP2008172249A (ja) | 2008-01-15 | 2008-01-15 | 半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001230186A JP2001230186A (ja) | 2001-08-24 |
JP2001230186A5 true JP2001230186A5 (ja) | 2005-02-10 |
Family
ID=18563228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000039706A Pending JP2001230186A (ja) | 2000-02-17 | 2000-02-17 | 半導体集積回路装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US6713231B1 (ja) |
JP (1) | JP2001230186A (ja) |
KR (1) | KR100738289B1 (ja) |
TW (1) | TW480608B (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001230186A (ja) * | 2000-02-17 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
DE10240099A1 (de) * | 2002-08-30 | 2004-03-11 | Infineon Technologies Ag | Herstellungsverfahren für eine Halbleiterstruktur |
US6821689B2 (en) * | 2002-09-16 | 2004-11-23 | Numerical Technologies | Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature |
KR100878240B1 (ko) * | 2002-09-16 | 2009-01-13 | 삼성전자주식회사 | 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법 |
JP4591809B2 (ja) * | 2003-06-27 | 2010-12-01 | エルピーダメモリ株式会社 | 微細化に対応したメモリアレイ領域のレイアウト方法 |
JP2005091664A (ja) * | 2003-09-17 | 2005-04-07 | Sony Corp | 露光マスク |
JP2005129688A (ja) * | 2003-10-23 | 2005-05-19 | Hitachi Ltd | 半導体装置の製造方法 |
US7909396B2 (en) * | 2004-01-08 | 2011-03-22 | Audiovox Corporation | Automobile entertainment system |
JP2005265876A (ja) * | 2004-03-16 | 2005-09-29 | Renesas Technology Corp | 半導体装置の製造方法 |
US7435533B2 (en) * | 2004-06-14 | 2008-10-14 | Photronics, Inc. | Method of forming a semiconductor layer using a photomask reticle having multiple versions of the same mask pattern with different biases |
US7396617B2 (en) | 2004-06-14 | 2008-07-08 | Photronics, Inc. | Photomask reticle having multiple versions of the same mask pattern with different biases |
JP2006072100A (ja) * | 2004-09-03 | 2006-03-16 | Adtec Engineeng Co Ltd | 投影露光装置 |
JP4746858B2 (ja) * | 2004-09-29 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置、ウェーハ、半導体装置の設計方法及び製造方法 |
KR100703971B1 (ko) | 2005-06-08 | 2007-04-06 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
US20070015088A1 (en) * | 2005-07-15 | 2007-01-18 | Chin-Lung Lin | Method for lithographically printing tightly nested and isolated hole features using double exposure |
US7494828B2 (en) * | 2005-08-03 | 2009-02-24 | Asml Netherlands B.V. | Substrate holder and device manufacturing method |
FR2893018B1 (fr) * | 2005-11-09 | 2008-03-14 | Commissariat Energie Atomique | Procede de formation de supports presentant des motifs, tels que des masques de lithographie. |
KR20070082706A (ko) * | 2006-02-17 | 2007-08-22 | 한라공조주식회사 | 2층류 공조장치용 ptc 히터 및 그 제어방법 |
US20070231712A1 (en) * | 2006-03-30 | 2007-10-04 | Song Pang | Alternating phase shift masking |
US7684014B2 (en) * | 2006-12-01 | 2010-03-23 | Asml Holding B.V. | Lithographic apparatus and device manufacturing method |
US7813158B2 (en) * | 2007-05-14 | 2010-10-12 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Recordable electrical memory |
KR100880232B1 (ko) * | 2007-08-20 | 2009-01-28 | 주식회사 동부하이텍 | 미세 마스크 및 그를 이용한 패턴 형성 방법 |
US9005848B2 (en) * | 2008-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
US9005849B2 (en) * | 2009-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
KR102070538B1 (ko) * | 2010-12-13 | 2020-01-29 | 가부시키가이샤 니콘 | 공간 광변조기, 노광 장치, 디바이스 제조 방법 |
JP5821490B2 (ja) * | 2011-10-04 | 2015-11-24 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US8871596B2 (en) | 2012-07-23 | 2014-10-28 | International Business Machines Corporation | Method of multiple patterning to form semiconductor devices |
US10955746B2 (en) * | 2017-07-28 | 2021-03-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Lithography method with reduced impacts of mask defects |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0423311A (ja) | 1990-05-14 | 1992-01-27 | Matsushita Electron Corp | パターン転写方法 |
JPH05197126A (ja) | 1992-01-20 | 1993-08-06 | Oki Electric Ind Co Ltd | ホトマスク及びこれを用いたパターン形成方法 |
JPH0683032A (ja) | 1992-08-31 | 1994-03-25 | Sony Corp | 位相シフト露光方法及び位相シフトマスクの作製方法 |
JPH0683082A (ja) | 1992-09-02 | 1994-03-25 | Sharp Corp | 電子写真感光体 |
JPH0777796A (ja) | 1993-09-10 | 1995-03-20 | Fujitsu Ltd | 露光用マスク及び露光方法 |
JPH07181666A (ja) | 1993-12-22 | 1995-07-21 | Toppan Printing Co Ltd | 位相シフトマスク |
KR970005682B1 (ko) * | 1994-02-07 | 1997-04-18 | 현대전자산업 주식회사 | 반도체 소자의 미세패턴 형성방법 |
JPH0915384A (ja) | 1995-06-26 | 1997-01-17 | Toshiba Corp | ポンプのウォーミング装置 |
JPH1012543A (ja) | 1996-06-20 | 1998-01-16 | Mitsubishi Electric Corp | 位相シフトマスクを用いたパターンの形成方法 |
JPH1064788A (ja) * | 1996-08-22 | 1998-03-06 | Toshiba Corp | 半導体装置の製造方法と露光用マスク |
JPH10104816A (ja) | 1996-09-27 | 1998-04-24 | Dainippon Printing Co Ltd | フォトマスク及びその製造方法 |
JPH10209039A (ja) * | 1997-01-27 | 1998-08-07 | Nikon Corp | 投影露光方法及び投影露光装置 |
JP3241628B2 (ja) * | 1997-03-21 | 2001-12-25 | シャープ株式会社 | 半導体装置の製造装置 |
JPH11111601A (ja) | 1997-10-06 | 1999-04-23 | Nikon Corp | 露光方法及び装置 |
JP3101594B2 (ja) | 1997-11-06 | 2000-10-23 | キヤノン株式会社 | 露光方法及び露光装置 |
JPH11233429A (ja) | 1998-02-13 | 1999-08-27 | Canon Inc | 露光方法及び露光装置 |
US5932377A (en) * | 1998-02-24 | 1999-08-03 | International Business Machines Corporation | Exact transmission balanced alternating phase-shifting mask for photolithography |
US6544721B1 (en) * | 1998-06-16 | 2003-04-08 | Canon Kabushiki Kaisha | Multiple exposure method |
JP2001230186A (ja) * | 2000-02-17 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
2000
- 2000-02-17 JP JP2000039706A patent/JP2001230186A/ja active Pending
- 2000-10-11 TW TW089121210A patent/TW480608B/zh not_active IP Right Cessation
- 2000-11-08 US US09/707,833 patent/US6713231B1/en not_active Expired - Lifetime
-
2001
- 2001-02-15 KR KR1020010007480A patent/KR100738289B1/ko not_active IP Right Cessation
-
2004
- 2004-02-04 US US10/770,413 patent/US7172853B2/en not_active Expired - Fee Related
-
2007
- 2007-01-11 US US11/651,977 patent/US20070128556A1/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001230186A5 (ja) | ||
JP2009218574A (ja) | パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置 | |
CN107799402A (zh) | 二次图形的形成方法 | |
US20080128867A1 (en) | Method for forming micro-pattern in a semiconductor device | |
KR0156316B1 (ko) | 반도체장치의 패턴 형성방법 | |
US6361928B1 (en) | Method of defining a mask pattern for a photoresist layer in semiconductor fabrication | |
KR100861169B1 (ko) | 반도체 소자의 형성 방법 | |
TWI553705B (zh) | 利用無光罩製程形成半導體結構之方法 | |
US20040171275A1 (en) | Semiconductor device and a fabrication method thereof | |
KR101033354B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
CN1175788A (zh) | 在半导体晶片上形成光刻胶图形的方法 | |
JP2005055537A (ja) | 設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法 | |
KR100602129B1 (ko) | 다단계 노광공정을 이용한 패턴 형성 방법 | |
KR100510616B1 (ko) | 반도체 제조 공정에서의 barc 패터닝 및 식각 방법 | |
CN101276728A (zh) | 图案转移的方法 | |
KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
US9773671B1 (en) | Material composition and process for mitigating assist feature pattern transfer | |
KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
KR100811252B1 (ko) | 복합 위상반전 마스크 제작방법 | |
KR100995140B1 (ko) | 포토 마스크 제조 방법 | |
KR100358161B1 (ko) | 반도체소자제조방법 | |
KR20020091990A (ko) | 리소그래피 공정에서의 근접효과 제거 방법 | |
KR20070068909A (ko) | 역 포토레지스트 패턴을 이용한 포토 마스크의 제조방법 | |
KR100623613B1 (ko) | 단차를 갖는 포토마스크 제작방법 | |
JPH0831717A (ja) | レジストパターンの形成方法 |