KR20110017153A - 볼 그리드 어레이 패키지 기판 및 그 제조방법 - Google Patents

볼 그리드 어레이 패키지 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20110017153A
KR20110017153A KR1020090074689A KR20090074689A KR20110017153A KR 20110017153 A KR20110017153 A KR 20110017153A KR 1020090074689 A KR1020090074689 A KR 1020090074689A KR 20090074689 A KR20090074689 A KR 20090074689A KR 20110017153 A KR20110017153 A KR 20110017153A
Authority
KR
South Korea
Prior art keywords
solder ball
grid array
solder
substrate
bump
Prior art date
Application number
KR1020090074689A
Other languages
English (en)
Inventor
이영미
정봉희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090074689A priority Critical patent/KR20110017153A/ko
Publication of KR20110017153A publication Critical patent/KR20110017153A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

도전성 트레이스가 형성된 상면을 갖는 기판; 상기 기판 상에 형성되며, 상기 도전성 트레이스 중 솔더볼 랜드 영역을 정의하는 개구부를 갖는 솔더 마스크; 상기 솔더볼 랜드에 부착되는 솔더볼의 접촉면적을 증가시키기 위해 상기 솔더볼 랜드의 일부 영역에 형성되는 범프구조물; 및 상기 범프구조물을 내재하도록 상기 솔더볼 랜드 상에 형성된 솔더볼을 포함한다.
BGA(Ball Grid Array) 패키지, 솔더볼, 감광성 레지스트

Description

볼 그리드 어레이 패키지 기판 및 그 제조방법{Ball Grid Array(BGA) package board and method for manufacturing the same}
본 발명은 볼 그리드 어레이 패키지 기판에 관한 것으로서, 더욱 상세하게는 기계적 또는 전기적 특성이 향상된 볼 그리드 어레이 패키지 기판 및 그 제조방법에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨대, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장 작업의 효율성 및 실장 후의 기계적, 전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
패키지의 소형화를 이룬 한 예로서, 볼 그리드 어레이(Ball Grid Array: 이하, BGA) 패키지를 들 수 있다. BGA 패키지는 다수의 전극단자가 구비된 인쇄회로기판(Printed Circuit Board: 이하, PCB)상에 반도체 칩이 부착되고, 반도체 칩의 본딩패드와 PCB 상의 전극단자가 본딩와이어에 의해 전기적으로 접속되며, PCB 하 면의 솔더볼 랜드에 솔더볼이 외부접속단자로서 부착된다.
이러한 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히 외부와의 전기적 접속 수단, 즉 PCB에의 실장 수단으로서, 솔더볼이 구비됨에 따라 실장 면적이 감소되는 이점이 있다.
그런데 종래기술에 의한 BGA 패키지에 따르면, 솔더볼이 부착되는 솔더볼 랜드의 면이 평평하여 솔더볼과 솔더볼 랜드 사이의 계면부착력이 약한 단점이 있다.
특히, 솔더볼 랜드가 좁거나 미세 피치(pitch)의 경우라면 솔더볼과 솔더볼 랜드 사이의 계면부착력이 매우 약해 기계적 또는 전기적 특성에 큰 문제가 발생될 수 있다.
상기와 같은 문제점은 반도체 칩이 그 실장되는 기판을 통하여 외부기기와의 접속시 좋은 기계적 또는 전기적 특성을 얻기 위하여 반드시 해결되어야 할 과제이다.
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 솔더볼 랜드가 좁거나, 미세 피치의 경우라도 솔더볼 랜드에 부착된 솔더볼의 기계적 또는 전기적 특성이 향상된 볼 그리드 어레이 패키지 기판을 제공한다.
또한, 이러한 볼 그리드 어레이 패키지 기판의 제조방법을 제공한다.
상기한 목적을 달성하기 위한 본 발명에 의한 볼 그리드 어레이 패키지 기판은, 도전성 트레이스가 형성된 상면을 갖는 기판; 상기 기판 상에 형성되며, 상기 도전성 트레이스 중 솔더볼 랜드 영역을 정의하는 개구부를 갖는 솔더 마스크; 상기 솔더볼 랜드에 부착되는 솔더볼의 접촉면적을 증가시키기 위해 상기 솔더볼 랜드의 일부 영역에 형성되는 범프구조물; 및 상기 범프구조물을 내재하도록 상기 솔더볼 랜드 상에 형성된 솔더볼을 포함할 수 있다.
상기 범프구조물은 도전성 물질로 형성될 수 있다.
상기 범프구조물은 상기 솔더볼 랜드의 거의 중앙영역에 형성될 수 있다.
상기 범프구조물은 5um 이상의 높이를 가지도록 형성될 수 있다.
상기 범프구조물은 복수개이며, 상기 복수개의 범프구조물은 서로 다른 영역에 각각 형성될 수 있다.
또한, 본 발명에 의한 볼 그리드 어레이 패키지 기판의 제조방법은, 기판의 상면에 형성된 도전성 트레이스 중 솔더볼 랜드 영역의 일부에 상기 솔더볼 랜드에 부착되는 솔더볼의 접촉면적을 증가시키도록 범프구조물을 형성하는 단계; 상기 기판 상에 상기 도전성 트레이스 중 솔더볼 랜드 영역을 정의하는 개구부를 갖도록 솔더 마스크를 형성하는 단계; 및 상기 범프구조물을 내재하도록 상기 솔더볼 랜드 상에 솔더볼을 형성하는 단계를 포함할 수 있다.
상기 범프구조물을 형성하는 단계는, 상기 기판의 상면에 감광성 레지스트를 형성한 후, 상기 감광성 레지스트를 노광 및 현상하여 범프구조물 형성을 위한 홈을 형성하고, 상기 홈에 도전성 금속을 도금하는 것일 수 있다.
상기 범프구조물을 형성하는 단계는, 상기 기판의 상면에 감광성 레지스트를 형성한 후, 상기 감광성 레지스트를 노광 및 현상하여 범프구조물 형성을 위한 복수개의 홈을 서로 다른 영역에 각각 형성하고, 상기 복수개의 홈에 도전성 금속을 도금하는 것일 수 있다.
상기 범프구조물을 형성하는 단계는, 상기 기판의 상면에 감광성 레지스트를 형성한 후, 상기 감광성 레지스트를 노광 및 현상하여 솔더볼 랜드 영역의 거의 중앙에 범프구조물 형성을 위한 홈을 형성하고, 상기 홈에 도전성 금속을 도금하는 것일 수 있다.
본 발명에 의한 볼 그리드 어레이 패키지 기판 및 그 제조방법은 솔더볼과 솔더볼 랜드 사이의 계면부착력을 증가시킴으로써 기계적, 전기적 특성을 향상시킬 수 있다. 특히, 솔더볼 랜드가 좁거나, 미세 피치의 경우에도 충분한 기계적, 전기적 특성을 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1a 및 도 1b는 각각 본 발명의 제1실시예에 의한 BGA 패키지 기판의 단면도 및 평면도이다.
도 1a 및 도 1b를 참조하면, 본 발명의 제1실시예에 의한 BGA 패키지 기 판(200)은 기판몸체(110), 도전성 트레이스(120), 솔더 마스크(140), 및 범프(135)를 포함한다.
상기 기판몸체(110)의 하면에는 인쇄회로패턴이 형성되어 상기 기판몸체(110)의 하면에 실장되는 반도체 칩과 본딩와이어를 통하여 전기적으로 접속될 수 있다. 또한, 상기 기판몸체(110)는 비스말레이미드트리아진(Bismaleimidetriazine)이나 폴리이미드(Polyimide)등으로 형성될 수 있다.
상기 도전성 트레이스(120)는 인쇄 회로 패턴에 따라 상기 기판몸체(110)의 상면에 형성될 수 있다. 이때, 상기 도전성 트레이스(120)는 구리, 니켈, 티타늄 및 금 중 어느 하나 이상의 금속으로 적층되어 일반적인 패턴형성방법에 따라 형성될 수 있다.
상기 솔더 마스크(140)는 솔더볼 랜드(125)를 제외한 상기 도전성 트레이스(120) 및 상기 기판몸체(110) 상면의 노출된 부분(미도시)에 형성될 수 있다. 이때, 상기 솔더 마스크(140)는 PSR(Photo Solder Resist), BT(Bismaleumide Triazine) 수지 및 FR4(Flame Resistant4) 중 어느 하나 이상의 물질로 이루어질 수 있다.
상기 범프(135)는 상기 도전성 트레이스(120)의 상면에 형성되는데, 특히 상기 솔더볼 랜드(125)를 벗어나지 않도록 위치하며, 상기 솔더볼 랜드(125) 상의 중앙에 위치하는 것이 바람직하다. 도 1b에서는 상기 범프(135)의 평면 형상이 원인 것으로 하였으나 이에 한정되지 않고 다른 어떠한 형상도 가질 수 있다. 이때, 상기 범프(135)는 구리 등의 도전성 금속일 수 있다. 또한, 상기 범프(135)의 높이는 5um 이상이 되도록 형성되는 것이 바람직한데, 이는 솔더볼이 부착되었을 때 충분히 향상된 계면부착력을 얻기 위함이다.
도 1c는 본 발명의 제1실시예에 의한 BGA 패키지 기판에 솔더볼(150)이 부착된 상태를 나타내는 단면도이다.
도 1c를 참조하면, 상기 솔더볼(150)은 범프(135)가 형성된 솔더볼 랜드(125)에 부착된다.
이렇게 상기 범프(135)가 형성된 솔더볼 랜드(125)에 솔더볼(150)이 부착되는 경우, 범프(135)가 없는 솔더볼 랜드(125)에 부착되었을 때에 비하여 솔더볼 랜드(125)와 솔더볼(150)이 접촉하는 면적이 증가하므로 계면부착력이 증가하여 기계적 강도가 높을 뿐만 아니라 전기적 접속의 신뢰성도 향상된다. 특히, 상기 솔더볼 랜드(125)의 면적이 작거나 미세 피치(pitch)의 경우에도 향상된 기계적, 전기적 특성을 얻을 수 있다.
이하, 도 2a 내지 도 2f를 참조하여 본 발명의 제1실시예에 의한 BGA 패키지 기판의 제조방법을 상세히 설명한다.
도 2a 내지 도 2f는 본 발명의 제1실시예에 의한 BGA 패키지 기판의 제조방법을 순서대로 도시한 도면이다.
도 2a는 인쇄 회로 패턴에 따라 도전성 트레이스(120)가 상면에 형성된 기판몸체(110)의 단면도이다. 이때, 상기 도전성 트레이스(120)는 구리, 니켈, 티타늄 및 금 중 어느 하나 이상의 금속으로 적층되어 일반적인 패턴형성방법에 따라 형성될 수 있다.
도 2b를 참조하면, 상기 도전성 트레이스(120)와 상기 기판몸체(110) 상면의 노출된 부분(미도시)에 감광성 레지스트(130)를 도포할 수 있다. 이때, 범프(135)가 5um 이상의 높이를 가지도록 형성되도록 상기 감광성 레지스터(130)는 상기 도전성 트레이스(120)의 상면으로부터 5um 이상의 높이로 도포될 수 있다.
도 2c를 참조하면, 범프(135)가 형성될 부분에 일반적인 노광, 현상 공정을 통하여 상기 감광성 레지스트(130)을 제거하고 홈(132)을 형성할 수 있다. 이때, 상기 홈(132)을 통하여 상기 도전성 트레이스(120)의 상면 중 상기 범프(135)가 형성될 부분이 노출될 수 있다.
도 2d를 참조하면, 상기 홈(132)에 구리 등의 도전성 금속을 도금하여 범프(135)를 형성할 수 있다.
도 2e를 참조하면, 도금 과정을 통하여 상기 범프(135)가 형성된 뒤 상기 도전성 트레이스(120)의 상면(상기 범프(135)가 형성된 부분을 제외한다.) 및 상기 기판몸체(110)의 상면(상기 도전성 트레이스(120)가 형성된 부분을 제외한다.)이 노출되도록 상기 감광성 레지스트(130)를 제거할 수 있다.
도 2f를 참조하면, 솔더볼 랜드(125)가 형성될 부분을 제외한 상기 도전성 트레이스(120)의 상면(미도시) 및 상기 기판몸체(110) 상면의 노출된 부분(미도시)에 솔더 마스크(140)를 형성하여 솔더볼 랜드(125)를 형성할 수 있다. 이때, 상기 솔더 마스크(140)는 PSR(Photo Solder Resist), BT(Bismaleumide Triazine) 수지 및 FR4(Flame Resistant4) 중 어느 하나 이상의 물질로 형성될 수 있다.
도 3a 및 도 3b는 각각 본 발명의 제2실시예에 의한 BGA 패키지용 기판의 단면도 및 평면도이다.
도 3a 및 도 3b를 참조하면, 본 발명의 제2실시예에 의한 BGA 패키지용 기판(300)은 기판몸체(110), 도전성 트레이스(120), 솔더 마스크(140), 및 두 개의 범프(135, 136)를 포함할 수 있다.
본 발명의 제2실시예에 의한 BGA 패키지 기판(300)은 상기 솔더볼 랜드(125)에 상기 두 개의 범프(135, 136)가 형성된 것을 제외한 나머지 모든 구성은 본 발명의 제1실시예의 경우와 동일하다.
상기 솔더볼 랜드(125)에 상기 두 개의 범프(135, 136)가 형성됨으로써 한 개의 범프만이 형성되었을 때보다 더욱 향상된 기계적, 전기적 특성을 얻을 수 있다.
또한, 이와 같이 얻고자 하는 기계적, 전기적 특성에 따라 범프의 갯수를 두 개 이상으로 늘린 다른 실시예도 얼마든지 가능하다.
도 3c는 본 발명의 제2실시예에 의한 BGA 패키지 기판에 솔더볼(150)이 부착된 상태를 나타낸 단면도이다.
도 3c를 참조하면, 솔더볼 랜드(125)에 두 개의 범프(135, 136)가 형성되었 다는 점을 제외한 나머지 구성들은 도 1c에 도시된 본 발명의 제1실시예의 경우와 동일하다.
본 발명의 제2실시예에 의한 BGA 패키지 기판의 제조방법은, 도 2a 내지 도 2f에서 도시한 제1실시예에서 범프(135) 및 범프(135) 형성을 위한 홈(132)이 두 개라는 점을 제외한 나머지는 동일하다.
본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 구성요소를 치환, 변형 및 변경할 수 있다는 것이 명백할 것이다.
도 1a는 본 발명의 제1실시예에 의한 볼 그리드 어레이 패키지 기판의 단면도,
도 1b는 본 발명의 제1실시예에 의한 볼 그리드 어레이 패키지 기판의 평면도,
도 1c는 본 발명의 제1실시예에 의한 볼 그리드 어레이 패키지 기판의 솔더볼 랜드에 솔더볼이 부착된 상태의 단면도,
도 2a 내지 도 2f는 본 발명의 제1실시예에 따른 볼 그리드 어레이 패키지 기판의 제조방법의 공정별 단면도,
도 3a는 본 발명의 제2실시예에 의한 볼 그리드 어레이 패키지 기판의 단면도,
도 3b는 본 발명의 제2실시예에 의한 볼 그리드 어레이 패키지 기판의 평면도,
도 3c는 본 발명의 제2실시예에 의한 볼 그리드 어레이 패키지 기판의 솔더볼 랜드에 솔더볼이 부착된 상태의 단면도이다.
<도면의 주요부분에 대한 설명>
110 : 기판몸체, 120 : 도전성 트레이스, 125 : 솔더볼 랜드,
140 : 솔더 마스크, 135 : 범프, 130 : 감광 레지스트

Claims (9)

  1. 도전성 트레이스가 형성된 상면을 갖는 기판;
    상기 기판 상에 형성되며, 상기 도전성 트레이스 중 솔더볼 랜드 영역을 정의하는 개구부를 갖는 솔더 마스크;
    상기 솔더볼 랜드에 부착되는 솔더볼의 접촉면적을 증가시키기 위해 상기 솔더볼 랜드의 일부 영역에 형성되는 범프구조물; 및
    상기 범프구조물을 내재하도록 상기 솔더볼 랜드 상에 형성된 솔더볼
    을 포함하는 볼 그리드 어레이 패키지 기판.
  2. 제1항에 있어서,
    상기 범프구조물은 도전성 물질로 형성되는 것을 특징으로 하는
    볼 그리드 어레이 패키지 기판.
  3. 제1항에 있어서,
    상기 범프구조물은 상기 솔더볼 랜드의 거의 중앙영역에 형성되는 것을 특징으로 하는
    볼 그리드 어레이 패키지 기판.
  4. 제1항에 있어서,
    상기 범프구조물은 5um 이상의 높이를 가지도록 형성되는 것을 특징으로 하는
    볼 그리드 어레이 패키지 기판.
  5. 제1항에 있어서,
    상기 범프구조물은 복수개이며, 상기 복수개의 범프구조물은 서로 다른 영역에 각각 형성되는 것을 특징으로 하는
    볼 그리드 어레이 패키지 기판.
  6. 기판의 상면에 형성된 도전성 트레이스 중 솔더볼 랜드 영역의 일부에 상기 솔더볼 랜드에 부착되는 솔더볼의 접촉면적을 증가시키도록 범프구조물을 형성하는 단계;
    상기 기판 상에 상기 도전성 트레이스 중 솔더볼 랜드 영역을 정의하는 개구부를 갖도록 솔더 마스크를 형성하는 단계; 및
    상기 범프구조물을 내재하도록 상기 솔더볼 랜드 상에 솔더볼을 형성하는 단 계
    를 포함하는 볼 그리드 어레이 패키지 기판의 제조방법.
  7. 제6항에 있어서,
    상기 범프구조물을 형성하는 단계는,
    상기 기판의 상면에 감광성 레지스트를 형성한 후, 상기 감광성 레지스트를 노광 및 현상하여 범프구조물 형성을 위한 홈을 형성하고, 상기 홈에 도전성 금속을 도금하는 것을 특징으로 하는
    볼 그리드 어레이 패키지 기판의 제조방법.
  8. 제6항에 있어서,
    상기 범프구조물을 형성하는 단계는,
    상기 기판의 상면에 감광성 레지스트를 형성한 후, 상기 감광성 레지스트를 노광 및 현상하여 범프구조물 형성을 위한 복수개의 홈을 서로 다른 영역에 각각 형성하고, 상기 복수개의 홈에 도전성 금속을 도금하는 것을 특징으로 하는
    볼 그리드 어레이 패키지 기판의 제조방법.
  9. 제6항에 있어서,
    상기 범프구조물을 형성하는 단계는,
    상기 기판의 상면에 감광성 레지스트를 형성한 후, 상기 감광성 레지스트를 노광 및 현상하여 솔더볼 랜드 영역의 거의 중앙에 범프구조물 형성을 위한 홈을 형성하고, 상기 홈에 도전성 금속을 도금하는 것을 특징으로 하는
    볼 그리드 어레이 패키지 기판의 제조방법.
KR1020090074689A 2009-08-13 2009-08-13 볼 그리드 어레이 패키지 기판 및 그 제조방법 KR20110017153A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090074689A KR20110017153A (ko) 2009-08-13 2009-08-13 볼 그리드 어레이 패키지 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090074689A KR20110017153A (ko) 2009-08-13 2009-08-13 볼 그리드 어레이 패키지 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110017153A true KR20110017153A (ko) 2011-02-21

Family

ID=43775263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090074689A KR20110017153A (ko) 2009-08-13 2009-08-13 볼 그리드 어레이 패키지 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110017153A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014071813A1 (zh) * 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件的封装件和封装方法
US9293432B2 (en) 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for chip packaging structure
US9548282B2 (en) 2012-11-08 2017-01-17 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014071813A1 (zh) * 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件的封装件和封装方法
US9293432B2 (en) 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for chip packaging structure
US9379077B2 (en) 2012-11-08 2016-06-28 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
US9548282B2 (en) 2012-11-08 2017-01-17 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device

Similar Documents

Publication Publication Date Title
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
KR101479506B1 (ko) 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
US7208825B2 (en) Stacked semiconductor packages
US7417299B2 (en) Direct connection multi-chip semiconductor element structure
US7705456B2 (en) Semiconductor package substrate
US7566969B2 (en) Semiconductor device with improved arrangement of a through-hole in a wiring substrate
US6891273B2 (en) Semiconductor package and fabrication method thereof
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US20140182912A1 (en) Packaging substrate
KR950015727A (ko) 반도체 장치 및 그 제조방법
US20050200006A1 (en) Semiconductor package and fabrication method thereof
US9324681B2 (en) Pin attachment
JP2011014944A (ja) 電子部品実装構造体の製造方法
JP3927783B2 (ja) 半導体部品
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
TWI452659B (zh) 電路板及其製作方法與封裝結構
US10276465B2 (en) Semiconductor package assembly
KR20110017153A (ko) 볼 그리드 어레이 패키지 기판 및 그 제조방법
JP2010232616A (ja) 半導体装置及び配線基板
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
KR20100000328A (ko) 조인트 신뢰성이 향상된 반도체 패키지 및 그 제조방법
KR20030081549A (ko) 반도체소자 패키지 제조방법
KR20050006547A (ko) 반도체 패키지 제조용 회로기판 및 이를 이용한 반도체패키지
US20070105270A1 (en) Packaging methods

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application