JP5107270B2 - 実装基板および電子機器 - Google Patents

実装基板および電子機器 Download PDF

Info

Publication number
JP5107270B2
JP5107270B2 JP2008557070A JP2008557070A JP5107270B2 JP 5107270 B2 JP5107270 B2 JP 5107270B2 JP 2008557070 A JP2008557070 A JP 2008557070A JP 2008557070 A JP2008557070 A JP 2008557070A JP 5107270 B2 JP5107270 B2 JP 5107270B2
Authority
JP
Japan
Prior art keywords
rows
columns
wiring
joints
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008557070A
Other languages
English (en)
Other versions
JPWO2008096633A1 (ja
Inventor
弘敏 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008557070A priority Critical patent/JP5107270B2/ja
Publication of JPWO2008096633A1 publication Critical patent/JPWO2008096633A1/ja
Application granted granted Critical
Publication of JP5107270B2 publication Critical patent/JP5107270B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Description

本発明は、半導体装置が表面実装される実装基板、およびこの実装基板に半導体装置を表面実装してなる電子機器に関する。
半導体装置の表面実装を可能とするパッケージ（表面実装型パッケージ）の代表的なものとして、たとえば、ＢＧＡ（Ball Grid Array）パッケージが知られている。
ＢＧＡパッケージが採用された半導体装置では、実装基板との対向面に、ボール状の外部端子が正方行列状に整列して配列されている。これに対応して、実装基板上には、各外部端子と接続されるランドが正方行列状に整列して配列されている。たとえば、１００個の外部端子を備える半導体装置が実装される実装基板（１００ピン用実装基板）上には、１００個の外部端子に対応して、１００個のランドが１０行×１０列の正方行列状に整列して配列されている。各ランドには、半導体装置の動作電圧の供給や各種信号を送受するための配線が接続されている。各配線は、実装基板上の半導体装置が接合される領域外へ引き出され、実装基板上の電源回路などに接続されている。
現在提供されている１００ピン用の実装基板では、たとえば、図７に示すように、０．２ｍｍ角の矩形状のランドＬが行方向および列方向に０．５ｍｍごとに配置されている。このようなランドＬの配置により、行方向または列方向に隣り合うランドＬ間の幅が０．３ｍｍと狭く、それらのランドＬに接続された各配線の間には、１本の配線しか通すことができない。そのため、同一面（１つの配線層）には、環状２列をなすランドＬに接続された配線しか形成することができない。したがって、各ランドＬに接続された配線は、複数の配線層に分けて形成されている。具体的には、最外の環状２列をなすランドＬ（図７に右上がりのハッチングを付して示す。）に接続される配線と、その内側で環状２列をなすランドＬ（図７に左上がりのハッチングを付して示す。）に接続される配線と、中央４個のランドＬ（図７にハッチングを付さずに示す。）に接続される配線とは、それぞれ異なる配線層に形成されている。
特開２０００−１５０７３５号公報
ところが、このような多層配線構造の実装基板は、層数が多いほどコストが高いという問題を有している。
そこで、本発明の目的は、コストの低減を図ることができる構造の実装基板およびこれに半導体装置を表面実装してなる電子機器を提供することである。
前記の目的を達成するための請求項１記載の発明は、行列状に整列して配列された外部端子を有する半導体装置が実装される実装基板であって、前記半導体装置が対向される表面に配列され、各前記外部端子が接合される接合部と、各前記接合部に接続され、前記半導体装置が接合される領域外に引き出される配線とを備え、内側に配列された４行×ｎ列（ｎ：５以上の整数）個の各前記接合部に接続される前記配線は、第１の配線層に形成され、前記４行×ｎ列個の前記接合部の外側を取り囲む環状２列に配列された各前記接合部に接続される前記配線は、前記第１の配線層とは異なる第２の配線層に形成されており、前記内側に配列された４行×ｎ列個の各接合部に接続される配線は、前記４行×ｎ列個の接合部のうちの内側の２行×（ｎ−２）列に配列された各接合部に接続される配線を前記４行における外側各行に配列された接合部のうちの隣り合う接合部に接続された配線の間に１本のみを通すようにして、前記第１の配線層に形成されており、前記４行×ｎ列個の接合部の外側を取り囲む環状２列に配列された各接合部に接続される配線は、当該環状２列における内側の列に配列された各接合部に接続される配線を当該環状２列における外側の列に配列された接合部のうちの隣り合う接合部に接続された配線の間に１本のみを通すようにして、前記第２の配線層に形成されている、実装基板である。
また、請求項２記載の発明は、実装基板と、行列状に整列して配列された外部端子を有し、前記実装基板に対して表面実装される半導体装置とを含む電子機器であって、前記実装基板は、前記半導体装置が対向される表面に配列され、各前記外部端子が接合される接合部と、各前記接合部に接続され、前記半導体装置が接合される領域外に引き出される配線とを備え、内側に配列された４行×ｎ列（ｎ：５以上の整数）個の各前記接合部に接続される前記配線は、第１の配線層に形成され、前記４行×ｎ列個の前記接合部の外側を取り囲む環状２列に配列された各前記接合部に接続される前記配線は、前記第１の配線層とは異なる第２の配線層に形成されており、前記内側に配列された４行×ｎ列個の各接合部に接続される配線は、前記４行×ｎ列個の接合部のうちの内側の２行×（ｎ−２）列に配列された各接合部に接続される配線を前記４行における外側各行に配列された接合部のうちの隣り合う接合部に接続された配線の間に１本のみを通すようにして、前記第１の配線層に形成されており、前記４行×ｎ列個の接合部の外側を取り囲む環状２列に配列された各接合部に接続される配線は、当該環状２列における内側の列に配列された各接合部に接続される配線を当該環状２列における外側の列に配列された接合部のうちの隣り合う接合部に接続された配線の間に１本のみを通すようにして、前記第２の配線層に形成されている、電子機器である。
実装基板において、行列状に整列して配置される接合部のうちの内側に配列された４行×ｎ列個の各接合部に接続される配線は、その内側の少なくとも２行×（ｎ−２）列に配列された各接合部に接続される配線を４行における外側各行に配列された接合部に接続される配線の間を通すことにより、１つの配線層（第１の配線層）に形成することができる。また、４行×ｎ列個の接合部の外側を取り囲む環状２列に配列された各接合部に接続される配線は、その環状２列における内側の列に配列された各接合部に接続される配線を、外側の列に配列された接合部に接続される配線の間を通すことにより、１つの配線層（第２の配線層）に形成することができる。
たとえば、接合部が８行×１３列の行列状に配列される場合、内側の４行×９列に配列された接合部に接続される配線が第１の配線層に形成され、外側の環状２列に配列された接合部に接続される配線が第２の配線層に形成される。したがって、１０４個の接合部に接続される配線を形成するための配線層が２層ですむ。前述したように、従来の１００ピン用の実装基板では、少なくとも３つの配線層を必要とするので、本発明の実装基板では、従来の１００ピン用の実装基板よりも配線層数を低減させることができる。多層配線構造の実装基板では、配線層数が多いほどコストが高くつくので、配線層数の低減により、実装基板のコストの低減を図ることができる。
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
図１は、本発明の一実施形態に係る電子機器の構成を図解的に示す断面図である。 図２は、半導体装置における外部端子の配置を示す図（半導体装置の底面図）である。 図３は、実装基板におけるランドの配置を示す平面図である。 図４は、実装基板の断面図である。 図５は、第１配線層の一部を示す平面図である。 図６は、第２配線層の一部を示す底面図である。 図７は、従来の１００ピン用の実装基板におけるランドの配置例を示す図である。
符号の説明
１ 半導体装置
２ 実装基板
１９ 外部端子
２１ ランド（接合部）
２２ 絶縁層
２３ 表側配線層
２４ 裏側配線層
２５ 配線
２８ 配線
１００ 電子機器
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る電子機器の構成を図解的に示す断面図である。
電子機器１００は、表面実装型の半導体装置１を実装基板２に表面実装した構成を有している。
半導体装置１は、半導体チップ１１と、半導体チップ１１が搭載されるインタポーザ１２と、半導体チップ１１を封止する封止樹脂１３とを備えている。
半導体チップ１１は、たとえば、液晶ディスプレイ用ドライバに接続されるタイミングコントロール回路を備えている。半導体チップ１１の最表面は、表面保護膜で覆われており、その周縁部には、複数のパッド（図示せず）が表面保護膜から露出した状態に設けられている。
インタポーザ１２は、絶縁性樹脂（たとえば、ガラスエポキシ樹脂）からなる絶縁性基板１４を備えている。
絶縁性基板１４の一方面（上面）には、その中央部に、平面視で半導体チップ１１よりも少し大きなサイズを有する矩形薄板状のアイランド１５が形成されている。また、絶縁性基板１４の一方面には、アイランド１５を取り囲む周縁部に、複数の内部端子１６が形成されている。アイランド１５および内部端子１６は、たとえば、銅などの金属からなり、導電性を有している。
アイランド１５には、たとえば、高融点はんだ（融点が２６０℃以上のはんだ）からなる接合剤１７を介して、半導体チップ１１の裏面が接合される。また、各内部端子１６は、たとえば、金細線からなるボンディングワイヤ１８を介して、半導体チップ１１の表面の各パッドに接続（ワイヤボンディング）される。これにより、半導体チップ１１は、その裏面が接合剤１７を介してアイランド１５と電気的に接続され、内部回路（図示せず）がボンディングワイヤ１８を介して内部端子１６と電気的に接続される。
絶縁性基板１４の他方面（下面）には、複数の外部端子１９が整列して配置されている。各外部端子１９は、たとえば、はんだなどの金属材料を用いてボール状に形成されている。内部端子１６と外部端子１９とは、絶縁性基板１４を厚さ方向に貫通するビアにより電気的に接続されている。このビアは、たとえば、絶縁性基板１４を貫通するビアホールを形成し、このビアホール内を金属材料（たとえば、銅）で埋め尽くすことにより形成されている。
半導体装置１が実装される実装基板（プリント配線基板）２上には、半導体装置１に備えられる外部端子１９に対応して、各外部端子１９が接続されるランド２１が配置されている。半導体装置１は、各外部端子１９を実装基板２上の各ランド２１に接続することにより、実装基板２に対する表面実装が達成される。絶縁性基板１４の一方面上の内部端子１６と他方面上の外部端子１９とが、電気的に接続されているので、外部端子１９を実装基板２上のランド２１に接続することにより、ランド２１と内部端子１６との電気的な接続を達成することができ、ひいてはランド２１と半導体チップ１１との電気的な接続を達成することができる。
図２は、半導体装置１における外部端子１９の配置を示す図（半導体装置１の底面図）である。
半導体装置１（絶縁性基板１４）の下面には、１０４個の外部端子１９が８行×１３列の行列状に整列して配置されている。言い換えれば、１０４個の外部端子１９は、４行×９列およびこれを取り囲む環状２列に配列されている。なお、図面の簡素化のため、図２では、一部の外部端子１９のみに参照符号を付している。
図３は、実装基板２におけるランド２１の配置を示す平面図である。
実装基板２の表面には、半導体装置１の外部端子１９に対応して、１０４個のランド２１が８行×１３列の行列状に整列して配置されている。なお、図面の簡素化のため、図３では、一部のランド２１のみに参照符号を付している。
図４は、実装基板２の断面図である。
実装基板２は、エポキシ樹脂などの樹脂材料からなり、基体をなす絶縁層２２と、絶縁層２２の一方面（表面）上に積層された表側配線層２３と、絶縁層２２の他方面（裏面）上に積層された裏側配線層２４とを備えている。
図５は、表側配線層２３の一部を示す平面図である。
表側配線層２３には、１０４個のランド２１と、最外の環状２列をなすランド２１（図３にハッチングを付して示す。）に接続された配線２５とが形成されている。
配線２５は、銅などの金属からなる。外側の環状１列に配列された各ランド２１に接続される配線２５は、行方向（図５の紙面における左右方向）または列方向（図５の紙面における上下方向）に沿って延び、実装基板２における半導体装置１が接合される領域（以下、単に「接合領域」という。）外に引き出されている。また、内側の環状１列に配列された各ランド２１に接続される配線２５は、外側の環状１列に配列された各ランド２１に接続される配線２５の間を通して、接合領域外に引き出されている。そして、各配線２５は、接合領域外において、実装基板２上の電源回路などに接続されている。
図４および図５に示すように、絶縁層２２には、最外の環状２列をなすランド２１の内側に配置される４行×９列個の各ランド２１（図３にハッチングを付さずに示す。）に対応づけて、絶縁層２２を厚さ方向に貫通するビア２６が形成されている。この３６個のビア２６は、それぞれ対応付けられたランド２１の近傍の位置に配置されることにより、たとえば、４行×９列の行列状に整列して配列されている。各ビア２６は、たとえば、絶縁層２２を貫通するビアホールを形成し、このビアホール内を金属材料（たとえば、銅）で埋め尽くすことにより形成することができる。
表側配線層２３には、４行×９列個の各ランド２１とこれらの各ランド２１に対応するビア２６とを接続する接続配線２７が形成されている。接続配線２７は、銅などの金属からなる。
図６は、裏側配線層２４の一部を示す底面図である。
裏側配線層２４には、各ビア２６に接続された配線２８が形成されている。配線２８は、銅などの金属からなる。４行×９列における外側各行に配列された各ビア２６に接続される配線２８は、各ビア２６から外側に向けて列方向（図６の紙面における上下方向）に沿って延びている。４行×９列における内側２行に配列された各ビア２６のうちの行方向（図６の紙面における左右方向）両端に配置される各ビア２６に接続される配線２８は、各ビア２６から外側に向けて行方向に沿って延びている。また、内側２行×７列に配列された各ビア２６に接続される配線２８は、外側各行に配列された各ビア２６に接続される配線２８の間を通して、外側に向けて延びている。そして、各配線２８は、実装基板２上の電源回路などに接続されている。
以上のように、半導体装置１では、１０４個の外部端子１９が８行×１３列の行列状に整列して配置されている。一方、半導体装置１が実装される実装基板２には、１０４個の外部端子１９に対応して、１０４個のランド２１が８行×１３列の行列状に整列して配列されている。そして、内側の４行×９列個の各ランド２１と電気的に接続される配線２８は、裏側配線層２４に形成され、その４行×９列個の各ランド２１を取り囲む環状２列に配列された各ランド２１に接続される配線２５は、表側配線層２３に形成されている。すなわち、１０４個の各ランド２１に接続される配線２５，２８は、表側配線層２３および裏側配線層２４の２層に分けて形成される。
従来の１００ピン用の実装基板では、少なくとも３つの配線層を必要とするので、実装基板２は、その従来の１００ピン用の実装基板よりも配線層数が少なくすむ。多層配線構造の実装基板では、配線層数が多いほどコストが高くつくので、配線層数の低減により、実装基板２のコストの低減を図ることができる。
なお、本発明は、他の形態で実施することもできる。たとえば、裏側配線層２４において、４行×９列における内側の２行に配列された各ビア２６のうちの行方向両端に配置される各ビア２６に接続される配線２８は、各ビア２６から外側に向けて行方向に沿って延びているとしたが、図６に破線で示すように、列方向に引き出されてもよい。
また、半導体装置１の外部端子１９が４行×９列およびこれを取り囲む環状２列に配列され、これに対応して、実装基板２のランド２１が４行×９列およびこれを取り囲む環状２列に配列された構成を取り上げた。しかしながら、外部端子１９およびランド２１は、４行×１０列およびこれを取り囲む環状２列に配列するなど、４行×９列およびこれを取り囲む環状２列に限らず、４行×ｎ列（ｎ：５以上の整数）およびこれを取り囲む環状２列に配列することができる。さらに、その外側を取り囲む環状に配列される外部端子１９およびランド２１が設けられてもよく、この場合、ランド２１に接続される配線が形成される配線層が追加して設けられる。
本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。
この出願は、２００７年２月７日に日本国特許庁に提出された特願２００７−２７９５３号に対応しており、この出願の全開示はここに引用により組み込まれるものとする。

Claims (2)

  1. 行列状に整列して配列された外部端子を有する半導体装置が実装される実装基板であって、
    前記半導体装置が対向される表面に配列され、各前記外部端子が接合される接合部と、
    各前記接合部に接続され、前記半導体装置が接合される領域外に引き出される配線とを備え、
    内側に配列された４行×ｎ列（ｎ：５以上の整数）個の各前記接合部に接続される前記配線は、第１の配線層に形成され、
    前記４行×ｎ列個の前記接合部の外側を取り囲む環状２列に配列された各前記接合部に接続される前記配線は、前記第１の配線層とは異なる第２の配線層に形成されており、
    前記内側に配列された４行×ｎ列個の各接合部に接続される配線は、前記４行×ｎ列個の接合部のうちの内側の２行×（ｎ−２）列に配列された各接合部に接続される配線を前記４行における外側各行に配列された接合部のうちの隣り合う接合部に接続された配線の間に１本のみを通すようにして、前記第１の配線層に形成されており、
    前記４行×ｎ列個の接合部の外側を取り囲む環状２列に配列された各接合部に接続される配線は、当該環状２列における内側の列に配列された各接合部に接続される配線を当該環状２列における外側の列に配列された接合部のうちの隣り合う接合部に接続された配線の間に１本のみを通すようにして、前記第２の配線層に形成されている、実装基板。
  2. 実装基板と、行列状に整列して配列された外部端子を有し、前記実装基板に対して表面実装される半導体装置とを含む電子機器であって、
    前記実装基板は、
    前記半導体装置が対向される表面に配列され、各前記外部端子が接合される接合部と、
    各前記接合部に接続され、前記半導体装置が接合される領域外に引き出される配線とを備え、
    内側に配列された４行×ｎ列（ｎ：５以上の整数）個の各前記接合部に接続される前記配線は、第１の配線層に形成され、
    前記４行×ｎ列個の前記接合部の外側を取り囲む環状２列に配列された各前記接合部に接続される前記配線は、前記第１の配線層とは異なる第２の配線層に形成されており、
    前記内側に配列された４行×ｎ列個の各接合部に接続される配線は、前記４行×ｎ列個の接合部のうちの内側の２行×（ｎ−２）列に配列された各接合部に接続される配線を前記４行における外側各行に配列された接合部のうちの隣り合う接合部に接続された配線の間に１本のみを通すようにして、前記第１の配線層に形成されており、
    前記４行×ｎ列個の接合部の外側を取り囲む環状２列に配列された各接合部に接続される配線は、当該環状２列における内側の列に配列された各接合部に接続される配線を当該環状２列における外側の列に配列された接合部のうちの隣り合う接合部に接続された配線の間に１本のみを通すようにして、前記第２の配線層に形成されている、電子機器。
JP2008557070A 2007-02-07 2008-01-29 実装基板および電子機器 Active JP5107270B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008557070A JP5107270B2 (ja) 2007-02-07 2008-01-29 実装基板および電子機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007027953 2007-02-07
JP2007027953 2007-02-07
PCT/JP2008/051250 WO2008096633A1 (ja) 2007-02-07 2008-01-29 実装基板および電子機器
JP2008557070A JP5107270B2 (ja) 2007-02-07 2008-01-29 実装基板および電子機器

Publications (2)

Publication Number Publication Date
JPWO2008096633A1 JPWO2008096633A1 (ja) 2010-05-20
JP5107270B2 true JP5107270B2 (ja) 2012-12-26

Family

ID=39681544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008557070A Active JP5107270B2 (ja) 2007-02-07 2008-01-29 実装基板および電子機器

Country Status (5)

Country Link
US (1) US7939951B2 (ja)
JP (1) JP5107270B2 (ja)
CN (1) CN101601129B (ja)
TW (1) TWI433281B (ja)
WO (1) WO2008096633A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5955216B2 (ja) * 2012-12-30 2016-07-20 京セラ株式会社 プローブカード用配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013026A (ja) * 1996-06-19 1998-01-16 Ibiden Co Ltd 多層プリント配線板
JPH11260956A (ja) * 1998-03-11 1999-09-24 Shinko Electric Ind Co Ltd 多層回路基板
JP2000150735A (ja) * 1998-11-17 2000-05-30 Lucent Technol Inc 回路組立体および集積回路デバイスに放熱器を接続する方法
JP2006066753A (ja) * 2004-08-30 2006-03-09 Hirose Electric Co Ltd 伝送回路基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952726A (en) * 1996-11-12 1999-09-14 Lsi Logic Corporation Flip chip bump distribution on die
US6285560B1 (en) * 1999-09-20 2001-09-04 Texas Instruments Incorporated Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified
CN1369122A (zh) * 2000-06-12 2002-09-11 三菱电机株式会社 插件连接装置、包含它的安装基板和包含它们的电子设备
US6770963B1 (en) * 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
JP4137929B2 (ja) * 2005-09-30 2008-08-20 シャープ株式会社 半導体装置
JP2009123993A (ja) * 2007-11-16 2009-06-04 Nec Electronics Corp 半導体集積回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013026A (ja) * 1996-06-19 1998-01-16 Ibiden Co Ltd 多層プリント配線板
JPH11260956A (ja) * 1998-03-11 1999-09-24 Shinko Electric Ind Co Ltd 多層回路基板
JP2000150735A (ja) * 1998-11-17 2000-05-30 Lucent Technol Inc 回路組立体および集積回路デバイスに放熱器を接続する方法
JP2006066753A (ja) * 2004-08-30 2006-03-09 Hirose Electric Co Ltd 伝送回路基板

Also Published As

Publication number Publication date
CN101601129B (zh) 2011-08-17
TW200845338A (en) 2008-11-16
JPWO2008096633A1 (ja) 2010-05-20
TWI433281B (zh) 2014-04-01
US20100314770A1 (en) 2010-12-16
WO2008096633A1 (ja) 2008-08-14
US7939951B2 (en) 2011-05-10
CN101601129A (zh) 2009-12-09

Similar Documents

Publication Publication Date Title
US20180012831A1 (en) Semiconductor device
JP4512545B2 (ja) 積層型半導体モジュール
JP5185885B2 (ja) 配線基板および半導体装置
US11127341B2 (en) Light emitting module and display device
JP2008091714A (ja) 半導体装置
JP2006339596A (ja) インタポーザおよび半導体装置
KR20020000325A (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
JP2009054860A (ja) チップ型半導体装置
JP2000232180A (ja) 配線基板および半導体装置
KR20070076188A (ko) 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
JP5107270B2 (ja) 実装基板および電子機器
US11670574B2 (en) Semiconductor device
JP2009043786A (ja) 実装基板および電子部品
TWI764760B (zh) 電子裝置
US11189597B2 (en) Chip on film package
US20200402901A1 (en) Semiconductor device and mounting structure thereof
JP4640950B2 (ja) 半導体装置
WO2015033509A1 (ja) プリント配線板およびそれを備えた半導体装置
JP2009130074A (ja) 半導体装置
JPH11111882A (ja) Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置
JP2015115567A (ja) 電子装置
CN114765924A (zh) 电子装置
TW202329349A (zh) 基板和半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121003

R150 Certificate of patent or registration of utility model

Ref document number: 5107270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250