JPH11260956A - 多層回路基板 - Google Patents
多層回路基板Info
- Publication number
- JPH11260956A JPH11260956A JP5915398A JP5915398A JPH11260956A JP H11260956 A JPH11260956 A JP H11260956A JP 5915398 A JP5915398 A JP 5915398A JP 5915398 A JP5915398 A JP 5915398A JP H11260956 A JPH11260956 A JP H11260956A
- Authority
- JP
- Japan
- Prior art keywords
- lands
- land
- circuit board
- circuit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 実装面に格子状に電極を配置した電子部品を
搭載する多層回路基板の層数を減らし、多層回路基板の
製造を容易にし歩留りを向上させる。 【解決手段】 実装面側に縦横の格子状配列で多数個の
電極が配列された電子部品の前記電極の配置と同一の配
置で形成されたランド１４と、一端が前記ランド１４に
接続され他端が前記ランドが配列された領域内から外側
に引き出されて形成された回路パターン１２とを有する
回路基板を複数枚積層し、層間のランド１４をビアを介
して電気的に接続して成る多層回路基板において、前記
回路基板のうち特定の回路基板の最外周のランド１４
ａ、１４ｂを、当該回路基板の直上に積層された回路基
板の前記最外周のランドと対応するランドの配列方向に
直交する方向で、かつ該対応するランドの配列に対して
互い違いに偏位させて配列することにより、前記最外周
の隣接するランド１４ａ、１４ｂ間から少なくとも２本
の回路パターン１２を引き出したことを特徴とする。
搭載する多層回路基板の層数を減らし、多層回路基板の
製造を容易にし歩留りを向上させる。 【解決手段】 実装面側に縦横の格子状配列で多数個の
電極が配列された電子部品の前記電極の配置と同一の配
置で形成されたランド１４と、一端が前記ランド１４に
接続され他端が前記ランドが配列された領域内から外側
に引き出されて形成された回路パターン１２とを有する
回路基板を複数枚積層し、層間のランド１４をビアを介
して電気的に接続して成る多層回路基板において、前記
回路基板のうち特定の回路基板の最外周のランド１４
ａ、１４ｂを、当該回路基板の直上に積層された回路基
板の前記最外周のランドと対応するランドの配列方向に
直交する方向で、かつ該対応するランドの配列に対して
互い違いに偏位させて配列することにより、前記最外周
の隣接するランド１４ａ、１４ｂ間から少なくとも２本
の回路パターン１２を引き出したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は格子状に配列された
接続電極を有する半導体チップあるいはエリアアレイ状
に外部接続端子が配列された半導体装置等の電子部品を
搭載するための多層回路基板に関する。
接続電極を有する半導体チップあるいはエリアアレイ状
に外部接続端子が配列された半導体装置等の電子部品を
搭載するための多層回路基板に関する。
【０００２】
【従来の技術】最近の半導体装置ではロジックデバイス
の高機能化、高密度化が進み、入出力数が増大して実装
密度がさらに高まっている。このため半導体チップの電
極形成面で格子状に電極を配列して電極を形成するスペ
ースの不足を補う製品が提供されるようになってきた。
図６は通常のフリップチップ接続により半導体チップ４
を回路基板５に搭載した例である。この半導体チップ４
は周縁部に電極６を配列したもので、一つの平面ですべ
ての電極６と回路パターン７とを接続している。
の高機能化、高密度化が進み、入出力数が増大して実装
密度がさらに高まっている。このため半導体チップの電
極形成面で格子状に電極を配列して電極を形成するスペ
ースの不足を補う製品が提供されるようになってきた。
図６は通常のフリップチップ接続により半導体チップ４
を回路基板５に搭載した例である。この半導体チップ４
は周縁部に電極６を配列したもので、一つの平面ですべ
ての電極６と回路パターン７とを接続している。
【０００３】図７は半導体チップを搭載する回路基板に
設けたランド８と回路パターン７の形成例である。この
例ではランド８を２列に配列し、内側のランド８に接続
する回路パターン７を外側の隣接するランド８の中間か
ら引き出すことによって一平面ですべてのランド８から
回路パターン７を引き出している。しかしながら、電極
形成面に多数列で電極を配列したような場合には、ラン
ド間隔やランド数にもよるが一つの平面ですべてのラン
ドから配線を引き出すことができなくなる。
設けたランド８と回路パターン７の形成例である。この
例ではランド８を２列に配列し、内側のランド８に接続
する回路パターン７を外側の隣接するランド８の中間か
ら引き出すことによって一平面ですべてのランド８から
回路パターン７を引き出している。しかしながら、電極
形成面に多数列で電極を配列したような場合には、ラン
ド間隔やランド数にもよるが一つの平面ですべてのラン
ドから配線を引き出すことができなくなる。
【０００４】このような問題を解決する方法として、半
導体チップを搭載する回路基板を多層に形成し、積層す
る各回路基板で回路パターンを適宜配置することによっ
て半導体チップのすべての電極に回路パターンを接続す
る方法がある。図８は多層回路基板に格子状に多数個の
電極６を配列した半導体チップ４を搭載した例である。
このような多層回路基板を用いれば格子状に配列された
すべての電極６と回路パターン７、７ａとを電気的に接
続して外部接続端子９と電極６とを電気的に接続するこ
とができる。同図で７ａは内層の回路パターン、５ａ〜
５ｄは第１層〜第４層の回路基板である。
導体チップを搭載する回路基板を多層に形成し、積層す
る各回路基板で回路パターンを適宜配置することによっ
て半導体チップのすべての電極に回路パターンを接続す
る方法がある。図８は多層回路基板に格子状に多数個の
電極６を配列した半導体チップ４を搭載した例である。
このような多層回路基板を用いれば格子状に配列された
すべての電極６と回路パターン７、７ａとを電気的に接
続して外部接続端子９と電極６とを電気的に接続するこ
とができる。同図で７ａは内層の回路パターン、５ａ〜
５ｄは第１層〜第４層の回路基板である。
【０００５】
【発明が解決しようとする課題】上記のように、電極を
格子状に配列した半導体チップを回路基板に搭載する場
合、電極数がそれほど多くない場合は回路基板を２層程
度積層した多層回路基板ですむのであるが、３０×３０
ピン、４０×４０ピンといったきわめて多くの電極を配
列した半導体チップを搭載するような場合には、６〜１
０層といった多くの層数が必要になってくる。
格子状に配列した半導体チップを回路基板に搭載する場
合、電極数がそれほど多くない場合は回路基板を２層程
度積層した多層回路基板ですむのであるが、３０×３０
ピン、４０×４０ピンといったきわめて多くの電極を配
列した半導体チップを搭載するような場合には、６〜１
０層といった多くの層数が必要になってくる。
【０００６】高密度に回路パターンが形成された回路基
板を積層して多層回路基板を構成する場合は、ビルドア
ップ法等の高密度配線方法が利用される。しかし、多層
回路基板の製造では製品の歩留り、信頼性、製造コスト
の点で大きな問題がある。すなわち、回路基板を多層に
形成する場合は、１層ごとに回路パターンと層間で回路
パターンを電気的に接続するためのビアを形成して順次
積み上げていくようにするから、その製造プロセスには
きわめて高精度が要求され、現在においても必ずしも信
頼性は高くない。そして、多層に形成する場合はすべて
の層で不良がないことが要求されるため、技術的な困難
さが増大するという問題点がある。
板を積層して多層回路基板を構成する場合は、ビルドア
ップ法等の高密度配線方法が利用される。しかし、多層
回路基板の製造では製品の歩留り、信頼性、製造コスト
の点で大きな問題がある。すなわち、回路基板を多層に
形成する場合は、１層ごとに回路パターンと層間で回路
パターンを電気的に接続するためのビアを形成して順次
積み上げていくようにするから、その製造プロセスには
きわめて高精度が要求され、現在においても必ずしも信
頼性は高くない。そして、多層に形成する場合はすべて
の層で不良がないことが要求されるため、技術的な困難
さが増大するという問題点がある。
【０００７】したがって、多層回路基板を歩留りよく製
造する方法として、配線層の層数を減らすことがきわめ
て有効になる。本発明は実装面側に４０×４０ピンとい
った多ピンで格子状に電極を配置した半導体チップ、あ
るいは実装面側に格子状に電極を配置した半導体装置等
の電子部品を搭載する多層回路基板に関するものであ
り、これらの半導体チップあるいは半導体装置等を搭載
する多層回路基板として、回路基板の積層数を減らし、
これによって多層回路基板の製造歩留りを向上させ、信
頼性の高い製品として提供できるようにすることを目的
としている。
造する方法として、配線層の層数を減らすことがきわめ
て有効になる。本発明は実装面側に４０×４０ピンとい
った多ピンで格子状に電極を配置した半導体チップ、あ
るいは実装面側に格子状に電極を配置した半導体装置等
の電子部品を搭載する多層回路基板に関するものであ
り、これらの半導体チップあるいは半導体装置等を搭載
する多層回路基板として、回路基板の積層数を減らし、
これによって多層回路基板の製造歩留りを向上させ、信
頼性の高い製品として提供できるようにすることを目的
としている。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、実装面側に縦横
の格子状配列で多数個の電極が配列された電子部品の前
記電極の配置と同一の配置で形成されたランドと、一端
が前記ランドに接続され他端が前記ランドが配列された
領域内から外側に引き出されて形成された回路パターン
とを有する回路基板を複数枚積層し、層間のランドをビ
アを介して電気的に接続して成る多層回路基板におい
て、前記回路基板のうち特定の回路基板の最外周のラン
ドを、当該回路基板の直上に積層された回路基板の前記
最外周のランドと対応するランドの配列方向に直交する
方向で、かつ該対応するランドの配列に対して互い違い
に偏位させて配列することにより、前記最外周の隣接す
るランド間から少なくとも２本の回路パターンを引き出
したことを特徴とする。
するため次の構成を備える。すなわち、実装面側に縦横
の格子状配列で多数個の電極が配列された電子部品の前
記電極の配置と同一の配置で形成されたランドと、一端
が前記ランドに接続され他端が前記ランドが配列された
領域内から外側に引き出されて形成された回路パターン
とを有する回路基板を複数枚積層し、層間のランドをビ
アを介して電気的に接続して成る多層回路基板におい
て、前記回路基板のうち特定の回路基板の最外周のラン
ドを、当該回路基板の直上に積層された回路基板の前記
最外周のランドと対応するランドの配列方向に直交する
方向で、かつ該対応するランドの配列に対して互い違い
に偏位させて配列することにより、前記最外周の隣接す
るランド間から少なくとも２本の回路パターンを引き出
したことを特徴とする。
【０００９】また、前記特定の回路基板における最外周
のランドの偏位量を、直上に積層された回路基板の前記
最外周のランドと対応するランド位置に対して等しくし
たことを特徴とする。また、前記回路基板におけるラン
ドピッチｐ、回路パターンの線幅ｗ、回路パターンの間
隔ｓ、ランド径ｃ、ランドを偏位させる最小偏位量Δｙ
min 、最大偏位量Δｙmax として、ランドの偏位量Δｙ
を以下の式で表される範囲としたことを特徴とする請求
項２記載の多層回路基板。 Δｙmin ＝（（ｗ＋ｓ＋ｐ）2 −ｐ2 ）1/2 ÷２ Δｙmax ＝ｐ−ｓ−ｃ Δｙmin ≦Δｙ≦Δｙmax
のランドの偏位量を、直上に積層された回路基板の前記
最外周のランドと対応するランド位置に対して等しくし
たことを特徴とする。また、前記回路基板におけるラン
ドピッチｐ、回路パターンの線幅ｗ、回路パターンの間
隔ｓ、ランド径ｃ、ランドを偏位させる最小偏位量Δｙ
min 、最大偏位量Δｙmax として、ランドの偏位量Δｙ
を以下の式で表される範囲としたことを特徴とする請求
項２記載の多層回路基板。 Δｙmin ＝（（ｗ＋ｓ＋ｐ）2 −ｐ2 ）1/2 ÷２ Δｙmax ＝ｐ−ｓ−ｃ Δｙmin ≦Δｙ≦Δｙmax
【００１０】また、電子部品が搭載される側の第１層目
の回路基板の最外周のランドから回路パターンを引き出
すとともに、その内側の１列のランドから前記最外周の
隣接するランド間を通して回路パターンを引き出し、第
２層目の回路基板の最外周のランドを、前記第１層目の
回路基板の前記最外周のランドと対応するランドの配列
方向に直交する方向で、かつ該対応するランドの配列に
対して互い違いに偏位させ、当該回路基板の最外周のラ
ンドと、その内側の２列のランドから回路パターンを引
き出し、第３層目の回路基板の最外周のランドとその内
側の１列のランドから回路パターンを引き出したことを
特徴とする。また、第４層以上に積層される各層の回路
基板に形成されるランドおよび回路パターンの配置を、
前記第２層および第３層でのランドおよび回路パターン
の配置を繰り返した構成としたことを特徴とする。
の回路基板の最外周のランドから回路パターンを引き出
すとともに、その内側の１列のランドから前記最外周の
隣接するランド間を通して回路パターンを引き出し、第
２層目の回路基板の最外周のランドを、前記第１層目の
回路基板の前記最外周のランドと対応するランドの配列
方向に直交する方向で、かつ該対応するランドの配列に
対して互い違いに偏位させ、当該回路基板の最外周のラ
ンドと、その内側の２列のランドから回路パターンを引
き出し、第３層目の回路基板の最外周のランドとその内
側の１列のランドから回路パターンを引き出したことを
特徴とする。また、第４層以上に積層される各層の回路
基板に形成されるランドおよび回路パターンの配置を、
前記第２層および第３層でのランドおよび回路パターン
の配置を繰り返した構成としたことを特徴とする。
【００１１】
【発明の実施の形態】以下、本発明に係る多層回路基板
の実施形態について、添付図面とともに詳細に説明す
る。本実施形態の多層回路基板は、多層に積層される各
回路基板に配置するランドの配置を工夫することによっ
て効率的に回路パターンを引き出せるようにし、結果と
して多層回路基板で必要とする回路基板の層数を減らす
ことを特徴とする。
の実施形態について、添付図面とともに詳細に説明す
る。本実施形態の多層回路基板は、多層に積層される各
回路基板に配置するランドの配置を工夫することによっ
て効率的に回路パターンを引き出せるようにし、結果と
して多層回路基板で必要とする回路基板の層数を減らす
ことを特徴とする。
【００１２】図１は本実施形態の多層回路基板を構成す
る第１層の回路基板でのランド１０の配置とランド１０
から引き出した回路パターン１２の配置例を示す。図で
は回路基板に配置した複数個のランド１０のうちの一部
分を示す。なお、第１層のランド１０と電気的に接続す
る第２層目以降の受けランドについても本明細書ではラ
ンドと称することにする。第１層の回路基板には格子状
に電極を配置した半導体チップあるいは格子状に電極を
配置した半導体装置等の電子部品を搭載するから、ラン
ド１０はこれらの電極配置と同一の格子状に配列され
る。
る第１層の回路基板でのランド１０の配置とランド１０
から引き出した回路パターン１２の配置例を示す。図で
は回路基板に配置した複数個のランド１０のうちの一部
分を示す。なお、第１層のランド１０と電気的に接続す
る第２層目以降の受けランドについても本明細書ではラ
ンドと称することにする。第１層の回路基板には格子状
に電極を配置した半導体チップあるいは格子状に電極を
配置した半導体装置等の電子部品を搭載するから、ラン
ド１０はこれらの電極配置と同一の格子状に配列され
る。
【００１３】本実施形態でこの第１層目の回路基板でラ
ンド１０から引き出す回路パターン１２は、図７に示す
従来例と同様の引き出し方法によるもので、最外列のラ
ンド１０ａとその内側のランド１０ｂの２列のランドか
ら回路パターン１２を引き出す。すなわち、最外列のラ
ンド１０ａからはそのまま外方に回路パターン１２を引
き出し、その内側のランド１０ｂについては最外列で隣
接するランド１０ａの中間を通して回路パターン１２を
引き出す。
ンド１０から引き出す回路パターン１２は、図７に示す
従来例と同様の引き出し方法によるもので、最外列のラ
ンド１０ａとその内側のランド１０ｂの２列のランドか
ら回路パターン１２を引き出す。すなわち、最外列のラ
ンド１０ａからはそのまま外方に回路パターン１２を引
き出し、その内側のランド１０ｂについては最外列で隣
接するランド１０ａの中間を通して回路パターン１２を
引き出す。
【００１４】第１層の回路基板でこのように外周の２列
のランド１０ａ、１０ｂから回路パターン１２を引き出
したとすると、次の第２層の回路基板では第１層の配列
を基準にすると最外列から３列目とその内側のランド１
０について回路パターン１２を引き出せばよい。第２層
目の回路基板では第１層での３列目とその内側のすべて
のランド１０と電気的に接続してランドを設ける。この
ように多層回路基板の各層に形成するランドは当該層以
前に回路パターン１２が接続された以外の残りのもので
あり、図８に示すように、実装面から離れるにしたがっ
て引き出し対象のランドの数は減っていく。
のランド１０ａ、１０ｂから回路パターン１２を引き出
したとすると、次の第２層の回路基板では第１層の配列
を基準にすると最外列から３列目とその内側のランド１
０について回路パターン１２を引き出せばよい。第２層
目の回路基板では第１層での３列目とその内側のすべて
のランド１０と電気的に接続してランドを設ける。この
ように多層回路基板の各層に形成するランドは当該層以
前に回路パターン１２が接続された以外の残りのもので
あり、図８に示すように、実装面から離れるにしたがっ
て引き出し対象のランドの数は減っていく。
【００１５】ところで、回路基板を積層して層間でラン
ドを電気的に接続する場合、上下の回路基板でランドを
配置する位置を完全に一致させて接続する方法もある
が、一般的には図２に示すように上層のランド１０Ａに
対し下層のランド１０Ｂが横に偏位して配列される。こ
れは、はんだボール等の外部接続端子を接合する接合面
積を確保するため、スルーホール２０をランド１０の周
縁近傍に配置してスルーホール２０とランド１０とを偏
位させた配置にするからである。上層と下層のランド１
０の偏位量はおよそランド１０の直径程度であり、下層
のランド１０Ｂは上層のランド１０Ａに対してランド１
つ分程度横に平行移動して配列される。なお、ランドは
矩形エリアに配列されるから、ランド１０が平行移動す
る方向は、４つの各辺に対応して各々辺方向に直交する
方向となる。
ドを電気的に接続する場合、上下の回路基板でランドを
配置する位置を完全に一致させて接続する方法もある
が、一般的には図２に示すように上層のランド１０Ａに
対し下層のランド１０Ｂが横に偏位して配列される。こ
れは、はんだボール等の外部接続端子を接合する接合面
積を確保するため、スルーホール２０をランド１０の周
縁近傍に配置してスルーホール２０とランド１０とを偏
位させた配置にするからである。上層と下層のランド１
０の偏位量はおよそランド１０の直径程度であり、下層
のランド１０Ｂは上層のランド１０Ａに対してランド１
つ分程度横に平行移動して配列される。なお、ランドは
矩形エリアに配列されるから、ランド１０が平行移動す
る方向は、４つの各辺に対応して各々辺方向に直交する
方向となる。
【００１６】図３は第２層の回路基板のランド１４およ
び回路パターン１２の配置を示す。上述したように、第
２層の回路基板では第１層の回路基板のランド配置に対
してランド１つ分程度、横に偏位して配列されるが、第
２層のランド１４の配列で特徴とする点は、最外列に配
置されるランド１４ａをすべて同一方向に偏位させるの
ではなく、１つおきに、偏位方向を他のランド１４ｂの
偏位方向とは１８０°逆向きにすることにある。すなわ
ち、第２層では第１層のランド１０の配置に対してラン
ド１４を辺方向に直交する向きで内側に向けて偏位させ
るが、最外列で一つおきにとったランド１４ａについて
は、他のランド１４ｂとは逆に外向きに偏位させる配置
とする。
び回路パターン１２の配置を示す。上述したように、第
２層の回路基板では第１層の回路基板のランド配置に対
してランド１つ分程度、横に偏位して配列されるが、第
２層のランド１４の配列で特徴とする点は、最外列に配
置されるランド１４ａをすべて同一方向に偏位させるの
ではなく、１つおきに、偏位方向を他のランド１４ｂの
偏位方向とは１８０°逆向きにすることにある。すなわ
ち、第２層では第１層のランド１０の配置に対してラン
ド１４を辺方向に直交する向きで内側に向けて偏位させ
るが、最外列で一つおきにとったランド１４ａについて
は、他のランド１４ｂとは逆に外向きに偏位させる配置
とする。
【００１７】図３で１０は第１層で回路パターン１２が
接続されていないランド１０の配置位置を示す。１４は
第２層に形成されたランドであるが、図のように、第２
層で最外列で一つおきに配置されるランド１４ａについ
ては、第２層での他のランド１４ｂの偏位方向とは逆に
外向きに偏位している。最外列のランド１４ａ、１４ｂ
をこのように配列したことにより、ランド１４ａ、１４
ｂはジグザグ状の平面配置となる。
接続されていないランド１０の配置位置を示す。１４は
第２層に形成されたランドであるが、図のように、第２
層で最外列で一つおきに配置されるランド１４ａについ
ては、第２層での他のランド１４ｂの偏位方向とは逆に
外向きに偏位している。最外列のランド１４ａ、１４ｂ
をこのように配列したことにより、ランド１４ａ、１４
ｂはジグザグ状の平面配置となる。
【００１８】このように、第２層で最外列に配列される
ランド１４ａ、１４ｂをジグザグ状に配列するのは、ラ
ンド１４ａ、１４ｂを互いに逆向きに偏位させることに
よって隣接するランド１４ａ、１４ｂの間隔を広げ、こ
れによって隣接するランド１４ａ、１４ｂの間に回路パ
ターン１２を２本ずつ通すことができるようにするため
である。ランドが正規の格子状に配列されている場合
で、隣接するランド間には１本の回路パターン１２しか
通せない条件の場合であっても、ランド１４ａ、１４ｂ
をジグザグ配置とすることで隣接するランド１４ａ、１
４ｂの間に回路パターン１２を２本通すことを可能と
し、これによって、回路パターン１２の引き出し効率を
上げることを可能とする。
ランド１４ａ、１４ｂをジグザグ状に配列するのは、ラ
ンド１４ａ、１４ｂを互いに逆向きに偏位させることに
よって隣接するランド１４ａ、１４ｂの間隔を広げ、こ
れによって隣接するランド１４ａ、１４ｂの間に回路パ
ターン１２を２本ずつ通すことができるようにするため
である。ランドが正規の格子状に配列されている場合
で、隣接するランド間には１本の回路パターン１２しか
通せない条件の場合であっても、ランド１４ａ、１４ｂ
をジグザグ配置とすることで隣接するランド１４ａ、１
４ｂの間に回路パターン１２を２本通すことを可能と
し、これによって、回路パターン１２の引き出し効率を
上げることを可能とする。
【００１９】すなわち、第２層でランド１４を配列する
場合、第１層のランド１０の格子配列を保ったまま平行
移動して配列したのでは回路パターン１２の引き出し効
率を上げることはできないが、ランド１４を本実施形態
のように配列することによって回路パターン１２の引き
出し効率を上げることが可能になる。本実施形態では最
外列のランド１４ａ、１４ｂの間隔を広げ、これによっ
て隣接するランド１４ａ、１４ｂの間で２本の回路パタ
ーン１２を引き出すことを可能とし、これによって、図
３に示すように、第２層では外周から３列分のランド１
４について回路パターン１２を引き出すことが可能とな
った。なお、実施形態では逆向きに偏位させるランド１
４ａについての第１層で対応するランドを基準にした偏
位量を通常に偏位する他のランドの偏位量と等しく設定
したが、逆向きに偏位させる際の偏位量は隣接するラン
ド１４ａ、１４ｂの間隔を広げて回路パターン１２を通
すスペースを十分に確保することが目的であるから、共
通の偏位量と必ずしも一致させなければならないわけで
はない。
場合、第１層のランド１０の格子配列を保ったまま平行
移動して配列したのでは回路パターン１２の引き出し効
率を上げることはできないが、ランド１４を本実施形態
のように配列することによって回路パターン１２の引き
出し効率を上げることが可能になる。本実施形態では最
外列のランド１４ａ、１４ｂの間隔を広げ、これによっ
て隣接するランド１４ａ、１４ｂの間で２本の回路パタ
ーン１２を引き出すことを可能とし、これによって、図
３に示すように、第２層では外周から３列分のランド１
４について回路パターン１２を引き出すことが可能とな
った。なお、実施形態では逆向きに偏位させるランド１
４ａについての第１層で対応するランドを基準にした偏
位量を通常に偏位する他のランドの偏位量と等しく設定
したが、逆向きに偏位させる際の偏位量は隣接するラン
ド１４ａ、１４ｂの間隔を広げて回路パターン１２を通
すスペースを十分に確保することが目的であるから、共
通の偏位量と必ずしも一致させなければならないわけで
はない。
【００２０】図４は最外列のランド１４ａ、１４ｂをジ
グザグ配置として回路パターン１２の引き出し本数を増
やす例を示す。図４(a) はランド全体を単に平行移動さ
せてランド１４を配列した場合、図４(b) はランド１４
ａ、１４ｂをジグザグ配列とした場合である。図４(a)
の正規の格子状配列の場合には隣接するランド１４の中
間には回路パターン１２は１本しか通せないのに対し
て、ジグザグ状に配列したことによって隣接するランド
１４ａ、１４ｂの中間に２本の回路パターン１２を通す
ことが可能となる。
グザグ配置として回路パターン１２の引き出し本数を増
やす例を示す。図４(a) はランド全体を単に平行移動さ
せてランド１４を配列した場合、図４(b) はランド１４
ａ、１４ｂをジグザグ配列とした場合である。図４(a)
の正規の格子状配列の場合には隣接するランド１４の中
間には回路パターン１２は１本しか通せないのに対し
て、ジグザグ状に配列したことによって隣接するランド
１４ａ、１４ｂの中間に２本の回路パターン１２を通す
ことが可能となる。
【００２１】一般に、隣接するランド間に１本以上の回
路パターンを通すことができる条件は、ランドのピッチ
（中心間距離）ｐ、回路パターンの線幅ｗ、回路パター
ンの間隔ｓ、ランドの径ｃとして、次式によって与えら
れる。 ｐ＞ ｗ＋２ｓ＋ｃ 格子状配列で隣接するランド間に１本のみしか回路パタ
ーンを通すことができない条件は上記条件に次の条件が
付加される。 ｐ＜ ２ｗ＋３ｓ＋ｃ
路パターンを通すことができる条件は、ランドのピッチ
（中心間距離）ｐ、回路パターンの線幅ｗ、回路パター
ンの間隔ｓ、ランドの径ｃとして、次式によって与えら
れる。 ｐ＞ ｗ＋２ｓ＋ｃ 格子状配列で隣接するランド間に１本のみしか回路パタ
ーンを通すことができない条件は上記条件に次の条件が
付加される。 ｐ＜ ２ｗ＋３ｓ＋ｃ
【００２２】したがって、隣接するランド間に１本しか
回路パターンを通せないとき、隣接するランドをｙ方向
で互いに逆方向に偏位させることにより、隣接するラン
ド間に２本の回路パターンを通すことができるために必
要な最小のランド間距離（図４(b) に示すようにジグザ
グ配置したランドの中心間距離をｑとする）ｑmin とｙ
方向の最小偏位量Δｙmin は次式で与えられる。 ｑmin ＝ ｐ＋ｗ＋ｓ ｑmin ＝（ｐ2 ＋（２Δｙmin ）2 ）1/2 であるから、
Δｙmin について書きかえると、 Δｙmin ＝（（ｗ＋ｓ＋ｐ）2 −ｐ2 ）1/2 ÷２ となる。また、ｙ方向に偏位させる際に移動可能な最大
偏位量Δｙmax は、隣接層でのランド位置関係を考慮し
て Δｙmax ＝ｐ−ｓ−ｃ となる。この結果、設計可能なΔｙは、Δｙmin ≦Δｙ
≦Δｙmax によって与えられる。
回路パターンを通せないとき、隣接するランドをｙ方向
で互いに逆方向に偏位させることにより、隣接するラン
ド間に２本の回路パターンを通すことができるために必
要な最小のランド間距離（図４(b) に示すようにジグザ
グ配置したランドの中心間距離をｑとする）ｑmin とｙ
方向の最小偏位量Δｙmin は次式で与えられる。 ｑmin ＝ ｐ＋ｗ＋ｓ ｑmin ＝（ｐ2 ＋（２Δｙmin ）2 ）1/2 であるから、
Δｙmin について書きかえると、 Δｙmin ＝（（ｗ＋ｓ＋ｐ）2 −ｐ2 ）1/2 ÷２ となる。また、ｙ方向に偏位させる際に移動可能な最大
偏位量Δｙmax は、隣接層でのランド位置関係を考慮し
て Δｙmax ＝ｐ−ｓ−ｃ となる。この結果、設計可能なΔｙは、Δｙmin ≦Δｙ
≦Δｙmax によって与えられる。
【００２３】したがって、ランド間に１本の回路パター
ンしか通せない条件の場合でも、最外列のランドをジグ
ザグ状に配列し、そのｙ方向の偏位量Δｙを上記のΔｙ
min以上とすることにより、最外列のランド間で２本以
上の回路パターンを通すことが可能になる。図３はこの
ような条件を満足する場合で、最外列でジグザグ配列さ
れたランド１４ａ、１４ｂ間に２本ずつ回路パターン１
２を通して配置した例である。
ンしか通せない条件の場合でも、最外列のランドをジグ
ザグ状に配列し、そのｙ方向の偏位量Δｙを上記のΔｙ
min以上とすることにより、最外列のランド間で２本以
上の回路パターンを通すことが可能になる。図３はこの
ような条件を満足する場合で、最外列でジグザグ配列さ
れたランド１４ａ、１４ｂ間に２本ずつ回路パターン１
２を通して配置した例である。
【００２４】なお、図３からわかるように、最外列でジ
グザグ配列された外側のランド１４ａ間に配置される回
路パターン１２は５本である。すなわち、外側のランド
１４ａに挟まれたランド１４ｂから１本の回路パターン
１２が引き出され、斜め配置されたランド１４ａとラン
ド１４ｂとの間から２本の回路パターン１２が引き出さ
れることによって、隣接した外側のランド１４ａ間には
５本の回路パターン１２が配置される。
グザグ配列された外側のランド１４ａ間に配置される回
路パターン１２は５本である。すなわち、外側のランド
１４ａに挟まれたランド１４ｂから１本の回路パターン
１２が引き出され、斜め配置されたランド１４ａとラン
ド１４ｂとの間から２本の回路パターン１２が引き出さ
れることによって、隣接した外側のランド１４ａ間には
５本の回路パターン１２が配置される。
【００２５】このように、回路パターン１２の設計にあ
たっては、最外列のランド１４ａ間に所要本数の回路パ
ターン１２が配置できる条件が満足されることを考慮す
る必要がある。図３に示す例では、基準となる格子配列
から一つおきにランドを選択した場合に、その選択した
ランド間に５本の回路パターンが配置できる条件が満足
できればよい。
たっては、最外列のランド１４ａ間に所要本数の回路パ
ターン１２が配置できる条件が満足されることを考慮す
る必要がある。図３に示す例では、基準となる格子配列
から一つおきにランドを選択した場合に、その選択した
ランド間に５本の回路パターンが配置できる条件が満足
できればよい。
【００２６】ランドが均等間隔で配列された正規格子
で、ランドがｎ個並んだ配置で、両端のランドを除いて
中間の（ｎ−２）個のランドがないとした場合、両端の
ランドを除いて両端のランド間に配置することができる
配線の数をｍとすると、ｍは次式で与えられる。 ｍ＝｛ｐ×（ｎ−１）−ｃ−ｓ｝÷（ｗ＋ｓ）
で、ランドがｎ個並んだ配置で、両端のランドを除いて
中間の（ｎ−２）個のランドがないとした場合、両端の
ランドを除いて両端のランド間に配置することができる
配線の数をｍとすると、ｍは次式で与えられる。 ｍ＝｛ｐ×（ｎ−１）−ｃ−ｓ｝÷（ｗ＋ｓ）
【００２７】この条件を図３の例に適用すると、ランド
が３個並んだ配置でランド間に５本の回路パターン１２
が配置される必要があるから、ｎ＝３の場合で、ｍ＞５
を満足しなければならない。すなわち、 （２ｐ−ｃ−ｓ）÷（ｗ＋ｓ）＞５ ｐ＞（５ｗ＋６ｓ＋ｃ）÷２ となる条件を満足するものでなければならない。
が３個並んだ配置でランド間に５本の回路パターン１２
が配置される必要があるから、ｎ＝３の場合で、ｍ＞５
を満足しなければならない。すなわち、 （２ｐ−ｃ−ｓ）÷（ｗ＋ｓ）＞５ ｐ＞（５ｗ＋６ｓ＋ｃ）÷２ となる条件を満足するものでなければならない。
【００２８】なお、図３に示すように、最外列のランド
１４ａ間に５本の回路パターン１２が配置できると内側
のランド１４からの回路パターン１２の引き出しが最も
効率的になされるが、最外列のランド１４ａ間に少なく
とも４本の回路パターン１２が配置できれば、単にラン
ド間に１本の回路パターンを通す場合にくらべて引き出
し効率を高めることが可能である。ランドが３個並んだ
配置では３本しか配置できない回路パターンを、中間の
ランドをなくすことによって回路パターンを４本配置す
ることができれば、上記例よりは引き出し効率が劣るも
のの、従来例にくらべれば引き出し効率を向上させるこ
とができる。
１４ａ間に５本の回路パターン１２が配置できると内側
のランド１４からの回路パターン１２の引き出しが最も
効率的になされるが、最外列のランド１４ａ間に少なく
とも４本の回路パターン１２が配置できれば、単にラン
ド間に１本の回路パターンを通す場合にくらべて引き出
し効率を高めることが可能である。ランドが３個並んだ
配置では３本しか配置できない回路パターンを、中間の
ランドをなくすことによって回路パターンを４本配置す
ることができれば、上記例よりは引き出し効率が劣るも
のの、従来例にくらべれば引き出し効率を向上させるこ
とができる。
【００２９】図５は第３層でのランド１６の配列と回路
パターン１２の配置を示す。１４は第２層で回路パター
ン１２が引き出されていないランドである。第３層では
第１層目から数えて第６列目とその内側のランド１６か
ら回路パターン１２を引き出す。この第３層目でのラン
ド１６の配列と回路パターン１２の配列は第１層目の場
合と同様で、外側の２列のランド１６ａ、１６ｂについ
て回路パターン１２を引き出すようにする。第２層目の
ランド１４は第１層でのランド１０の配置に対して全体
としてランド一つ分程度偏位しているから、第３層では
第２層の配置に対し全体として逆向きに偏位させ、第１
層でのランド配置に略一致する配置に戻すのである。
パターン１２の配置を示す。１４は第２層で回路パター
ン１２が引き出されていないランドである。第３層では
第１層目から数えて第６列目とその内側のランド１６か
ら回路パターン１２を引き出す。この第３層目でのラン
ド１６の配列と回路パターン１２の配列は第１層目の場
合と同様で、外側の２列のランド１６ａ、１６ｂについ
て回路パターン１２を引き出すようにする。第２層目の
ランド１４は第１層でのランド１０の配置に対して全体
としてランド一つ分程度偏位しているから、第３層では
第２層の配置に対し全体として逆向きに偏位させ、第１
層でのランド配置に略一致する配置に戻すのである。
【００３０】このように、第３層では、図５に示すよう
に、ランド１６は格子状配置を保ったまま全体として平
行移動させて配列するから、隣接するランド１６ａ、１
６ｂの間隔が広がることはなく、ランド１６ａ、１６ｂ
の間には１本の回路パターン１２を通すことができるの
みである。したがって、第１層の場合と同様に、隣接す
るランド１６ａ、１６ｂの中間に１本の回路パターン１
２を通過させて外側の２列のランド１６ａ、１６ｂから
回路パターン１２を引き出す。
に、ランド１６は格子状配置を保ったまま全体として平
行移動させて配列するから、隣接するランド１６ａ、１
６ｂの間隔が広がることはなく、ランド１６ａ、１６ｂ
の間には１本の回路パターン１２を通すことができるの
みである。したがって、第１層の場合と同様に、隣接す
るランド１６ａ、１６ｂの中間に１本の回路パターン１
２を通過させて外側の２列のランド１６ａ、１６ｂから
回路パターン１２を引き出す。
【００３１】第４層以降、ランドがさらに内側に配置さ
れている場合は、上述した方法を繰り返してランドから
回路パターン１２を引き出せばよい。すなわち、第３層
でランド１６は第１層でのランド１０の配列と略同配列
に戻るから、第４層では第２層での配列とまったく同じ
方法で、最外列のランドについては一つおきに、第４層
のランドが全体として偏位する方向とは逆向きに偏位さ
せて配置し、これによって最外列のランド間で２本の回
路パターン１２を通せるようにし、外側から３列のラン
ドについて回路パターン１２を引き出せばよい。そし
て、さらに内側にランドが残っている場合には、外側の
２列のランドから回路パターンを引き出すようにする。
れている場合は、上述した方法を繰り返してランドから
回路パターン１２を引き出せばよい。すなわち、第３層
でランド１６は第１層でのランド１０の配列と略同配列
に戻るから、第４層では第２層での配列とまったく同じ
方法で、最外列のランドについては一つおきに、第４層
のランドが全体として偏位する方向とは逆向きに偏位さ
せて配置し、これによって最外列のランド間で２本の回
路パターン１２を通せるようにし、外側から３列のラン
ドについて回路パターン１２を引き出せばよい。そし
て、さらに内側にランドが残っている場合には、外側の
２列のランドから回路パターンを引き出すようにする。
【００３２】このように、各層ごとでランドの配列を設
定して回路パターン１２を引き出すことによって、単に
外側の２列のランドから回路パターンを引き出す従来方
法とくらべて効率的な回路パターンの引き出しを行うこ
とが可能となる。実際に、３０×３０の格子状配列で、
中心部分の１２×１２の配列部分を除いたロの字形の電
極配置とし、ランド径１５０μｍ、回路パターンの線幅
４５μｍ、間隔４５μｍの場合に、本実施形態と同様な
方法によれば４層ですべての電極から回路パターンを引
き出すことができるのに対して、従来方法によれば５層
必要になる。
定して回路パターン１２を引き出すことによって、単に
外側の２列のランドから回路パターンを引き出す従来方
法とくらべて効率的な回路パターンの引き出しを行うこ
とが可能となる。実際に、３０×３０の格子状配列で、
中心部分の１２×１２の配列部分を除いたロの字形の電
極配置とし、ランド径１５０μｍ、回路パターンの線幅
４５μｍ、間隔４５μｍの場合に、本実施形態と同様な
方法によれば４層ですべての電極から回路パターンを引
き出すことができるのに対して、従来方法によれば５層
必要になる。
【００３３】また、本実施形態の方法による場合は、半
導体チップ等の電子部品を実装する面から数えて奇数番
目の層については外側の２列のランドから回路パターン
が引き出され、偶数番目の層については外側の３列のラ
ンドから回路パターンが引き出される。したがって、従
来の引き出し方法と同様にランドが配列されている外側
から順に回路パターンが引き出され、従来の配線順序を
大幅に変えることがなく、かつ引き出し効率を高めるこ
とができるという利点がある。
導体チップ等の電子部品を実装する面から数えて奇数番
目の層については外側の２列のランドから回路パターン
が引き出され、偶数番目の層については外側の３列のラ
ンドから回路パターンが引き出される。したがって、従
来の引き出し方法と同様にランドが配列されている外側
から順に回路パターンが引き出され、従来の配線順序を
大幅に変えることがなく、かつ引き出し効率を高めるこ
とができるという利点がある。
【００３４】また、本実施形態の多層回路基板は、各層
でランドを作成しつつ多層形成する際に、ランドの配列
を適宜設定することによってなされるが、ビルドアップ
法等でランドをパターニングして形成することは容易で
あり、通常の加工工程がそのまま適用することができ、
とくに工程が増えるといったことがなく、製造上でとく
に制約にならないという点でも有効である。また、もち
ろん回路基板の積層数を減らすことができることから、
多層回路基板の製造を容易にし、歩留りを向上させて、
良品を製造することができ、製造コストを引き下げるこ
とができるという利点がある。
でランドを作成しつつ多層形成する際に、ランドの配列
を適宜設定することによってなされるが、ビルドアップ
法等でランドをパターニングして形成することは容易で
あり、通常の加工工程がそのまま適用することができ、
とくに工程が増えるといったことがなく、製造上でとく
に制約にならないという点でも有効である。また、もち
ろん回路基板の積層数を減らすことができることから、
多層回路基板の製造を容易にし、歩留りを向上させて、
良品を製造することができ、製造コストを引き下げるこ
とができるという利点がある。
【００３５】なお、上記実施形態は、ランドが正規の格
子状配列の場合に隣接するランド間には最大１本の回路
パターンが通過できる条件の場合であったが、本発明は
このような条件の場合に限定されるものではなく、隣接
するランド間に２本、３本といったように複数本の回路
パターンを通すことができる場合についても適用でき
る。たとえば、隣接するランド間に２本の回路パターン
を通すことができる場合に、ランドを前述したようにジ
グザグ状に配列することで隣接するランド間に３本以上
の回路パターンを通すことができるようになれば、その
分だけ回路パターンの引き出し効率を上げることがで
き、より効率的に回路パターンを形成することができ
る。
子状配列の場合に隣接するランド間には最大１本の回路
パターンが通過できる条件の場合であったが、本発明は
このような条件の場合に限定されるものではなく、隣接
するランド間に２本、３本といったように複数本の回路
パターンを通すことができる場合についても適用でき
る。たとえば、隣接するランド間に２本の回路パターン
を通すことができる場合に、ランドを前述したようにジ
グザグ状に配列することで隣接するランド間に３本以上
の回路パターンを通すことができるようになれば、その
分だけ回路パターンの引き出し効率を上げることがで
き、より効率的に回路パターンを形成することができ
る。
【００３６】
【発明の効果】本発明に係る多層回路基板は、上述した
ように、ランドを配列した領域内から効率的に回路パタ
ーンを引き出すことを可能とし、これによって、多層回
路基板の層数を減らすことができ、多層回路基板の製造
歩留りを向上させるとともに、信頼性の高い多層回路基
板として提供することを可能とする。また、本発明に係
る多層回路基板は、ランドの外側から順次内側に向けて
回路パターンを引き出す方法によるものであり、従来の
配線順序を大きく変えることなく効率的な回路パターン
の引き出しが可能となる等の著効を奏する。
ように、ランドを配列した領域内から効率的に回路パタ
ーンを引き出すことを可能とし、これによって、多層回
路基板の層数を減らすことができ、多層回路基板の製造
歩留りを向上させるとともに、信頼性の高い多層回路基
板として提供することを可能とする。また、本発明に係
る多層回路基板は、ランドの外側から順次内側に向けて
回路パターンを引き出す方法によるものであり、従来の
配線順序を大きく変えることなく効率的な回路パターン
の引き出しが可能となる等の著効を奏する。
【図１】本発明に係る多層回路基板を構成する第１層の
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
【図２】層間で電気的に接続されるランドの平面配置を
示す説明図である。
示す説明図である。
【図３】多層回路基板を構成する第２層の回路基板での
ランドおよび回路パターンの配置を示す説明図である。
ランドおよび回路パターンの配置を示す説明図である。
【図４】ランドと回路パターンとの配置を拡大して示す
説明図である。
説明図である。
【図５】多層回路基板を構成する第３層の回路基板での
ランドおよび回路パターンの配置を示す説明図である。
ランドおよび回路パターンの配置を示す説明図である。
【図６】フリップチップ接続により半導体チップを搭載
する方法を示す説明図である。
する方法を示す説明図である。
【図７】従来の回路パターンの引き出し方法を示す説明
図である。
図である。
【図８】多層回路基板に半導体チップを搭載した状態を
示す断面図である。
示す断面図である。
４ 半導体チップ ５ 回路基板 ６ 電極 ９ 外部接続端子 １０、１０ａ、１０ｂ ランド １２ 回路パターン １４、１４ａ、１４ｂ ランド １６、１６ａ、１６ｂ ランド ２０ スルーホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田窪 知章 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内
Claims (5)
- 【請求項１】 実装面側に縦横の格子状配列で多数個の
電極が配列された電子部品の前記電極の配置と同一の配
置で形成されたランドと、一端が前記ランドに接続され
他端が前記ランドが配列された領域内から外側に引き出
されて形成された回路パターンとを有する回路基板を複
数枚積層し、層間のランドをビアを介して電気的に接続
して成る多層回路基板において、 前記回路基板のうち特定の回路基板の最外周のランド
を、当該回路基板の直上に積層された回路基板の前記最
外周のランドと対応するランドの配列方向に直交する方
向で、かつ該対応するランドの配列に対して互い違いに
偏位させて配列することにより、前記最外周の隣接する
ランド間から少なくとも２本の回路パターンを引き出し
たことを特徴とする多層回路基板。 - 【請求項２】 前記特定の回路基板における最外周のラ
ンドの偏位量を、直上に積層された回路基板の前記最外
周のランドと対応するランド位置に対して等しくしたこ
とを特徴とする請求項１記載の多層回路基板。 - 【請求項３】 前記回路基板におけるランドピッチｐ、
回路パターンの線幅ｗ、回路パターンの間隔ｓ、ランド
径ｃ、ランドを偏位させる最小偏位量Δｙmin 、最大偏
位量Δｙmax として、ランドの偏位量Δｙを以下の式で
表される範囲としたことを特徴とする請求項２記載の多
層回路基板。 Δｙmin ＝（（ｗ＋ｓ＋ｐ）2 −ｐ2 ）1/2 ÷２ Δｙmax ＝ｐ−ｓ−ｃ Δｙmin ≦Δｙ≦Δｙmax - 【請求項４】 電子部品が搭載される側の第１層目の回
路基板の最外周のランドから回路パターンを引き出すと
ともに、その内側の１列のランドから前記最外周の隣接
するランド間を通して回路パターンを引き出し、 第２層目の回路基板の最外周のランドを、前記第１層目
の回路基板の前記最外周のランドと対応するランドの配
列方向に直交する方向で、かつ該対応するランドの配列
に対して互い違いに偏位させ、当該回路基板の最外周の
ランドと、その内側の２列のランドから回路パターンを
引き出し、 第３層目の回路基板の最外周のランドとその内側の１列
のランドから回路パターンを引き出したことを特徴とす
る請求項３記載の多層回路基板。 - 【請求項５】 第４層以上に積層される各層の回路基板
に形成されるランドおよび回路パターンの配置を、前記
第２層および第３層でのランドおよび回路パターンの配
置を繰り返した構成としたことを特徴とする請求項４記
載の多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05915398A JP3462385B2 (ja) | 1998-03-11 | 1998-03-11 | 多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05915398A JP3462385B2 (ja) | 1998-03-11 | 1998-03-11 | 多層回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260956A true JPH11260956A (ja) | 1999-09-24 |
| JP3462385B2 JP3462385B2 (ja) | 2003-11-05 |
Family
ID=13105134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05915398A Expired - Fee Related JP3462385B2 (ja) | 1998-03-11 | 1998-03-11 | 多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3462385B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1006577A2 (en) * | 1998-12-01 | 2000-06-07 | Shinko Electric Industries Co. Ltd. | Multilayer wiring board |
| WO2008096633A1 (ja) * | 2007-02-07 | 2008-08-14 | Rohm Co., Ltd. | 実装基板および電子機器 |
| JP2012009602A (ja) * | 2010-06-24 | 2012-01-12 | Nec Corp | 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子 |
-
1998
- 1998-03-11 JP JP05915398A patent/JP3462385B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1006577A2 (en) * | 1998-12-01 | 2000-06-07 | Shinko Electric Industries Co. Ltd. | Multilayer wiring board |
| EP1006577A3 (en) * | 1998-12-01 | 2001-05-16 | Shinko Electric Industries Co. Ltd. | Multilayer wiring board |
| US6335493B1 (en) | 1998-12-01 | 2002-01-01 | Shinko Electric Industries, Co., Ltd. | Multilayer wiring board |
| WO2008096633A1 (ja) * | 2007-02-07 | 2008-08-14 | Rohm Co., Ltd. | 実装基板および電子機器 |
| US7939951B2 (en) | 2007-02-07 | 2011-05-10 | Rohm Co., Ltd. | Mounting substrate and electronic apparatus |
| JP5107270B2 (ja) * | 2007-02-07 | 2012-12-26 | ローム株式会社 | 実装基板および電子機器 |
| JP2012009602A (ja) * | 2010-06-24 | 2012-01-12 | Nec Corp | 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3462385B2 (ja) | 2003-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3386977B2 (ja) | 多層回路基板 | |
| KR100309961B1 (ko) | 다층 회로 기판 | |
| JP3466443B2 (ja) | 多層回路基板 | |
| JPWO2009048154A1 (ja) | 半導体装置及びその設計方法 | |
| US6335493B1 (en) | Multilayer wiring board | |
| US6407344B1 (en) | Multilayer circuit board | |
| TW201432869A (zh) | 金屬－氧化物－金屬電容器結構 | |
| US6919635B2 (en) | High density microvia substrate with high wireability | |
| JPH11260956A (ja) | 多層回路基板 | |
| JP2010192767A (ja) | 配線基板及び半導体装置 | |
| JP2001035950A (ja) | 多層回路基板及び半導体装置 | |
| JP4429760B2 (ja) | 多層配線基板 | |
| KR20190125084A (ko) | 다층 연성 회로 기판을 갖는 마이크로 엘이디 모듈 | |
| JPH11297885A (ja) | 多層回路基板 | |
| JPH11260955A (ja) | 多層回路基板 | |
| KR100732123B1 (ko) | 고밀도 플립-칩 상호접속 | |
| US8013253B2 (en) | Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip | |
| JP2000012727A (ja) | 半導体装置 | |
| US20110074042A1 (en) | Electronic device | |
| JP2009164294A (ja) | 多層回路基板および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |