KR20150051924A - 세라믹 기판들 상에서 ｒｆ 장치들의 패키징과 관련된 장치들 및 방법들 - Google Patents

세라믹 기판들 상에서 ｒｆ 장치들의 패키징과 관련된 장치들 및 방법들 Download PDF

Info

Publication number
KR20150051924A
KR20150051924A KR1020140153092A KR20140153092A KR20150051924A KR 20150051924 A KR20150051924 A KR 20150051924A KR 1020140153092 A KR1020140153092 A KR 1020140153092A KR 20140153092 A KR20140153092 A KR 20140153092A KR 20150051924 A KR20150051924 A KR 20150051924A
Authority
KR
South Korea
Prior art keywords
ceramic substrate
die
conductive
conductive layer
conformal
Prior art date
Application number
KR1020140153092A
Other languages
English (en)
Other versions
KR102371332B1 (ko
Inventor
안토니 제임스 로비안코
하워드 이. 첸
데이비드 스콧 화이트필드
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20150051924A publication Critical patent/KR20150051924A/ko
Application granted granted Critical
Publication of KR102371332B1 publication Critical patent/KR102371332B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0026—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields integrally formed from metal sheet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236—Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/17179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Transceivers (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inorganic Chemistry (AREA)

Abstract

세라믹 기판들 상의 RF(radio-frequency) 장치들의 패키징과 관련된 장치들 및 방법들이 개시된다. 일부 실시예들에서, 패키징된 전자 장치는 하나 이상의 컴포넌트를 수용하도록 구성되는 세라믹 기판을 포함할 수 있다. 세라믹 기판은 접지 평면과 전기적으로 접촉하는 도전층을 포함할 수 있다. 패키징된 전자 장치는 집적 회로를 갖고 세라믹 기판의 표면 상에 실장되는 다이를 더 포함할 수 있다. 패키징된 전자 장치는 차폐 기능을 제공하기 위해 다이 위에 구현되는 컨포멀 도전성 코팅을 더 포함할 수 있다. 패키징된 전자 장치는 컨포멀 도전성 코팅과 도전층 사이의 전기 접속을 더 포함할 수 있다.

Description

세라믹 기판들 상에서 ＲＦ 장치들의 패키징과 관련된 장치들 및 방법들{DEVICES AND METHODS RELATED TO PACKAGING OF RADIO-FREQUENCY DEVICES ON CERAMIC SUBSTRATES}
관련 출원(들)의 상호 참조
본원은 "DEVICES AND METHODS RELATED TO PACKAGING OF RADIO-FREQUENCY DEVICES ON CERAMIC SUBSTRATES"라는 명칭으로 2013년 11월 5일자로 출원된 미국 가출원 제61/900,394호에 대해 우선권을 주장하며, 이로써 그의 개시 내용 전체는 본 명세서에 참고로 포함된다.
분야
본 발명은 일반적으로 패키징된 RF(radio-frequency) 모듈들의 차폐에 관한 것이다.
전자기(EM) 장들은 RF 모듈과 같은 무선 주파수(RF) 장치의 한 영역으로부터 발생할 수 있거나 그에 대해 바람직하지 않은 영향을 미칠 수 있다. 그러한 EM 간섭(EMI)은 그러한 RF 모듈을 사용하는 무선 장치들의 성능을 저하시킬 수 있다. 일부 RF 모듈들은 EMI와 관련된 그러한 성능 문제들을 해결하기 위해 EM 차폐기들을 구비할 수 있다.
발명의 요약
일부 구현들에 따르면, 본 발명은 하나 이상의 컴포넌트를 수용하도록 구성되는 세라믹 기판을 포함하는 패키징된 전자 장치와 관련된다. 세라믹 기판은 접지 평면과 전기적으로 접촉하는 도전층을 포함한다. 패키징된 전자 장치는 집적 회로를 갖는 다이를 더 포함한다. 다이는 세라믹 기판의 표면 상에 실장된다. 패키징된 전자 장치는 차폐 기능을 제공하기 위해 다이 위에 구현된 컨포멀 도전성 코팅(conformal conductive coating)을 더 포함한다. 패키징된 전자 장치는 컨포멀 도전성 코팅과 도전층 사이에 전기적 접속을 더 포함한다.
일부 실시예들에서, 컨포멀 도전성 코팅은 실질적으로 다이 바로 위에 구현될 수 있다. 다이 바로 위의 컨포멀 도전성 코팅은 패키징된 전자 장치가 낮은 프로파일의 차폐된 장치가 되게 할 수 있다.
일부 실시예들에서, 다이는 플립칩 장치로서 구성될 수 있다. 패키징된 전자 장치는 플립칩 장치와 세라믹 기판 사이에 구현된 언더필(underfill)을 더 포함할 수 있다. 언더필은 플립칩 장치의 측벽들과 세라믹 기판의 표면 사이에 각진 전이를 제공하도록 구성되는 에지 프로파일을 포함할 수 있다. 언더필의 각진 전이 프로파일은 플립칩 장치와 세라믹 기판 사이에서 컨포멀 도전성 코팅의 커버리지의 개선을 가능하게 하도록 구성될 수 있다.
일부 실시예들에서, 집적 회로는 RF 스위칭 회로를 포함할 수 있다. 일부 실시예들에서, 다이는 SOI(silicon-on-insulator) 다이일 수 있다.
일부 실시예들에서, 전기적 접속은 세라믹 기판의 표면 상의 컨포멀 도전성 코팅의 일부 및 세라믹 기판의 표면 상의 컨포멀 도전성 코팅과 도전층 사이의 전기적 접속을 제공하도록 구성되는 복수의 도전성 비아를 포함할 수 있다. 도전층은 세라믹 기판 내에 구현된 하나 이상의 도전성 스트립을 포함할 수 있다. 도전층은 일반적으로 세라믹 기판의 에지들에 또는 그 근처에 둘레를 형성하도록 배열된 복수의 도전성 스트립을 포함할 수 있다. 하나 이상의 도전성 스트립 각각은 대응하는 도전성 비아들과 측방으로 적어도 부분적으로 오버랩될 수 있다.
일부 실시예들에서, 전기적 접속은 세라믹 기판의 측면 에지들로 연장하는 세라믹 기판의 표면 상의 컨포멀 도전성 코팅의 일부를 포함할 수 있다. 도전층은 세라믹 기판의 대응하는 측면 에지를 따르는 에지를 포함할 수 있으며, 따라서 도전층의 에지는 컨포멀 도전성 코팅과 전기적으로 접촉한다. 도전층은 세라믹 기판의 대응하는 측면 에지를 따르는 도전성 스트립을 포함할 수 있다. 도전성 스트립은 도전성 스트립과 컨포멀 도전성 코팅 간의 전기적 접촉을 가능하게 하기 위해 세라믹 기판의 대응하는 측면 에지 상에 충분히 노출된 에지를 포함할 수 있다. 도전층은 세라믹 기판의 각각의 에지가 컨포멀 도전성 코팅과 전기적으로 접촉하는 도전성 스트립의 대응하는 노출된 에지를 포함하도록 배열된 복수의 도전성 스트립을 포함할 수 있다.
일부 실시예들에서, 컨포멀 도전성 코팅은 퇴적(deposition)에 의해 형성된 금속 페인트 층 또는 도전층을 포함할 수 있다. 일부 실시예들에서, 세라믹 기판은 저온 동시 소성 세라믹(low-temperature co-fired ceramic; LTCC) 기판을 포함할 수 있다. 일부 실시예들에서, 패키징된 전자 장치는 세라믹 기판의 하면 상에 구현된 복수의 접촉 패드를 더 포함할 수 있다. 접촉 패드들은 회로 보드 상의 패키징된 전자 장치의 실장을 가능하게 하도록 구성될 수 있다. 일부 실시예들에서, 패키징된 전자 장치는 다이 위에 구현된 오버몰드를 더 포함할 수 있으며, 따라서 컨포멀 코팅(conformal coating)은 오버몰드의 표면 상에 구현된다. 오버몰드는 그의 측벽들이 세라믹 기판의 대응하는 측벽들과 전체적으로 정렬되는 크기를 가질 수 있다.
다수의 구현에서, 본 발명은 RF 신호를 생성하도록 구성되는 송수신기, 및 RF 신호를 처리하도록 구성되는 RF 모듈을 포함하는 무선 장치와 관련된다. RF 모듈은 하나 이상의 컴포넌트를 수용하도록 구성되는 세라믹 기판을 포함한다. 세라믹 기판은 접지 평면과 전기적으로 접촉하는 도전층을 포함한다. RF 모듈은 집적 회로를 갖는 다이를 더 포함하며, 다이는 세라믹 기판의 표면 상에 실장된다. RF 모듈은 차폐 기능을 제공하기 위해 다이 위에 구현되는 컨포멀 도전성 코팅을 더 포함한다. RF 모듈은 컨포멀 도전성 코팅과 도전층 사이의 전기적 접속을 더 포함한다. 무선 장치는 RF 모듈과 통신하는 안테나를 더 포함한다. 안테나는 처리된 RF신호의 전송을 가능하게 하도록 구성된다.
일부 구현들에서, 본 발명은 패키징된 RF 모듈을 제조하기 위한 방법과 관련된다. 방법은 하나 이상의 컴포넌트를 수용하도록 구성되는 세라믹 기판을 형성 또는 제공하는 단계를 포함한다. 세라믹 기판은 접지 평면과 전기적으로 접촉하는 도전층을 포함한다. 방법은 세라믹 기판의 표면 상에 다이를 실장하는 단계를 더 포함하며, 다이는 집적 회로를 포함한다. 방법은 다이 위에 도전층과 전기적으로 접촉하는 컨포멀 도전성 코팅을 형성하는 단계를 더 포함하여 다이에 대한 차폐 기능을 제공한다.
일부 실시예들에서, 세라믹 기판은 라인들의 그리드에 의해 정의되는 유닛들의 어레이를 갖는 스택 내에 배열된 복수의 세라믹 층을 포함할 수 있으며, 라인들을 따르는 개별화 프로세스는 유닛들의 복수의 개별 유닛으로의 분리를 제공한다. 방법은 컨포멀 도전성 코팅을 형성하기 전에 유닛들의 어레이를 개별화하는 단계를 더 포함할 수 있다. 다이의 실장은 개별화 단계 전에 유닛들 각각에 대해 수행될 수 있다.
일부 가르침들에 따르면, 본 발명은 복수의 패키징된 RF 모듈을 제조하기 위한 세라믹 기판과 관련된다. 세라믹 기판은 유닛들의 어레이를 갖는 스택 내에 배열된 복수의 세라믹 층을 포함한다. 각각의 유닛은 하나 이상의 컴포넌트를 수용하도록 구성된다. 유닛들의 어레이는 라인들의 그리드에 의해 정의되며, 라인들을 따르는 개별화 프로세스는 유닛들의 복수의 개별 유닛으로의 분리를 제공한다. 세라믹 기판은 스택 내에 구현되는 접지 평면을 더 포함한다. 세라믹 기판은 스택 내에 구현되고 접지 평면과 전기적으로 접촉하는 도전층을 더 포함한다. 도전층은 개별화 프로세스 시에 각각의 개별 유닛의 적어도 하나의 에지가 도전층의 노출된 에지를 포함하도록 구성된다.
일부 실시예들에서, 도전층은 라인들의 그리드 중 대응하는 하나의 라인을 따라 구현되는 도전성 스트립을 포함할 수 있고, 따라서 라인들을 따르는 개별화 프로세스는 2개의 이웃 유닛으로 분리되며, 각각의 유닛은 도전성 스트립의 절단 에지를 노출된 에지로서 갖는다. 일부 실시예들에서, 세라믹 기판은 유전층, 수동 컴포넌트 및 도체 특징부 중 하나 이상을 더 포함할 수 있다. 수동 컴포넌트는 저항성 요소, 용량성 요소 또는 유도성 요소를 포함할 수 있다. 도체 특징부는 도체 트레이스 또는 도전성 비아를 포함할 수 있다. 일부 실시예들에서, 세라믹 기판은 저온 동시 소성 세라믹(LTCC) 기판을 포함할 수 있다.
여기서는 본 발명을 요약하는 목적을 위해 본 발명의 소정 양태들, 장점들 및 새로운 특징들이 설명되었다. 모든 그러한 장점들이 본 발명의 임의의 특정 실시예에 따라 반드시 달성되지는 않을 수 있다는 것을 이해해야 한다. 따라서, 본 발명은 본 명세서에서 교시되는 바와 같은 하나의 장점 또는 장점들의 그룹을 달성하거나 최적화하고 본 명세서에서 교시되거나 시사될 수 있는 바와 같은 다른 장점들을 반드시 달성하지는 않는 방식으로 구현되거나 실시될 수 있다.
도 1은 세라믹 기판과 같은 기판 상에 실장된 캡슐화되지 않은 장치를 포함하는 차폐된 패키징된 장치를 나타낸다.
도 2는 도 1의 패키징된 장치의 더 구체적인 예를 나타내며, 여기서는 저온 동시 소성 세라믹(LTCC) 기판과 같은 세라믹 기판 상에 플립칩이 실장되는 것으로 도시된다.
도 3은 도전성 스트립들이 도 2의 세라믹 기판 내에 구현될 수 있고, 도전성 스트립들이 복수의 도전성 비아에 전기적으로 접속될 수 있어, 결국, 세라믹 기판 위에 형성된 도전층에 전기적으로 접속될 수 있다는 것을 나타낸다.
도 4는 도 1의 패키징된 장치의 더 구체적인 예로서 구현될 수 있는 구성을 나타낸다.
도 5는 세라믹 기판과 같은 기판의 하나 이상의 에지를 따라 노출된 에지를 형성하기 위해 도전층이 구현될 수 있는 방법의 일례를 나타낸다.
도 6은 일부 실시예들에서 세라믹 기판이 도 5의 예와 같은 도전층의 노출된 에지(들)를 통해 전기 접속 능력을 산출하도록 구성될 수 있다는 것을 나타낸다.
도 7은 세라믹 기판의 유닛들의 어레이가 복수의 개별 유닛으로 개별화될 수 있는 일례를 나타낸다.
도 8은 본 명세서에서 설명되는 바와 같은 하나 이상의 특징부를 갖는 차폐된 RF 모듈을 제조하도록 구현될 수 있는 프로세스를 나타낸다.
도 9는 본 명세서에서 설명되는 바와 같은 하나 이상의 특징부를 갖는 세라믹 기판이 오버몰드를 갖는 차폐된 RF 모듈을 위해 사용될 수 있다는 것을 나타낸다.
도 10은 본 명세서에서 설명되는 바와 같은 하나 이상의 특징부를 갖는 차폐된 RF 모듈을 포함하는 무선 장치를 나타낸다.
존재할 경우에 본 명세서에서 제공되는 제목들은 편의를 위한 것일 뿐이며, 청구 발명의 범위 또는 의미에 반드시 영향을 주지는 않는다.
본 명세서에서는 플립칩 다이와 같은 RF 장치들이 세라믹 기판과 같은 패키징 기판 상에 실장되고 차폐될 수 있는 방법의 다양한 예들이 개시된다. 플립칩 다이와 관련하여 설명되지만, 본 발명의 하나 이상의 특징은 논-플립칩 다이를 포함하는 응용들을 포함하는 다른 응용들에서 구현될 수 있다는 것을 이해할 것이다. 본 발명의 하나 이상의 특징은 다른 타입의 논-세라믹 기판들에서도 구현될 수 있다는 것도 이해할 것이다.
도 1은 세라믹 기판(106) 상에 실장된 캡슐화되지 않은 장치(104)를 포함하는 차폐된 패키징된 장치(100)의 일례를 나타낸다. 본 명세서에서 설명되는 바와 같이, 그러한 캡슐화되지 않은 장치는 예를 들어 플립칩일 수 있다. 본 명세서에서 설명되는 바와 같이, 세라믹 기판(106) 상에 실장된 그러한 플립칩(104)은 오버몰드의 사용 없이 차폐될 수 있으며, 따라서 예를 들어 패키징된 장치(100)의 높이 감소를 가능하게 한다. 예를 들어, 패키징된 장치(100)의 전체 높이는 0.65mm의 예시적인 사양보다 작아질 수 있다.
도 1의 예에서, 패키징된 장치(100)는 캡슐화되지 않은 장치(104) 및 세라믹 기판(106)의 상면(108)의 노출된 부분의 일부 또는 전부를 실질적으로 커버하는 도전성 재료의 컨포멀 코팅(102)을 포함하는 것으로 도시된다. 그러한 컨포멀 코팅은 전기 접속 구성(112)에 의해 세라믹 기판 내의 접지 노드(110)에 전기적으로 접속될 수 있다. 그러한 전기적 접속들이 구현될 수 있는 방법의 다양한 예들이 본 명세서에서 더 상세히 설명된다.
본 명세서에서 설명되는 바와 같이, 캡슐화되지 않은 장치(104)는 예를 들어 하나 이상의 스위칭 회로를 갖는 다이를 포함할 수 있다. 다른 타입의 RF회로를 갖는 다이도 사용될 수 있다. 일부 실시예들에서, 그러한 스위칭 다이는 SOI 다이를 포함할 수 있다. 다른 타입의 프로세스 기술도 구현될 수 있다. 본 명세서에서 설명되는 바와 같이, 세라믹 기판(106)은 예를 들어 저온 동시 소성 세라믹(LTCC) 기판, 고온 동시 소성 세라믹(HTCC) 기판 또는 다른 타입의 세라믹 재료들 및/또는 구성들을 포함할 수 있다.
도 2는 도 1의 패키징된 장치의 더 구체적인 예일 수 있는 예시적인 구성(100)을 나타낸다. 본 예에서, SOI 스위칭 다이와 같은 플립칩(104)이 LTCC 기판과 같은 세라믹 기판(106) 상에 실장되는 것으로 도시된다. 세라믹 기판(106) 상에서의 플립칩(104)의 그러한 실장은 솔더 볼들(120)의 어레이에 의해 가능해 질 수 있다. 그러한 솔더 볼들(120)은 기계적 실장 기능은 물론, 플립칩(104)과 세라믹 기판(106)의 실장 표면(116) 상에 형성된 접촉 패드들 간의 전기적 접속들도 제공할 수 있다.
도 2에 도시된 바와 같이, 플립칩(104)과 세라믹 기판(106) 사이에 언더필(122)이 형성될 수 있다. 그러한 언더필은 플립칩(104)의 에지들 근처에 구성되어 도전성 재료의 컨포멀 코팅(102)의 더 쉬운 형성을 가능하게 할 수 있다. 예를 들어, 언더필(122)의 주변부는 플립칩(104)의 수직 에지들과 세라믹 기판(106)의 수평 표면(116) 사이에 각진 전이를 제공하는 것으로 도시된다.
일부 실시예들에서, 컨포멀 코팅(102)은 예를 들어 분무 또는 다양한 퇴적 방법들에 의한 도전성 재료의 도포에 의해 형성될 수 있다. 그러한 도전성 재료의 코팅은 그가 커버하는 부분들의 차폐 기능을 제공할 수 있다. 패키징된 장치(100)에 대한 전반적인 차폐 성능은 세라믹 기판(106)의 에지들은 물론, 플립칩(104) 아래의 접지 평면에서 또는 그 근처에서 측방 차폐를 또한 제공함으로써 크게 향상될 수 있다.
도 2에 도시된 예에서, 전기 접속 구성(112)은 세라믹 기판(106)의 표면(116) 상의 도전성 코팅(102)과 전기적으로 접촉하는 복수의 도전성 비아(138)를 포함할 수 있다. 도 3에 도시된 바와 같이, 그러한 도전성 비아들은 둘레를 형성하도록 분포될 수 있으며, 비아들(138)은 둘레 내의 영역과 둘레의 외부 사이에 측방 차폐를 제공하도록 적절히 이격될 수 있다. 그러한 둘레와 관련하여 설명되지만, 본 발명의 하나 이상의 특징은 그러한 측방 차폐가 완전한 둘레를 형성하지 않는 구성들에서도 구현될 수 있다는 것을 이해할 것이다. 예를 들어, 그러한 도전성 비아들은 주어진 영역에 대한 완전한 둘레를 형성할 필요 없이 모듈내 차폐 기능을 가능하게 하도록 제공될 수 있다.
도 2에 도시된 예에서, 전기 접속 구성(112)은 도전성 비아들(138)과 전기적으로 접촉하도록 세라믹 기판(106) 내에 구현되는 하나 이상의 도전층(예로서, 140, 142)을 더 포함할 수 있다. 그러한 도전층들(140, 142)은 세라믹 기판(106) 내에 또한 존재하는 접지 평면과 전기적으로 접촉할 수 있다.
도전층(140)의 일례가 도 3에 도시된다. 그러한 층은 도전성 비아들(138)에 의해 형성된 둘레를 따라 배치된 복수의 도전성 스트립을 포함할 수 있다. 도시된 예에서, 도전성 스트립들(140) 각각은 각각의 비아들(138)과 교차하도록 측방으로 배치되는 것으로 도시된다. 도 2의 예시적인 도전층(142)의 경우, 각각의 스트립은 비아들(138)과의 전기적 접촉을 형성하는 한은 반드시 각각의 비아들(138)과 완전히 오버랩될 필요는 없다. 비아들(138) 및 도전층(140, 142)의 다른 구성들도 가능하다.
도 2에 도시된 바와 같이, 세라믹 기판(106)은 복수의 층 및 특징부(130)를 포함할 수 있다. 그러한 층들 및 특징부들은 예를 들어 유전층들, 수동 컴포넌트들(저항기, 커패시터, 인덕터 등), 도체 특징부들(비아, 트레이스 등) 및 접지 평면을 포함할 수 있다. 그러한 상황에서, 예시적인 도전층들(140, 142)은 선택된 측방 위치들에 그리고/또는 선택된 층들에 형성될 수 있다.
도 2에 또한 도시된 바와 같이, 패키징된 장치(100)는 회로 보드(예로서, 전화 보드) 상의 패키징된 장치(100)의 실장을 가능하게 하고, 패키징된 장치(100)와 회로 보드 간의 전기 접속을 가능하게 하는 접촉 패드들(134, 136)을 포함할 수 있다.
도 4는 도 1의 패키징된 장치의 더 구체적인 예일 수 있는 다른 예시적인 구성(100)을 나타낸다. 본 예에서는, SOI 스위칭 다이와 같은 플립칩(104)이 LTCC 기판과 같은 세라믹 기판(106) 상에 실장되는 것으로 도시된다. 세라믹 기판(106) 상의 플립칩(104)의 그러한 실장은 솔더 볼들(120)의 어레이에 의해 가능해질 수 있다. 그러한 솔더 볼들(120)은 기계적 실장 기능은 물론, 플립칩(104)과 세라믹 기판(106)의 실장 표면(116) 상에 형성된 접촉 패드들 간의 전기 접속도 제공할 수 있다.
도 4에 도시된 바와 같이, 언더필(122)이 플립칩(104)과 세라믹 기판(106) 사이에 형성될 수 있다. 그러한 언더필은 도전성 재료의 컨포멀 코팅(102)의 더 쉬운 형성을 가능하게 하기 위해 플립칩(104)의 에지들 근처에 구성될 수 있다. 예를 들어, 언더필(122)의 주변부는 플립칩(104)의 수직 에지들과 세라믹 기판(106)의 수평 표면(116) 사이에 각진 전이를 제공하는 것으로 도시된다.
일부 실시예들에서, 컨포멀 코팅(102)은 예를 들어 분무 또는 다양한 퇴적 방법들에 의한 도전성 재료의 도포에 의해 형성될 수 있다. 그러한 도전성 재료의 코팅은 그가 커버하는 부분들의 차폐 기능을 제공할 수 있다. 패키징된 장치(100)에 대한 전반적인 차폐 성능은 세라믹 기판(106)의 에지들은 물론, 플립칩(104) 아래의 접지 평면에서 측방 차폐를 또한 제공함으로써 크게 향상될 수 있다.
도 4에 도시된 예에서, 전기 접속 구성(112)은 세라믹 기판(106)의 상면(116)으로부터 연장하여 세라믹 기판(106)의 측면 에지들을 일반적으로 커버하는 컨포멀 도전성 코팅(102)을 포함할 수 있다. 세라믹 기판(106)의 측면 에지들을 커버하는 그러한 컨포멀 도전성 코팅(102)은 세라믹 기판(106) 내의 그리고 세라믹 기판(106)의 그들 각각의 에지들로 연장하는 하나 이상의 도전층과 전기적으로 접촉하는 것으로 도시된다. 예를 들어, 도전층들(160, 162)은 그들의 에지들이 일반적으로 세라믹 기판(106)의 각각의 에지들(150)과 정렬되도록 구현되는 것으로 도시된다. 따라서, 도전층들(160, 162)은 컨포멀 도전성 코팅(102)과 전기적으로 접촉하는 것으로 도시된다. 따라서, 컨포멀 도전성 코팅(102)은 (도전층들(160, 162)과 전기적으로 접촉하는) 접지 평면과 결합되어, 패키징된 장치에 대한 차폐 기능을 제공한다.
도 4에 도시된 바와 같이, 세라믹 기판(106)은 복수의 층 및 특징부(130)를 포함할 수 있다. 그러한 층들 및 특징부들은 예를 들어 유전층들, 수동 컴포넌트들(저항기, 커패시터, 인덕터 등), 도체 특징부들(비아, 트레이스 등) 및 접지 평면을 포함할 수 있다. 그러한 상황에서, 예시적인 도전층들(160, 162)은 선택된 측방 위치들에 그리고/또는 선택된 층들에 형성될 수 있다. 일부 실시예들에서, 도전층들(160, 162)은 예를 들어 은과 같은 도전성 재료의 패턴화된 인쇄에 의해 형성될 수 있다.
도 4에 또한 도시된 바와 같이, 패키징된 장치(100)는 회로 보드(예로서, 전화 보드) 상의 패키징된 장치(100)의 실장을 가능하게 하고, 패키징된 장치(100)와 회로 보드 간의 전기 접속을 가능하게 하는 접촉 패드들(154)을 포함할 수 있다.
도 5는 (도 4를 참조하여 또한 설명된) 예시적인 층(160)과 같은 도전층이 세라믹 기판(106)의 에지(150)를 따르는 노출된 에지를 형성하도록 구현될 수 있는 방법의 일례를 나타낸다. 본 예에서, 층(160)은 각각의 에지(150)를 따르는 도전성 스트립을 포함하는 것으로 도시된다. 그러한 스트립들은 어레이 내에 (예를 들어, 패널 내에) 정의된 세라믹 기판(106)의 이웃 유닛들 사이에 절단 라인들을 따라 배치될 수 있다. 어레이의 개별 유닛들로의 개별화 시에, 결과적인 에지들은 개별 세라믹 기판(106)의 에지들(150)을 형성할 수 있다. 세라믹 기판(106)의 에지들을 따라, 도전성 스트립들(160)의 절단 부분들은 컨포멀 도전성 코팅(102)과의 전기적 접촉을 형성하기 위한 노출된 도전성 에지들을 형성할 수 있다. 도 4를 참조하여 설명된 바와 같이, 그러한 컨포멀 도전성 코팅은 세라믹 기판(106)의 에지들의 일부 또는 전부 및 도전성 스트립들(160)의 대응하는 노출된 에지들의 일부 또는 전부를 커버하는 부분을 포함할 수 있다.
도 5에 도시된 바와 같이, 도전성 스트립들(160)은 세라믹 기판(106) 주위에 반드시 완전한 둘레를 형성할 필요는 없다. 예를 들어, 164로 지시된 코너 부분들은 차폐 기능을 제공하도록 충분히 작은 치수를 갖는 갭들을 구비할 수 있다. 도 5에서, 복수의 비아(170)가 다양한 전기 접속들 및/또는 열 전달 기능들을 제공하도록 구성될 수 있다.
도 6은 일부 실시예들에서 세라믹 기판(106)이 본 명세서에서 설명되는 바와 같은 하나 이상의 특징부를 갖는 전기 접속(112)을 산출하도록 구성될 수 있다는 것을 나타낸다. 도시된 바와 같이, 그러한 세라믹 기판은 본 명세서에서 설명되는 바와 같은 복수의 층(130) 및/또는 특징부를 포함할 수 있다. 본 명세서에서 또한 설명되는 바와 같이, 그러한 세라믹 기판은 세라믹 기판(106) 내에 존재하고 에지들(150) 상에서 적어도 부분적으로 노출되도록 배치되는 하나 이상의 도전성 특징부(160)를 포함할 수 있다.
도 6의 예에서, 세라믹 기판(106)은 수직 에지들(150)을 정의하기 위해 전체적으로 90도의 절단을 갖는 것으로 도시된다. 일부 실시예들에서, 개별화 동작들은 그러한 에지들을 따르는 수직이 아닌 표면들을 산출할 수 있다. 예를 들어, 도 7은 일부 실시예들에서 세라믹 기판의 개별 유닛들(예로서, 106a, 106b)의 어레이가 절단 라인(180)을 따라 처리되고 개별화될 수 있다는 것을 나타낸다. 그러한 개별화 구성은 예를 들어 기판 재료가 비교적 유연할 때 소성 프로세스 전에 윤곽 라인(180)을 따라 형성되는 V형 그루브(182)에 의해 가능해질 수 있다. 소성 프로세스의 완료시에, 결과적인 경화된 세라믹 기판은 예를 들어 윤곽 라인(180)을 따라 개별 유닛들을 분리함으로써 개별화될 수 있다. 그러한 분리 작업은 V형 그루브들에 의해 가능해질 수 있다.
그러한 개별화된 세라믹 기판들(106a, 106b)에서, V 그루브(182)의 표면들(184a, 184b)을 따르는 도전층들(160)의 노출된 부분들은 그들 각각의 컨포멀 도전성 코팅들과 전기적 접촉들을 형성할 수 있다.
도 8은 패키징된 RF 모듈을 제조하도록 구현될 수 있는 프로세스(200)를 나타낸다. 블록 202에서, 도전층 및 접지 평면을 갖는 세라믹 기판이 형성 또는 제공될 수 있다. 도전층과 접지 평면은 전기적으로 접속될 수 있다. 블록 204에서, 세라믹 기판 상에 다이가 실장될 수 있다. 블록 206에서, 컨포멀 도전성 코팅이 다이 위에 그리고 도전층과 전기적으로 접촉하여 이로써 다이에 대한 RF차폐를 제공하도록 형성될 수 있다.
일부 실시예들에서, 세라믹 기판은 도 8의 프로세스(200)의 단계들 중 적어도 일부 동안 패널의 형태를 가질 수 있다. 그러한 패널은 스택 내에 배열된 복수의 세라믹 층을 포함할 수 있으며, 패널은 라인들의 그리드에 의해 정의된 유닛들의 어레이를 포함할 수 있다. 그러한 라인들의 그리드는 반드시 패널 상에 물리적으로 존재할 필요는 없으며, 예를 들어 개별화 명령어들 및/또는 데이터로서 구현될 수 있다는 것을 이해할 것이다. 그러한 라인들을 따르는 개별화는 유닛들을 복수의 개별 유닛으로 분리할 수 있다. 컨포멀 도전성 코팅이 세라믹 기판의 측벽들에 도포될 수 있는 도 4-7의 예들과 관련하여, 그러한 코팅 단계는 개별화 단계 후에 수행될 수 있다. 일부 실시예들에서, 다이의 실장은 개별화 단계 전에 유닛들 각각에 대해 수행될 수 있다.
도 4를 참조하여 본 명세서에서 설명된 예에서, 세라믹 기판(106) 상에 실장된 다이는 캡슐화되지 않은 플립칩(104)으로서 도시된다. 본 명세서에서 설명되는 바와 같이, 그러한 세라믹 기판은 캡슐화되지 않은 플립칩 위에 형성된 컨포멀 도전성 코팅의 접지를 가능하게 할 수 있다.
도 9는 본 명세서에서 설명되는 바와 같은 하나 이상의 특징부를 갖는 세라믹 기판(106)이 세라믹 기판(106) 상에 실장된 하나 이상의 컴포넌트의 캡슐화를 이용하는 패키징 응용들에서도 이용될 수 있다는 것을 나타낸다. 예를 들어, 차폐된 패키징된 장치(100)는 도 4의 예에서와 유사한 방식으로 구성될 수 있는 세라믹 기판(106) 상에 실장된, RF기능을 제공하도록 구성되는 다이(210)를 포함할 수 있다. 다이(210)는 오버몰드(212)에 의해 캡슐화되는 것으로 도시되며, 컨포멀 도전성 코팅(102)은 오버몰드(212)의 상면과 측벽들 및 세라믹 기판(106)의 측벽들을 전체적으로 커버하는 것으로 도시된다. 도 4를 참조하여 설명된 바와 같이, 도전층들(160, 162)은 컨포멀 도전성 코팅(102)과 세라믹 기판(106) 내의 접지 평면 간의 전기 접속을 제공하도록 구성될 수 있다.
일부 구현들에서, 본 명세서에서 설명되는 하나 이상의 특징부를 갖는 장치가 무선 장치와 같은 RF장치 내에 포함될 수 있다. 일부 실시예들에서, 그러한 무선 장치는 예를 들어 셀룰러 전화, 스마트폰, 전화 기능을 갖거나 갖지 않는 핸드헬드 무선 장치, 무선 태블릿 등을 포함할 수 있다.
도 10은 본 명세서에서 설명되는 하나 이상의 유리한 특징부를 갖는 예시적인 무선 장치(400)를 나타낸다. 본 명세서에서 설명되는 바와 같은 하나 이상의 특징부를 갖는 모듈과 관련하여, 그러한 모듈은 다수의 상이한 응용을 위해 구현될 수 있다. 예를 들어, 점선 박스(100)에 의해 전체적으로 도시된 바와 같이, 차폐된 패키징된 모듈이 안테나 스위치 모듈로서 구현될 수 있다. 그러한 모듈은 도 10에 도시된 것보다 많거나 적은 컴포넌트를 포함할 수 있다는 것을 이해할 것이다.
전력 증폭기들(PA들)(310)은 증폭 및 전송될 RF신호들을 생성하고, 수신된 신호들을 처리하기 위해 공지 방식으로 구성되고 동작할 수 있는 송수신기(410)로부터 그들 각각의 RF신호들을 수신할 수 있다. 송수신기(410)는 사용자에게 적합한 데이터 및/또는 음성 신호들과 송수신기(410)에 적합한 RF신호들 간의 변환을 제공하도록 구성되는 기저대역 서브시스템(408)과 상호작용하는 것으로 도시된다. 송수신기(410)는 또한 무선 장치의 동작을 위한 전력을 관리하도록 구성되는 전력 관리 컴포넌트(406)에 접속되는 것으로 도시된다. 그러한 전력 관리는 기저대역 서브시스템(408)의 동작들도 제어할 수 있다.
기저대역 서브시스템(408)은 사용자에게 제공되고 그로부터 수신되는 음성 및/또는 데이터의 다양한 입력 및 출력을 가능하게 하기 위한 사용자 인터페이스(402)에 접속되는 것으로 도시된다. 기저대역 서브시스템(408)은 무선 장치의 동작을 가능하게 하고/하거나 사용자에 대한 정보의 저장을 제공하기 위한 데이터 및/또는 명령어들을 저장하도록 구성되는 메모리(404)에도 접속될 수 있다.
예시적인 무선 장치(400)에서, PA들(310)의 출력들은 (각각의 매치 회로들(306)을 통해) 매칭되고, 대역 선택 스위치(308), 그들 각각의 듀플렉서들(412) 및 안테나 스위치(414)를 통해 안테나(416)로 라우팅되는 것으로 도시된다. 일부 실시예들에서, 각각의 듀플렉서(412)는 공동 안테나(예로서, 416)를 이용하여 송신 및 수신 동작들이 동시에 수행되는 것을 가능하게 할 수 있다. 도 10에서, 수신된 신호들은 예를 들어 저잡음 증폭기(LNA)를 포함할 수 있는 "Rx" 경로들(도시되지 않음)로 라우팅되는 것으로 도시된다.
다수의 다른 무선 장치 구성들이 본 명세서에서 설명되는 하나 이상의 특징부를 이용할 수 있다. 예를 들어 무선 장치는 다중 대역 장치일 필요가 없다. 다른 예에서, 무선 장치는 다이버시티 안테나와 같은 추가 안테나들 및 와이파이, 블루투스 및 GPS와 같은 추가 접속 특징부들을 포함할 수 있다.
상황이 명확히 달리 요구하지 않는 한, 명세서 및 청구항들 전반에서, "포함한다", "포함하는" 등과 같은 단어들은 배타적이거나 완전하다는 의미가 아니라 포괄적인 의미로, 즉 "포함하지만, 한정되지 않는"의 의미로 해석되어야 한다. 본 명세서에서 일반적으로 사용되는 바와 같은 "결합"이라는 단어는 직접 접속될 수 있거나 하나 이상의 중간 요소를 통해 접속될 수 있는 둘 이상의 요소를 지칭한다. 게다가, 단어 "본 명세서에서", "위에서", "아래에서" 및 유사한 의미의 단어들은 본 명세서에서 사용될 때 본원의 임의의 특정 부분들이 아니라 본원 전체를 지칭해야 한다. 상황이 허가하는 경우, 단수 또는 복수를 이용하는 위의 설명에서의 단어들은 각각 복수 또는 단수도 포함할 수 있다. 둘 이상의 아이템들의 리스트와 관련된 단어 "또는"은 다음과 같은 단어 해석들, 즉 리스트 내의 임의의 아이템, 리스트 내의 모든 아이템 및 리스트 내의 아이템들의 임의 조합 모두를 커버한다.
본 발명의 실시예들의 전술한 설명은 완전하다는 것을 의도하지 않으며, 본 발명을 전술한 바로 그 형태로 한정하는 것도 의도하지 않는다. 본 발명의 특정 실시예들 및 본 발명에 대한 예들이 위에서 예시의 목적으로 설명되었지만, 관련 분야의 기술자들이 인식하는 바와 같이, 본 발명의 범위 내에서 다양한 균등한 변경들이 가능하다. 예를 들어, 프로세스들 또는 블록들이 주어진 순서로 제공되지만, 대안 실시예들은 상이한 순서로 단계들을 갖는 루틴들을 수행하거나, 블록들을 갖는 시스템들을 이용할 수 있으며, 일부 프로세스들 또는 블록들은 삭제, 이동, 추가, 세분, 결합 및/또는 변경될 수 있다. 이러한 프로세스들 또는 블록들 각각은 다양한 상이한 방식으로 구현될 수 있다. 또한, 프로세스들 또는 블록들이 때때로 직렬로 수행되는 것으로 도시되지만, 이러한 프로세스들 또는 블록들은 병렬로 대신 수행될 수 있거나 상이한 시간들에 수행될 수 있다.
본 명세서에서 제공되는 본 발명의 가르침들은 전술한 시스템이 아니라 다른 시스템들에 적용될 수 있다. 전술한 다양한 실시예들의 요소들 및 동작들은 추가 실시예들을 제공하도록 결합될 수 있다.
본 발명의 일부 실시예들이 설명되었지만, 이러한 실시예들은 예시적으로 제공되었을 뿐이며, 본 발명의 범위를 한정하는 것을 의도하지 않는다. 사실상, 본 명세서에서 설명되는 새로운 방법들 및 시스템들은 다양한 다른 형태들로 구현될 수 있으며; 더구나 본 명세서에서 설명된 방법들의 형태에서의 다양한 생략, 교체 및 변경이 본 발명의 사상으로부터 벗어나지 않고서 이루어질 수 있다. 첨부된 청구항들 및 그들의 균등물들은 본 발명의 범위 및 사상 내에 속하는 바와 같은 그러한 형태들 또는 변경들을 커버하는 것을 의도한다.

Claims (20)

  1. 패키징된 전자 장치로서,
    하나 이상의 컴포넌트를 수용하도록 구성되는 세라믹 기판 - 상기 세라믹 기판은 접지 평면과 전기적으로 접촉하는 도전층을 포함함 -;
    집적 회로를 갖는 다이 - 상기 다이는 상기 세라믹 기판의 표면 상에 실장됨 -;
    차폐 기능을 제공하기 위해 상기 다이 위에 구현되는 컨포멀 도전성 코팅(conformal conductive coating); 및
    상기 컨포멀 도전성 코팅과 상기 도전층 사이의 전기 접속
    을 포함하는 패키징된 전자 장치.
  2. 제1항에 있어서,
    상기 컨포멀 도전성 코팅은 실질적으로 상기 다이 바로 위에 구현되는 패키징된 전자 장치.
  3. 제2항에 있어서,
    상기 다이는 플립칩 장치(flip-chip device)로서 구성되는 패키징된 전자 장치.
  4. 제3항에 있어서,
    상기 플립칩 장치와 상기 세라믹 기판 사이에 구현되는 언더필(underfill)을 더 포함하는 패키징된 전자 장치.
  5. 제4항에 있어서,
    상기 언더필은 상기 플립칩 장치의 측벽들과 상기 세라믹 기판의 상기 표면 사이에 각진 전이(angled transition)를 제공하도록 구성되는 에지 프로파일을 포함하는 패키징된 전자 장치.
  6. 제5항에 있어서,
    상기 언더필의 상기 각진 전이 프로파일이 구성되어, 상기 플립칩 장치와 상기 세라믹 기판 사이의 상기 컨포멀 도전성 코팅의 커버리지 개선을 가능하게 하는 패키징된 전자 장치.
  7. 제2항에 있어서,
    상기 집적 회로는 RF(radio-frequency) 스위칭 회로를 포함하는 패키징된 전자 장치.
  8. 제7항에 있어서,
    상기 다이는 SOI(silicon-on-insulator) 다이인 패키징된 전자 장치.
  9. 제2항에 있어서,
    상기 전기 접속은 상기 세라믹 기판의 측면 에지들로 연장하는 상기 세라믹 기판의 상기 표면 상의 상기 컨포멀 도전성 코팅의 일부를 포함하는 패키징된 전자 장치.
  10. 제9항에 있어서,
    상기 도전층은, 상기 도전층의 상기 에지가 상기 컨포멀 도전성 코팅과 전기적으로 접촉하도록 상기 세라믹 기판의 대응하는 측면 에지를 따르는 에지를 포함하는 패키징된 전자 장치.
  11. 제10항에 있어서,
    상기 도전층은 상기 세라믹 기판의 대응하는 측면 에지를 따르는 도전성 스트립을 포함하는 패키징된 전자 장치.
  12. 제11항에 있어서,
    상기 도전성 스트립은 상기 도전성 스트립과 상기 컨포멀 도전성 코팅 사이의 전기 접촉을 가능하게 하기 위해 상기 세라믹 기판의 대응하는 측면 에지 상에 충분히 노출되는 에지를 포함하는 패키징된 전자 장치.
  13. 제12항에 있어서,
    상기 도전층은, 상기 세라믹 기판의 각각의 에지가 상기 컨포멀 도전성 코팅과 전기적으로 접촉하는 상기 도전성 스트립의 대응하는 노출된 에지를 포함하도록 배열되는 복수의 도전성 스트립을 포함하는 패키징된 전자 장치.
  14. 제1항에 있어서,
    상기 컨포멀 도전성 코팅은 퇴적(deposition)에 의해 형성되는 금속 페인트 층 또는 도전층을 포함하는 패키징된 전자 장치.
  15. 제1항에 있어서,
    상기 세라믹 기판은 저온 동시 소성 세라믹(LTCC) 기판을 포함하는 패키징된 전자 장치.
  16. 제1항에 있어서,
    상기 세라믹 기판의 하면 상에 구현되는 복수의 접촉 패드를 더 포함하고, 상기 접촉 패드들은 상기 패키징된 전자 장치를 회로 보드 상에 실장하는 것을 가능하게 하도록 구성되는 패키징된 전자 장치.
  17. 패키징된 RF 모듈을 제조하기 위한 방법으로서,
    하나 이상의 컴포넌트를 수용하도록 구성되는 세라믹 기판을 형성 또는 제공하는 단계 - 상기 세라믹 기판은 접지 평면과 전기적으로 접촉하는 도전층을 포함함 -;
    상기 세라믹 기판의 표면 상에 다이를 실장하는 단계 - 상기 다이는 집적 회로를 포함함 -; 및
    상기 다이에 대한 차폐 기능을 제공하기 위해, 상기 다이 위에 그리고 상기 도전층과 전기적으로 접촉하도록 컨포멀 도전성 코팅을 형성하는 단계
    를 포함하는 방법.
  18. 제17항에 있어서,
    상기 세라믹 기판은 라인들의 그리드에 의해 정의되는 유닛들의 어레이를 갖는 스택 내에 배열되는 복수의 세라믹 층을 포함하고, 상기 라인들을 따르는 개별화 프로세스가 상기 유닛들을 복수의 개별 유닛으로 분리하는 방법.
  19. 제18항에 있어서,
    상기 컨포멀 도전성 코팅을 형성하기 전에 유닛들의 상기 어레이를 개별화하는 단계를 더 포함하는 방법.
  20. 무선 장치로서,
    RF 신호를 생성하도록 구성되는 송수신기;
    상기 RF신호를 처리하도록 구성되는 RF 모듈 - 상기 RF 모듈은 하나 이상의 컴포넌트를 수용하도록 구성되는 세라믹 기판을 포함하고, 상기 세라믹 기판은 접지 평면과 전기적으로 접촉하는 도전층을 포함하고, 상기 RF 모듈은 집적 회로를 갖는 다이를 더 포함하고, 상기 다이는 상기 세라믹 기판의 표면 상에 실장되고, 상기 RF 모듈은 차폐 기능을 제공하기 위해 상기 다이 위에 구현되는 컨포멀 도전성 코팅을 더 포함하고, 상기 RF 모듈은 상기 컨포멀 도전성 코팅과 상기 도전층 사이의 전기 접속을 더 포함함 -; 및
    상기 RF 모듈과 통신하는 안테나 - 상기 안테나는 상기 처리된 RF신호의 전송을 가능하게 하도록 구성됨 -
    를 포함하는 무선 장치.
KR1020140153092A 2013-11-05 2014-11-05 세라믹 기판들 상에서 ｒｆ 장치들의 패키징과 관련된 장치들 및 방법들 KR102371332B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361900394P 2013-11-05 2013-11-05
US61/900,394 2013-11-05
US14/528,447 US9564937B2 (en) 2013-11-05 2014-10-30 Devices and methods related to packaging of radio-frequency devices on ceramic substrates
US14/528,447 2014-10-30

Publications (2)

Publication Number Publication Date
KR20150051924A true KR20150051924A (ko) 2015-05-13
KR102371332B1 KR102371332B1 (ko) 2022-03-04

Family

ID=53007383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140153092A KR102371332B1 (ko) 2013-11-05 2014-11-05 세라믹 기판들 상에서 ｒｆ 장치들의 패키징과 관련된 장치들 및 방법들

Country Status (6)

Country Link
US (2) US9564937B2 (ko)
JP (3) JP6537807B2 (ko)
KR (1) KR102371332B1 (ko)
CN (1) CN104617053B (ko)
HK (1) HK1206148A1 (ko)
TW (1) TWI652789B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016008525A1 (en) * 2014-07-16 2016-01-21 Siemens Aktiengesellschaft Subsea electrical connector component
US10729001B2 (en) * 2014-08-31 2020-07-28 Skyworks Solutions, Inc. Devices and methods related to metallization of ceramic substrates for shielding applications
CN206976318U (zh) * 2014-11-21 2018-02-06 株式会社村田制作所 模块
TWI656543B (zh) * 2015-10-16 2019-04-11 日商村田製作所股份有限公司 Electronic parts
WO2017179325A1 (ja) 2016-04-11 2017-10-19 株式会社村田製作所 高周波部品
TWI632662B (zh) * 2016-04-22 2018-08-11 矽品精密工業股份有限公司 電子封裝件及其製法
JP2017200183A (ja) * 2016-04-29 2017-11-02 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 遮蔽されたダイバーシティ受信モジュール
CN110024115B (zh) 2016-10-04 2024-02-02 天工方案公司 具有包覆模制结构的双侧射频封装
CN108022886A (zh) * 2017-11-30 2018-05-11 深圳华远微电科技有限公司 一种倒装芯片式滤波器的封装结构
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
US11804435B2 (en) 2020-01-03 2023-10-31 Skyworks Solutions, Inc. Semiconductor-on-insulator transistor layout for radio frequency power amplifiers
US11291106B2 (en) * 2020-01-29 2022-03-29 Dell Products L.P. System and method for enhanced cooling
US11342277B2 (en) * 2020-06-10 2022-05-24 Micron Technology, Inc. Semiconductor device assemblies with conductive underfill dams for grounding EMI shields and methods for making the same
CN113327899A (zh) * 2021-04-22 2021-08-31 成都芯源系统有限公司 倒装芯片封装单元及封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213755A (ja) * 1995-01-31 1996-08-20 Kyocera Corp コンデンサ内蔵型積層セラミック回路基板及びその製造方法
JP2002026178A (ja) * 2000-07-04 2002-01-25 Hitachi Ltd 半導体装置及びその製造方法並びに電子装置
JP2013207213A (ja) * 2012-03-29 2013-10-07 Tdk Corp 電子部品モジュール及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010033478A1 (en) * 2000-04-21 2001-10-25 Shielding For Electronics, Inc. EMI and RFI shielding for printed circuit boards
JP3724450B2 (ja) 2002-04-23 2005-12-07 株式会社村田製作所 無線通信用高周波回路およびそれを備えた通信機
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
US7167688B2 (en) * 2003-07-30 2007-01-23 Chi Mei Communication Systems, Inc. RF transceiver module formed in multi-layered ceramic
JP2006210629A (ja) 2005-01-28 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置
US7342303B1 (en) * 2006-02-28 2008-03-11 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
JP2007306172A (ja) * 2006-05-10 2007-11-22 Tdk Corp バンドパスフィルタ素子および高周波モジュール
TWI332275B (en) * 2006-07-04 2010-10-21 Advanced Semiconductor Eng Semiconductor package having electromagnetic interference shielding and fabricating method thereof
US7701040B2 (en) * 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
TW201013881A (en) 2008-09-10 2010-04-01 Renesas Tech Corp Semiconductor device and method for manufacturing same
JP5402482B2 (ja) * 2009-10-01 2014-01-29 パナソニック株式会社 モジュールとモジュールの製造方法
CN102054821B (zh) * 2009-10-30 2013-09-11 日月光半导体制造股份有限公司 具有内屏蔽体的封装结构及其制造方法
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
JP2011193191A (ja) * 2010-03-15 2011-09-29 Renesas Electronics Corp 半導体集積回路およびそれを内蔵した高周波モジュール
KR101171512B1 (ko) * 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN102610595B (zh) * 2011-01-24 2015-02-18 国民技术股份有限公司 射频功率放大器及其封装方法
TWI438885B (zh) * 2011-03-18 2014-05-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US9179538B2 (en) 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
US9190340B2 (en) * 2011-06-17 2015-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming RF FEM and RF transceiver in semiconductor package
WO2013035819A1 (ja) * 2011-09-08 2013-03-14 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
US8637963B2 (en) * 2011-10-05 2014-01-28 Sandisk Technologies Inc. Radiation-shielded semiconductor device
TW201351599A (zh) * 2012-06-04 2013-12-16 矽品精密工業股份有限公司 半導體封裝件及其製法
CN202888168U (zh) * 2012-09-05 2013-04-17 欣兴电子股份有限公司 电子元件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213755A (ja) * 1995-01-31 1996-08-20 Kyocera Corp コンデンサ内蔵型積層セラミック回路基板及びその製造方法
JP2002026178A (ja) * 2000-07-04 2002-01-25 Hitachi Ltd 半導体装置及びその製造方法並びに電子装置
JP2013207213A (ja) * 2012-03-29 2013-10-07 Tdk Corp 電子部品モジュール及びその製造方法

Also Published As

Publication number Publication date
JP7214574B2 (ja) 2023-01-30
CN104617053A (zh) 2015-05-13
HK1206148A1 (en) 2015-12-31
JP6537807B2 (ja) 2019-07-03
CN104617053B (zh) 2020-09-11
US20150126134A1 (en) 2015-05-07
JP2022109908A (ja) 2022-07-28
JP2019176172A (ja) 2019-10-10
US10771101B2 (en) 2020-09-08
JP2015091135A (ja) 2015-05-11
JP7242938B2 (ja) 2023-03-20
TW201530731A (zh) 2015-08-01
US9564937B2 (en) 2017-02-07
TWI652789B (zh) 2019-03-01
US20170149466A1 (en) 2017-05-25
KR102371332B1 (ko) 2022-03-04

Similar Documents

Publication Publication Date Title
JP7242938B2 (ja) パッケージ化電子デバイス、および無線周波数モジュール
US11108152B2 (en) Antenna-integrated wireless module and method for manufacturing antenna-integrated wireless module
KR102629723B1 (ko) 무선 주파수 모듈의 선택적 차폐
US20220115331A1 (en) Devices and methods related to dual-sided radio-frequency package with overmold structure
US11277901B2 (en) Methods related to metallization of ceramic substrates for shielding applications
US20160099192A1 (en) Dual-sided radio-frequency package having ball grid array
US9252476B2 (en) Circuit module including a splitter and a mounting substrate
US12033954B2 (en) Packaged module with ball grid array and grounding pins for signal isolation, method of manufacturing the same, and wireless device comprising the same
WO2016053981A1 (en) Shielded radio-frequency module having reduced area
US20160095224A1 (en) Apparatus and methods related to ceramic device embedded in laminate substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant