TWI632662B - 電子封裝件及其製法 - Google Patents

電子封裝件及其製法 Download PDF

Info

Publication number
TWI632662B
TWI632662B TW105112587A TW105112587A TWI632662B TW I632662 B TWI632662 B TW I632662B TW 105112587 A TW105112587 A TW 105112587A TW 105112587 A TW105112587 A TW 105112587A TW I632662 B TWI632662 B TW I632662B
Authority
TW
Taiwan
Prior art keywords
electronic component
electronic
package
component
shielding
Prior art date
Application number
TW105112587A
Other languages
English (en)
Other versions
TW201739031A (zh
Inventor
張翊峰
鍾興隆
黃榮邦
鍾匡能
林辰翰
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW105112587A priority Critical patent/TWI632662B/zh
Priority to CN201610297247.3A priority patent/CN107305883A/zh
Publication of TW201739031A publication Critical patent/TW201739031A/zh
Application granted granted Critical
Publication of TWI632662B publication Critical patent/TWI632662B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種電子封裝件，係包括：承載結構、設於該承載結構上之第一電子元件與第二電子元件、覆蓋該第一電子元件而未覆蓋該第二電子元件之屏蔽結構、以及包覆該屏蔽結構與該第二電子元件之封裝體，以於運作該電子封裝件時，該第一電子元件不會遭受外界之電磁干擾，且該第一與第二電子元件之間不會相互電磁干擾，使該電子封裝件的電性運作功能得以正常運作，而其電性效能不會受到影響。

Description

電子封裝件及其製法
本發明係有關一種電子封裝件及其製法，尤指一種具電磁屏蔽之電子封裝件及其製法。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足電子封裝件多功能的需求，係於半導體封裝件中設置複數晶片。
惟，半導體封裝件於運作時，因其不具電磁干擾(Electromagnetic interference，簡稱EMI)屏蔽(shielding)的結構，故各該晶片容易遭受到外界之電磁干擾或各該晶片之間容易相互電磁干擾，導致該半導體封裝件的電性運作功能不正常，因而影響整體電性效能。
因此，如何克服上述習知技術之問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係揭露一種電子封裝件，係包括：承載結構；第一電子元件，係設於該承載結構上；第二電子元件，係設於該承載結構上；屏蔽 結構，係形成於該承載結構上且覆蓋該第一電子元件而未覆蓋該第二電子元件；以及封裝體，係形成於該承載結構上且包覆該屏蔽結構與該第二電子元件。
本發明復提供一種電子封裝件之製法，係包括：設置第一電子元件與第二電子元件於一承載結構上；於該承載結構上形成一覆蓋該第一電子元件之屏蔽結構，且該屏蔽結構未覆蓋該第二電子元件；以及於該承載結構上形成一包覆該屏蔽結構與該第二電子元件之封裝體。
前述之電子封裝件及其製法中，該第一電子元件係為射頻元件，且該第二電子元件係為被動元件。
前述之電子封裝件及其製法中，該第一電子元件電性連接該承載結構。
前述之電子封裝件及其製法中，該第二電子元件電性連接該承載結構。
前述之電子封裝件及其製法中，該屏蔽結構係包含絕緣部與屏蔽部，該絕緣部係包覆該第一電子元件，且該屏蔽部係設於該絕緣部上以遮蓋該第一電子元件。例如，形成該屏蔽部之材質係包含導電材。
前述之電子封裝件及其製法中，復包括形成結合層於該第一電子元件與該承載結構之間。
前述之電子封裝件及其製法中，該屏蔽結構係為導電膜。
由上可知，本發明之電子封裝件及其製法中，係藉由該屏蔽結構覆蓋該第一電子元件而未覆蓋該第二電子元件 之設計，以於運作該電子封裝件時，該第一電子元件不會遭受外界之電磁干擾，且該第一與第二電子元件之間不會相互電磁干擾，故相較於習知技術，本發明之電子封裝件的電性運作功能得以正常運作，而該電子封裝件的電性效能不會受到影響。
2,2’,2”,3,3’‧‧‧電子封裝件
20‧‧‧承載結構
21,21’‧‧‧第一電子元件
21a‧‧‧主動面
21b‧‧‧非主動面
210‧‧‧電極墊
211,221‧‧‧銲錫凸塊
211’,221’‧‧‧銲線
22,22’‧‧‧第二電子元件
23,23’,23”,33‧‧‧屏蔽結構
230,230’,230”‧‧‧絕緣部
231‧‧‧屏蔽部
24‧‧‧封裝體
35,35’‧‧‧結合層
第1A至1D圖係為本發明之電子封裝件之製法之第一實施例的剖面示意圖；其中，第1B’圖係為第1B圖之另一實施例，第1D’及1D”圖係為第1D圖之其它實施例；以及第2A至2B圖係為本發明之電子封裝件之製法之第二實施例的剖面示意圖；其中，第2A’及2B’圖係為第2A及2B圖之另一實施例。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如 “上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第1A至1D圖係為本發明之電子封裝件2之製法之第一實施例之剖面示意圖。於本實施例中，該電子封裝件2係為扇出(fan-out)線路之射頻(Radio frequency，簡稱RF)模組或系統級封裝(System in package，簡稱SiP)之射頻(RF)模組。
如第1A圖所示，設置至少一第一電子元件21與至少一第二電子元件22於一承載結構20上。
於本實施例中，該承載結構20係為增層線路結構、導線架、電路板、陶瓷板或金屬板，其表面可選擇性地形成有電性連接該第一與第二電子元件21,22之線路層(圖略)。然而，有關承載結構20之種類繁多，並不限於上述。
再者，該第一電子元件21係為主動元件、被動元件或其組合者，其中，該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。具體地，該第一電子元件21係為射頻晶片或其它半導體晶片，如藍芽晶片或Wi-Fi(Wireless Fidelity)晶片，其具有相對之主動面21a及非主動面21b，該主動面21a具有複數電極墊210，且該第一電子元件21以其主動面21a結合至該承載結構20上。例如，該第一電子元件21以覆晶方式(即藉由複數銲錫凸塊211)電性結合至該承載結構20之線路層。
又，該第二電子元件22係為主動元件、被動元件或其組合者，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。具體地，該第二電子元件22係為被動元件。例如，該第二電子元件22係藉由複數銲錫凸塊221電性結合至該承載結構20之線路層。
如第1B圖所示，形成一絕緣部230於該承載結構20上，以令該絕緣部230接觸地包覆該第一電子元件21而未包覆該第二電子元件22。
於本實施例中，形成該絕緣部230之材質係例如為封裝膠體(molding compound)、乾膜(dry film)、聚醯亞胺(polyimide，簡稱PI)或環氧樹脂(expoxy)，且該絕緣部230例如以模壓方式形成或貼合方式形成、亦或以點膠(Globe top)形成該絕緣部230再烘乾該絕緣部230之方式形成。
如第1C圖所示，形成一屏蔽部231於該絕緣部230上以遮蓋該第一電子元件21，且令該屏蔽部231與該絕緣部230構成一屏蔽結構23，其中，該屏蔽結構23未覆蓋該第二電子元件22。另外，以點膠方式形成的絕緣部相較於習知的製作方式須先鑽孔後再形成一金屬層的方式可減少製程時間以及成本。
於本實施例中，形成該屏蔽部231之材質係為導電材，且其材質不同於該絕緣部230之材質。
具體地，若形成該屏蔽部231之材質係包含導體材，如銅(Cu)、鎳(Ni)、鐵(Fe)或鋁(Al)或上述金屬合金等，其 係以塗抹導電膠方式形成，或以如濺鍍(sputtering)化學鍍膜的方式形成，亦可藉由塗佈(coating)方式或噴塗方式形成。或者，可為鐵氧體(ferrite)，例如赤鐵礦(Fe2O3)或磁鐵礦(Fe3O4)、或軟鐵材(如包括有鎳、鋅或錳的化合物)。
又，於另一製程之實施例中，亦可先設置一如框架體之屏蔽部231，如第1B’圖所示，之後再形成該絕緣部230於該屏蔽部231中，以形成如第1C圖所示之屏蔽結構23。
如第1D圖所示，形成一封裝體24於該承載結構20上，以令該封裝體24接觸地包覆該屏蔽結構23與該第二電子元件22，藉以提升該電子封裝件2之強度及提供產品組裝時與其它物件接觸後的絕緣。
於本實施例中，形成該封裝體24之材質係為絕緣材，例如，聚醯亞胺、乾膜、環氧樹脂或封裝膠體，且該絕緣部230之材質與該封裝體24之材質可相同或不相同。
再者，請參閱第1D、1D’及1D”圖，該絕緣部230,230’,230”之外觀輪廓可為由點膠方式所形成的半橢圓形(如第1D圖所示)、半圓形(如第1D'圖所示)或矩形(如第1D"圖所示)，但不限於上述。
又，如第1D’圖所示，該第一電子元件21’亦可以打線方式(即藉由複數銲線211')電性連接該承載結構20。應可理解地，如第1D'圖所示，該第二電子元件22’亦可以複數銲線221'電性連接該承載結構20。
本發明之製法係直接於目標晶片(如第一電子元件21)上形成屏蔽結構23,23’,23”，使該屏蔽結構23,23’,23” 覆蓋該第一電子元件21,21’而未覆蓋該第二電子元件22,22’之設計，故該電子封裝件2,2’,2”於運作時，該第一電子元件21,21’不會遭受外界之電磁干擾(EMI)，且該第一電子元件21,21’與第二電子元件22,22’之間不會相互電磁干擾，因而該電子封裝件2,2’,2”的電性運作功能得以正常，進而不會影響整體該電子封裝件2,2’,2”的電性效能。
第2A至2B圖係為本發明之電子封裝件3之製法之第二實施例之剖面示意圖。本實施例與第一實施例之差異在於屏蔽結構之製程，其它製程係相同，故以下將說明相異者，而不再贅述相同者。
如第2A圖所示，接續第1A圖之製程，形成一屏蔽結構33於該第一電子元件21上。
於本實施例中，該屏蔽結構33係為導電膜，例如，具有導電粒子之晶片黏著膠膜(Die attach film)或具有銅箔層之晶片黏著膠膜，其以壓合方式或貼合方式形成於該第一電子元件21之非主動面21b上並接觸地包覆該第一電子元件21。
再者，於形成該屏蔽結構33之前，可選擇性地形成一結合層35於該第一電子元件21與該承載結構20之間。於本實施例中，該結合層35係為底膠，而於其它實施例中，如第2A’圖所示，該結合層35’亦可為黏著層，以結合打線式之第一電子元件21’之非主動面21b於該承載結構20上。
如第2B及2B’圖所示，形成一封裝體24於該承載結構20上，以令該封裝體24包覆該屏蔽結構33與該第二電子元件22，藉以形成電子封裝件3,3’。
本發明之製法係藉由該屏蔽結構33覆蓋該第一電子元件21,21’而未覆蓋該第二電子元件22之設計，故該電子封裝件3,3’於運作時，該第一電子元件21,21’不會遭受外界之電磁干擾(EMI)，且該第一電子元件21,21’與第二電子元件22之間不會相互電磁干擾，因而該電子封裝件3,3’的電性運作功能得以正常，進而不會影響整體該電子封裝件3,3’的電性效能。另外，屏蔽結構以點膠方式或由導電膜壓合的方式所形成，相較於習知的製法以鑽孔方式形成的屏蔽結構，可以節省製程時間以及成本。
本發明亦提供一種電子封裝件2,2’,2”,3,3’，係包括：一承載結構20、設於該承載結構20上之第一電子元件21,21’與第二電子元件22,22’、覆蓋該第一電子元件21,21’之屏蔽結構23,23’,23”,33、以及包覆該屏蔽結構23,23’,23”,33與該第二電子元件22,22’之封裝體24。
所述之第一電子元件21,21’係為射頻元件且電性連接該承載結構20。
所述之第二電子元件22,22’係為被動元件且電性連接該承載結構20。
所述之屏蔽結構23,23’,23”,33未覆蓋該第二電子元件22,22’。
於一實施例中，所述之屏蔽結構23,23’,23”係包含 一絕緣部230,230’,230”與一屏蔽部231，該絕緣部230,230’,230”係包覆該第一電子元件21,21’，且該屏蔽部231係設於該絕緣部230,230’,230”上以遮蓋該第一電子元件21,21’。
於一實施例中，該屏蔽結構33係為導電膜。
於一實施例中，所述之電子封裝件3,3’復包括一結合層35,35’，該結合層35,35’係設於該第一電子元件21,21’與該承載結構20之間。
綜上所述，本發明之電子封裝件及其製法中，主要藉由該屏蔽結構覆蓋該第一電子元件而未覆蓋該第二電子元件之設計，以於運作該電子封裝件時，該第一電子元件不會遭受外界之電磁干擾，且該第一與第二電子元件之間不會相互電磁干擾，故本發明之電子封裝件的電性運作功能得以正常運作，而該電子封裝件的電性效能不會受到影響。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (12)

  1. 一種電子封裝件，係包括：承載結構；第一電子元件，係設於該承載結構上；第二電子元件，係設於該承載結構上；屏蔽結構，係形成於該承載結構上且覆蓋該第一電子元件而未覆蓋該第二電子元件，其中，該屏蔽結構係為導電膜，該導電膜為具有導電粒子之晶片黏著膠膜或具有銅箔層之晶片黏著膠膜；以及封裝體，係形成於該承載結構上且包覆該屏蔽結構與該第二電子元件。
  2. 如申請專利範圍第1項所述之電子封裝件，其中，該第一電子元件係為射頻元件。
  3. 如申請專利範圍第1項所述之電子封裝件，其中，該第二電子元件係為被動元件。
  4. 如申請專利範圍第1項所述之電子封裝件，其中，該第一電子元件電性連接該承載結構。
  5. 如申請專利範圍第1項所述之電子封裝件，其中，該第二電子元件電性連接該承載結構。
  6. 如申請專利範圍第1項所述之電子封裝件，復包括結合層，係設於該第一電子元件與該承載結構之間。
  7. 一種電子封裝件之製法，係包括：設置第一電子元件與第二電子元件於一承載結構上；於該承載結構上形成一覆蓋該第一電子元件之屏蔽結構，且該屏蔽結構未覆蓋該第二電子元件，其中，該屏蔽結構係為導電膜，該導電膜為具有導電粒子之晶片黏著膠膜或具有銅箔層之晶片黏著膠膜；以及於該承載結構上形成一包覆該屏蔽結構與該第二電子元件之封裝體。
  8. 如申請專利範圍第7項所述之電子封裝件之製法，其中，該第一電子元件係為射頻元件。
  9. 如申請專利範圍第7項所述之電子封裝件之製法，其中，該第二電子元件係為被動元件。
  10. 如申請專利範圍第7項所述之電子封裝件之製法，其中，該第一電子元件電性連接該承載結構。
  11. 如申請專利範圍第7項所述之電子封裝件之製法，其中，該第二電子元件電性連接該承載結構。
  12. 如申請專利範圍第7項所述之電子封裝件之製法，復包括形成結合層於該第一電子元件與該承載結構之間。
TW105112587A 2016-04-22 2016-04-22 電子封裝件及其製法 TWI632662B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105112587A TWI632662B (zh) 2016-04-22 2016-04-22 電子封裝件及其製法
CN201610297247.3A CN107305883A (zh) 2016-04-22 2016-05-06 电子封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105112587A TWI632662B (zh) 2016-04-22 2016-04-22 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201739031A TW201739031A (zh) 2017-11-01
TWI632662B true TWI632662B (zh) 2018-08-11

Family

ID=60150491

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105112587A TWI632662B (zh) 2016-04-22 2016-04-22 電子封裝件及其製法

Country Status (2)

Country Link
CN (1) CN107305883A (zh)
TW (1) TWI632662B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102026132B1 (ko) * 2018-03-05 2019-09-27 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
CN109979978B (zh) * 2019-03-28 2020-10-20 云谷（固安）科技有限公司 显示装置、显示面板和电路板
CN110504175B (zh) * 2019-07-26 2021-08-31 南通通富微电子有限公司 封装结构的形成方法
CN110534445B (zh) * 2019-07-26 2021-08-27 南通通富微电子有限公司 封装结构的形成方法
CN110534442B (zh) * 2019-07-26 2023-03-14 通富微电子股份有限公司 封装结构的形成方法
CN110718536B (zh) * 2019-07-26 2021-08-27 南通通富微电子有限公司 封装结构
CN110718472B (zh) * 2019-07-26 2021-11-05 南通通富微电子有限公司 封装结构的形成方法
CN110544677B (zh) * 2019-07-26 2023-03-14 通富微电子股份有限公司 封装结构
CN110534444B (zh) * 2019-07-26 2021-04-13 南通通富微电子有限公司 封装结构的形成方法
US20220285287A1 (en) * 2019-07-26 2022-09-08 Nantong Tongfu Microelectronics Co., Ltd Packaging structure and fabrication method thereof
CN110473859B (zh) * 2019-07-26 2021-07-02 南通通富微电子有限公司 封装结构
CN110707071B (zh) * 2019-07-26 2021-09-24 南通通富微电子有限公司 封装结构
CN110518002B (zh) * 2019-07-26 2023-04-07 通富微电子股份有限公司 封装结构的形成方法
CN110783208B (zh) * 2019-07-26 2021-11-05 南通通富微电子有限公司 封装结构的形成方法
CN110534443B (zh) * 2019-07-26 2021-04-13 南通通富微电子有限公司 封装结构的形成方法
CN110473844B (zh) * 2019-07-26 2021-07-02 通富微电子股份有限公司 封装结构
CN110504226B (zh) * 2019-07-26 2021-08-31 南通通富微电子有限公司 封装结构
CN110459530B (zh) * 2019-07-26 2021-07-02 南通通富微电子有限公司 封装结构
US20210125959A1 (en) * 2019-10-24 2021-04-29 Texas Instruments Incorporated Metal-covered chip scale packages
CN113990812A (zh) * 2020-07-27 2022-01-28 华为技术有限公司 一种电子封装模块及其制备方法
CN112234049B (zh) * 2020-12-21 2021-03-26 甬矽电子(宁波)股份有限公司 光电传感器、其制作方法和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201032319A (en) * 2009-02-25 2010-09-01 Everlight Electronics Co Ltd Semiconductor optoelectronic device and quad flat non-leaded optoelectronic device
TW201032298A (en) * 2009-02-19 2010-09-01 Advanced Semiconductor Eng Chip package and manufacturing method thereof
TW201240056A (en) * 2011-03-18 2012-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
TW201530731A (zh) * 2013-11-05 2015-08-01 Skyworks Solutions Inc 與陶瓷基板上之射頻元件之封裝相關的元件及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102286254A (zh) * 2011-05-06 2011-12-21 广州方邦电子有限公司 具有导通孔的高剥离强度的导电胶膜及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201032298A (en) * 2009-02-19 2010-09-01 Advanced Semiconductor Eng Chip package and manufacturing method thereof
TW201032319A (en) * 2009-02-25 2010-09-01 Everlight Electronics Co Ltd Semiconductor optoelectronic device and quad flat non-leaded optoelectronic device
TW201240056A (en) * 2011-03-18 2012-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
TW201530731A (zh) * 2013-11-05 2015-08-01 Skyworks Solutions Inc 與陶瓷基板上之射頻元件之封裝相關的元件及方法

Also Published As

Publication number Publication date
CN107305883A (zh) 2017-10-31
TW201739031A (zh) 2017-11-01

Similar Documents

Publication Publication Date Title
TWI632662B (zh) 電子封裝件及其製法
TWI663701B (zh) 電子封裝件及其製法
TWI603456B (zh) 電子封裝結構及其製法
TWI594390B (zh) 半導體封裝件及其製法
US8420437B1 (en) Method for forming an EMI shielding layer on all surfaces of a semiconductor package
TWI409924B (zh) 半導體封裝體及其製造方法
US20200152607A1 (en) Method of fabricating electronic package structure with multiple electronic components
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US8330267B2 (en) Semiconductor package
US10186488B2 (en) Manufacturing method of semiconductor package and manufacturing method of semiconductor device
TW201304116A (zh) 層疊封裝及其形成方法
TW201818529A (zh) 電子封裝件及其製法
US20080237821A1 (en) Package structure and manufacturing method thereof
TWI332275B (en) Semiconductor package having electromagnetic interference shielding and fabricating method thereof
TWI591739B (zh) 封裝堆疊結構之製法
TWI619224B (zh) 電子封裝件及其製法
TWI718838B (zh) 電子封裝件及其製法
TW201508877A (zh) 半導體封裝件及其製法
TW201446089A (zh) 半導體封裝件及其製法
US9318354B2 (en) Semiconductor package and fabrication method thereof
TWI645518B (zh) 封裝結構及其製法
TW202011548A (zh) 電子封裝件及其製法
TWI691041B (zh) 電子封裝件及其封裝基板與製法
TWI628756B (zh) 封裝結構及其製作方法
TWI591788B (zh) 電子封裝件之製法