CN110534444B - 封装结构的形成方法 - Google Patents

封装结构的形成方法 Download PDF

Info

Publication number
CN110534444B
CN110534444B CN201910681481.XA CN201910681481A CN110534444B CN 110534444 B CN110534444 B CN 110534444B CN 201910681481 A CN201910681481 A CN 201910681481A CN 110534444 B CN110534444 B CN 110534444B
Authority
CN
China
Prior art keywords
shielding layer
layer
forming
semiconductor chip
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910681481.XA
Other languages
English (en)
Other versions
CN110534444A (zh
Inventor
陶玉娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Tongfu Microelectronics Co ltd
Original Assignee
Nantong Tongfu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Tongfu Microelectronics Co ltd filed Critical Nantong Tongfu Microelectronics Co ltd
Priority to CN201910681481.XA priority Critical patent/CN110534444B/zh
Publication of CN110534444A publication Critical patent/CN110534444A/zh
Priority to PCT/CN2020/102764 priority patent/WO2021017898A1/en
Priority to US17/629,692 priority patent/US20220246540A1/en
Application granted granted Critical
Publication of CN110534444B publication Critical patent/CN110534444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种封装结构的形成方法，在将若干半导体芯片的功能面粘合在载板上后，形成包覆所述半导体芯片的非功能面和侧壁表面的第一屏蔽层；在所述第一屏蔽层上形成第二屏蔽层；在所述第二屏蔽层上以及半导体芯片之间的载板上形成塑封层；剥离所述载板，形成预封面板，所述预封面板背面露出半导体芯片的功能面；在所述预封面板的背面形成与焊盘连接的外部接触结构。通过在第一屏蔽层上形成第二屏蔽层，所述第二屏蔽层能覆盖所述第一屏蔽层中厚度不均匀以及边缘覆盖不好的地方，从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果。

Description

封装结构的形成方法
技术领域
本发明涉及半导体制作领域，尤其涉及一种具有电磁屏蔽的封装结构的形成方法。
背景技术
新一代电子产品的飞速发展，推动集成电路封装也在向高密度、高频率、微型化、高集成的方向发展，而高频芯片往往会产生较强的电磁波，对封装内外及芯片造成不期望的干扰或噪声；加上电子部件密度越来越高，传输线路的距离越来越近，使得来自集成电路封装内外的电磁干扰问题也日益严重，同时会降低集成电路的品质、寿命等。
在电子设备及电子产品中，电磁干扰(Electromagnetic Interference)能量通过传导性耦合和辐射性耦合来进行传输。为满足电磁兼容性要求，对传导性耦合需采用滤波技术，即采用EMI滤波器件加以抑制；对辐射性耦合则需采用屏蔽技术加以抑制。在当前电磁频谱日趋密集、单位体积内电磁功率密度急剧增加、高低电平器件或设备大量混合使用等因素而导致设备及系统电磁环境日益恶化的情况下，其重要性就显得更为突出。
现有的一种电磁屏蔽解决方案，主要是在半导体封装结构上设置一个磁场屏蔽层，用于屏蔽芯片间的电磁干扰，但是现有的电磁屏蔽的效果仍有待提升。
发明内容
本发明所要解决的技术问题是在怎样提高现有的封装结构的电磁屏蔽效果。
本发明提供了一种封装结构的形成方法，包括：
提供若干半导体芯片，每个半导体芯片包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘；
提供载板；
将所述若干半导体芯片的功能面粘合在载板上；
形成包覆所述半导体芯片的非功能面和侧壁表面的第一屏蔽层；
在所述第一屏蔽层上形成第二屏蔽层；
在所述第二屏蔽层上以及半导体芯片之间的载板上形成塑封层；
剥离所述载板，形成预封面板，所述预封面板背面露出半导体芯片的功能面；
在所述预封面板的背面形成与焊盘连接的外部接触结构。
可选的，所述第一屏蔽层的形成工艺为溅射，所述第一屏蔽层至少还覆盖半导体芯片周围的部分载板表面所述第一屏蔽层至少还覆盖半导体芯片之间周围的部分载板表面。
可选的，所述第二屏蔽层仅位于包覆所述半导体芯片的非功能面和侧壁表面的第一屏蔽层表面上，且所述第二屏蔽层的表面呈椭球状，所述第二屏蔽层通过选择性电镀工艺、点胶工艺或网板印刷工艺形成。
可选的，所述第一屏蔽层的材料为铜、钨或铝，所述第二屏蔽层的材料为铜、焊料或导电银胶。
可选的，所述第一屏蔽层为磁场屏蔽层，且所述第二屏蔽层为电场屏蔽层；或者所述第一屏蔽层为电场屏蔽层，且所述第二屏蔽层为磁场屏蔽层。
可选的，所述电场屏蔽层的材料为铜、钨、铝；所述磁场屏蔽层的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、CoPt或者Ni、Co和Fe的合金。
可选的，所述半导体芯片的功能面上还具有底部屏蔽层，所述底部屏蔽层覆盖半导体芯片的整个功能面，所述底部屏蔽层的四周边缘与半导体芯片的四周侧壁齐平，若干焊盘贯穿底部屏蔽层，焊盘与底部屏蔽层之间通过隔离层隔离；在形成所述第一屏蔽层时，所述第一屏蔽层与底部屏蔽层的四周边缘连接。
可选的，所述具有底层屏蔽层的半导体芯片的形成过程为：提供晶圆，所述晶圆上形成有若干半导体芯片，所述半导体芯片包括顶层介质层和位于顶层介质层中的顶层互连结构；在所述顶层介质层上形成隔离层；刻蚀所述隔离层，在所述隔离层中形成若干第一开口和包围所述若干第一开口的第二开口，且剩余的隔离层仅位于第一开口和第二开口之间，将所述第一开口和第二开口隔开；在所述若干第一开口中填充金属材料形成若干焊盘，在所述第二开口中填充金属材料形成底部屏蔽层；形成焊盘和底层屏蔽层后，切割所述晶圆，形成若干分立具有底层屏蔽层的半导体芯片。
可选的，所述若干焊盘和底部屏蔽层通过同一工艺形成，包括步骤：在所述第一开口和第二开口中以及隔离层的表面上形成金属材料层；平坦化去除高于所述隔离层表面的金属材料层，在所述第一开口中形成焊盘，在所述第二开口中形成底部屏蔽层。
可选的，所述外部接触结构包括位于预封面板背面上与焊盘连接的再布线层以及位于再布线层上与再布线层连接的外部接触件。
可选的，在剥离所述载板后，在所述预封面板的背面上形成绝缘层，所述绝缘层中形成暴露出焊盘表面的开口；在所述开口中以及部分绝缘层表面形成再布线层；在开口外的再布线层表面上形成外部接触件。
可选的，在所述载板上形成绝缘层和位于绝缘层中的再布线层，所述绝缘层暴露出部分再布线层的表面；将所述若干半导体芯片的功能面与载板上的再布线层粘合；剥离所述载板，将载板与绝缘层和再布线层分离。
可选的，还包括：位于绝缘层中将第一屏蔽层与部分再布线层电连接的导电接触结构。
可选的，所述形成外部接触结构后，还包括：切割所述预封面板，形成若干分离的封装结构。
与现有技术相比，本发明技术方案具有以下优点：
本发明的封装结构的形成方法，在将所述若干半导体芯片的功能面粘合在载板上后，形成包覆所述半导体芯片的非功能面和侧壁表面的第一屏蔽层；在所述第一屏蔽层上形成第二屏蔽层；在所述第二屏蔽层上以及半导体芯片之间的载板上形成塑封层；剥离所述载板，形成预封面板，所述预封面板背面露出半导体芯片的功能面；在所述预封面板的背面形成与焊盘连接的外部接触结构。通过在第一屏蔽层上形成第二屏蔽层，所述第二屏蔽层能覆盖所述第一屏蔽层中厚度不均匀以及边缘覆盖不好的地方，从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果。
进一步，所述第二屏蔽层仅位于包覆所述半导体芯片的非功能面和侧壁表面的第一屏蔽层表面上，且所述第二屏蔽层的表面呈椭球，所述第二屏蔽层通过选择性电镀工艺、点胶工艺或网板印刷工艺形成，使得形成的第二屏蔽层能更好的覆盖所述第一屏蔽层，防止第二屏蔽层中出现覆盖不好的地方，进一步保证第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层的完整性，并且后续无需额外的掩膜和刻蚀工艺去除半导体芯片。
进一步，所述第一屏蔽层为磁场屏蔽层，则形成的第二屏蔽层为电场屏蔽层；或者所述第一屏蔽层为电场屏蔽层，则形成的第二屏蔽层为磁场屏蔽层，通过形成前述的结构的第一屏蔽层和第二屏蔽层，使得第一屏蔽层和第二屏蔽层分别针对电场或磁场进行屏蔽，从而提高了屏蔽层的屏蔽效果，并且所述第二屏蔽层能覆盖所述第一屏蔽层中厚度不均匀以及边缘覆盖不好的地方，从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层是完整的，进一步提高了屏蔽的效果。
进一步，所述形成外部接触结构后，切割所述预封面板，形成若干分离的封装结构，因而实现具有第一屏蔽层和第二屏蔽层的封装结构的批量制作，提高了生产的效率。
进一步，所述半导体芯片的功能面上还具有底部屏蔽层，所述底部屏蔽层覆盖半导体芯片的整个功能面，所述底部屏蔽层的四周边缘与半导体芯片的四周侧壁齐平，若干焊盘贯穿底部屏蔽层，焊盘与底部屏蔽层之间通过隔离层隔离；在形成所述第一屏蔽层时，所述第一屏蔽层与底部屏蔽层的四周边缘连接。即本实施例中不仅在形成第一屏蔽层后，在第一屏蔽层上还会形成第二屏蔽层，因而所述第二屏蔽层能够覆盖所述第一屏蔽层中厚度不均匀以及边缘覆盖不好的地方，从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果，并且由于所述半导体芯片的功能面上还具有底部屏蔽层，在形成所述第一屏蔽层时，所述第一屏蔽层与底部屏蔽层的四周边缘连接，从而使得封装结构中的半导体芯片被底层屏蔽层和第一屏蔽层完全或全方位的包覆，因而电场和磁场不能通过封装结构的底部进入封装结构中给半导体芯片带来电磁干扰，从而实现对半导体芯片进行全方位的电磁屏蔽，更进一步提高了电磁屏蔽的效果。
进一步，所述具有底层屏蔽层的半导体芯片的形成过程为：提供晶圆，所述晶圆上形成有若干半导体芯片，所述半导体芯片包括顶层介质层和位于顶层介质层中的顶层互连结构；在所述顶层介质层上形成隔离层；刻蚀所述隔离层，在所述隔离层中形成若干第一开口和包围所述若干第一开口的第二开口，且剩余的隔离层仅位于第一开口和第二开口之间，将所述第一开口和第二开口隔开；在所述若干第一开口中填充金属材料形成若干焊盘，在所述第二开口中填充金属材料形成底部屏蔽层；形成焊盘和底层屏蔽层后，切割所述晶圆，形成若干分立具有底层屏蔽层的半导体芯片。前述过程不仅能够形成底层屏蔽层，并且形成底部屏蔽层的过程与现有半导体芯片制作工艺集成，底部屏蔽层的制作过程可以与焊盘的制作过程同步进行，简化了制作工艺，减小了工艺难度，提高了效率。
附图说明
图1-图13为本发明第一实施例封装结构的形成过程的结构示意图；
图14-图20为本发明第二实施例封装结构的形成过程的结构示意图。
具体实施方式
如背景技术所言，现有的电磁屏蔽的效果仍有待提升。
研究发现，现有的磁场屏蔽层一般是通过溅射工艺形成，由于半导体封装结构厚度一般较厚，且半导体封装结构一般呈矩形，使得半导体封装结构具有多个顶角且侧壁较为陡峭，在通过溅射工艺形成包覆半导体封装结构的磁场屏蔽层时，形成的磁场屏蔽层的厚薄容易不均、半导体封装结构边缘处会存在未覆盖的状况，因而使得磁场屏蔽层的屏蔽效果难以保证。
为此，本发明提供了一种封装结构及其形成方法，所述形成方法在将若干半导体芯片的功能面粘合在载板上后，形成包覆所述半导体芯片的非功能面和侧壁表面的第一屏蔽层；在所述第一屏蔽层上形成第二屏蔽层。通过在第一屏蔽层上形成第二屏蔽层，所述第二屏蔽层能覆盖所述第一屏蔽层中厚度不均匀以及边缘覆盖不好的地方，从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1-图13为本发明第一实施例封装结构的形成过程的结构示意图。
参考图1-图3，图2为图1沿切割线AB方向的剖面结构示意图，提供若干半导体芯片101，每个半导体芯片101包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘102。
所述半导体芯片101的功能面中形成有集成电路(图中未示出)，所述半导体芯片101的功能面上具有若干焊盘102，所述焊盘102与半导体芯片101内的集成电路电连接，所述焊盘102作为半导体芯片101内的集成电路与外部电连接的端口。
所述半导体芯片101的功能面即为用于形成集成电路的一面，所述非功能面为与功能面相对的一面，功能面和非功能面之间四周表面即为半导体芯片101的侧壁。
所述半导体芯片101通过半导体集成制作工艺形成，具体的请参考图1和图2，提供晶圆100，所述晶圆100包括若干行列排布的芯片区域和位于芯片区域之间的切割道区域；在所述晶圆100的若干芯片区域对应形成若干半导体芯片101，在所述半导体芯片101的功能面上形成若干焊盘102；参考图3，形成若干焊盘后，沿切割道分割所述晶圆100，形成若干分立的半导体芯片101。
在一实施例中，所述晶圆100的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
在一实施例中，所述半导体芯片101中的集成电路可以包括若干半导体器件(比如晶体管、存储器、二极管和/或三极管等)以及将半导体器件连接的互连结构(包括金属连线和金属插塞)。
本实施例中，所述半导体芯片101为需要进行电磁屏蔽的半导体芯片。
参考图4，提供载板201；将所述若干半导体芯片101的功能面粘合在载板201上。
所述载板201作为后续工艺的提供支撑平台，所述载板201可以为玻璃载板、硅载板或金属载板，所述载板201也可以为其他合适材料的载板。
所述半导体芯片101通过一粘合层粘合在载板201的表面，所述半导体芯片101的功能面(或者焊盘102)面向载板201的粘合表面。
所述粘合层可选用的材质有多种，在一实施例中，粘合层采用UV胶。UV胶是一种能对特殊波长的紫外光照射产生反应的胶合材料。UV胶根据紫外光照射后粘性的变化可分为两种，一种是UV固化胶，即材料中的光引发剂或光敏剂在紫外线的照射下吸收紫外光后产生活性自由基或阳离子，引发单体聚合、交联和接支化学反应，使紫外光固化胶在数秒钟内由液态转化为固态，从而将与其接触的物体表面粘合；另一种UV胶在未经过紫外线照射时粘性很高，而经过紫外光照射后材料内的交联化学键被打断导致粘性大幅下降或消失。这里的粘合层所采用的UV胶即是后者。可以通过贴膜工艺、印胶工艺或滚胶工艺形成所述粘合层。
在其他实施例中，所述粘合层材料还可以为环氧树脂胶、聚酰亚胺胶、聚乙烯胶、苯并环丁烯胶或聚苯并恶唑胶。
所述若干半导体芯片101呈行列排布的均匀粘合在载板201上。
在其他实施例中，请参考图5，在将半导体芯片101粘合在载板201上之前，在所述载板201上形成绝缘层(包括第一绝缘层121和第二绝缘层122，第一绝缘层121位于第二绝缘层122上方)和位于绝缘层中的再布线层123，所述绝缘层(第一绝缘层)暴露出部分再布线层123的表面；将所述若干半导体芯片101的功能面与载板201上的再布线层123粘合，在一实施例中，所述焊盘102可以通过焊料层与再布线层123粘合。
参考图6，形成包覆所述半导体芯片101的非功能面和侧壁表面的第一屏蔽层103。
本实施例中，所述第一屏蔽层103可以不仅包覆所述半导体芯片101的非功能面和侧壁表面，所述第一屏蔽层103还覆盖半导体芯片101之间的载板201表面。在其他实施例中，所述第一屏蔽层103可以仅包覆所述半导体芯片101的非功能面和侧壁表面。
在一实施例中，所述第一屏蔽层103通过溅射工艺形成，所述第一屏蔽层103的材料可以为铜、钨或铝，由于半导体芯片101具有四个顶角(呈直角)且半导体芯片101厚度较厚半导体芯片101侧壁较为陡峭(侧壁与载板201表面呈90度夹角)，使得通过溅射工艺形成的第一屏蔽层103存在厚度不均匀以及边缘覆盖不好的问题。
本实施例中，所述形成第一屏蔽层103为电场和磁场的屏蔽层，第一屏蔽层103用于电场和磁场的屏蔽，后续形成的第二屏蔽层也为电场和磁场的屏蔽层，第二屏蔽层用于电场和磁场的屏蔽。
研究发现，现有的屏蔽层既要屏蔽电场又要屏蔽磁场，而现有特定材料的单层屏蔽层或者多层相同材料或相似材料的屏蔽层只会对电场具有较好的屏蔽效果，对磁场的屏蔽效果相对较弱，影响了屏蔽层的屏蔽效果。因而在其他实施例中，所述第一屏蔽层103为磁场屏蔽层，第一屏蔽层用于屏蔽磁场，且后续形成的第二屏蔽层为电场屏蔽层，第二屏蔽层用于屏蔽电场；或者所述第一屏蔽层为电场屏蔽层，第一屏蔽层用于屏蔽电场，且所述第二屏蔽层为磁场屏蔽层，第二屏蔽层用于屏蔽磁场，通过形成前述的结构的第一屏蔽层和第二屏蔽层，使得第一屏蔽层和第二屏蔽层分别针对电场或磁场进行屏蔽，从而提高了屏蔽层的屏蔽效果。当所述第一屏蔽层103为电场屏蔽层，所述第一屏蔽层103(电场屏蔽层)的材料为铜、钨、铝；当所述第一屏蔽层103为磁场屏蔽层，所述第一屏蔽层103(磁场屏蔽层)的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、CoPt或者Ni、Co和Fe的合金。形成所述第一屏蔽层103可以采用溅射、物理气相沉积、原子层沉积或化学气相沉积，或者其他合适的工艺。
参考图7，在所述第一屏蔽层103上形成第二屏蔽层104。
通过在第一屏蔽层103上形成第二屏蔽层104，所述第二屏蔽层104能覆盖所述第一屏蔽层103中厚度不均匀以及边缘覆盖不好的地方，从而使得第一屏蔽层103和第二屏蔽层104两者构成的整体屏蔽层是完整的，提高了屏蔽的效果。
本实施例中，所述第二屏蔽层104仅位于包覆所述半导体芯片的非功能面和侧壁表面的第一屏蔽层103表面上，且所述第二屏蔽层104的表面呈椭球状，所述第二屏蔽层104通过选择性电镀工艺、点胶工艺或网板印刷工艺形成，使得形成的第二屏蔽层104能更好的覆盖所述第一屏蔽层，防止第二屏蔽层104中出现覆盖不好的地方，进一步保证第一屏蔽层103和第二屏蔽层104两者构成的整体屏蔽层的完整性，并且后续无需额外的掩膜和刻蚀工艺去除半导体芯片。
所述第二屏蔽层104的材料为铜、焊料或导电银胶。在一实施例中，所述第二屏蔽层104形成过程为：先在所述载板201上形成掩膜层(图中未示出)，所述掩膜层中具有暴露出半导体芯片101的非功能面以及侧壁表面上的第一屏蔽层103的开口；以所述第一屏蔽层103作为电镀时的导电层，在所述开口中电镀形成第二屏蔽层104，或者在所述开口内直接刷入焊料形成第二屏蔽层104；去除所述掩膜层。
在另一实施例中，所述第二屏蔽层104的材料为焊料或导电银胶，可以通过点胶工艺或网板印刷工艺形成所述第二屏蔽层104。具体的，进行点胶工艺时，将焊料或导电银胶点涂在半导体芯片101侧壁和非功能表面上的第一屏蔽层103表面上。进行网板印刷时，首先去除半导体芯片101周围载板201上的部分第一屏蔽层103，使得剩余的第一屏蔽层103包覆所述半导体芯片的非功能面和侧壁表面以及底填充层侧面表面，并且剩余的第一屏蔽层103还延伸覆盖半导体芯片101周围的部分载板201表面；然后将具有网孔的网板至于载板201上，每一个半导体芯片101对应位于网板中的一个网孔中；在网孔中刷入焊料，焊料覆盖半导体芯片101侧壁和非功能表面上的第一屏蔽层103表面；移除所述网板；对焊料进行回流，在第一屏蔽层103上形成第二屏蔽层104。
在一实施例中，所述焊料为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等金属中的一种或者多种。
在其他实施例中，所述第一屏蔽层103为磁场屏蔽层，则形成的第二屏蔽层104为电场屏蔽层；或者所述第一屏蔽层103为电场屏蔽层，则形成的第二屏蔽层104为磁场屏蔽层，通过形成前述的结构的第一屏蔽层和第二屏蔽层，使得第一屏蔽层和第二屏蔽层分别针对电场或磁场进行屏蔽，从而提高了屏蔽层的屏蔽效果。当所述第二屏蔽层104为电场屏蔽层，所述第二屏蔽层104(电场屏蔽层)的材料为铜、钨、铝；当所述第二屏蔽层104为磁场屏蔽层，所述第二屏蔽层104(磁场屏蔽层)的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、CoPt或者Ni、Co和Fe的合金。形成所述第二屏蔽层104可以采用溅射、物理气相沉积、原子层沉积或化学气相沉积，或者其他合适的工艺。
在一实施例中，在形成所述第二屏蔽层104后，可以通过刻蚀工艺去除所述相邻半导体芯片101之间的载板上的第一屏蔽层。
参考图8，在所述第二屏蔽层104上以及半导体芯片101之间的载板201上形成塑封层105。
所述塑封层105用于密封以及固定所述半导体芯片101，以便后续形成预封面板。
所述塑封层105的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇中的一种或几种。
形成所述塑封层105可以采用注塑工艺(injection molding)或转塑工艺(transfer molding)或其他合适的工艺。
参考图9，剥离所述载板201(参考图8)，形成预封面板10，所述预封面板10背面露出半导体芯片101的功能面(和焊盘)。
通过化学腐蚀、机械剥离、CMP、机械研磨、热烘等去除所述粘合层，使得载板201被剥离。
所述预封面版10的背面为与载板201(参考图8)接触的表面。
参考图10和图11，在所述预封面板10的背面形成与焊盘102连接的外部接触结构。
本实施例中，所述外部接触结构包括位于预封面板10背面上与焊盘102连接的再布线层123以及位于再布线层123上与再布线层123连接的外部接触件124。每一个半导体芯片101上的焊盘102均与对应的外部接触结构连接。
在一实施例中，所述再布线层123和外部接触件124的形成过程包括：在所述预封面板10的背面上形成绝缘层(第一绝缘层)121，所述绝缘层(第一绝缘层)121中形成暴露出焊盘102表面的开口，所述绝缘层(第一绝缘层)121材料可以氮化硅、硼硅玻璃、磷硅玻璃或硼磷硅玻璃；在所述开口中以及部分绝缘层(第一绝缘层)121表面形成再布线层123；在开口外的再布线层表面上形成外部接触件124。在一实施例中，所述外部接触件124为焊球或者包括金属柱以及位于金属柱上的焊球，所述外部接触件124的形成过程为：在所述绝缘层(第一绝缘层)121以及再布线层123上形成绝缘层(第二绝缘层)122，所述绝缘层(第二绝缘层)122具有暴露出绝缘层(第一绝缘层)121表面上的部分再布线层123表面的第二开口；在所述第二开口中形成外部接触件124。
在一实施例中，还包括在绝缘层(第一绝缘层)121形成将第一屏蔽层103与部分再布线层123电连接的导电接触结构(图中未示出)，以使得屏蔽层可以通过部分再布线层123放电或者阻隔外界的静电干扰。
参考图12和图13，所述形成外部接触结构后，切割所述预封面板10，形成若干分离的封装结构11。
每一个封装结构11均包括塑封层105，所述塑封层105中具有半导体芯片101，所述半导体芯片101包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘102，所述塑封层105暴露出功能面上的若干焊盘；位于半导体芯片101与塑封层105之间的第一屏蔽层103和第二屏蔽层104，所述第一屏蔽层103包覆所述半导体芯片101的非功能面和侧壁表面，所述第二屏蔽层104位于第一屏蔽层103和塑封层105之间且完全覆盖所述半导体芯片101的非功能面和侧壁上的第一屏蔽层103表面；
位于半导体芯片的功能面上的与焊盘101连接的外部接触结构。
所述外部接触结构包括位于预封面板10背面上与焊盘102连接的再布线层123以及位于再布线层123上与再布线层123连接的外部接触件124。
本发明通过前述半导体集成制作工艺实现具有第一屏蔽层103和第二屏蔽层104的封装结构11的批量制作，提高了生产的效率。
图14-图20为本发明第二实施例封装结构的形成过程的结构示意图。第二实施例与第一实施例的区别在于：所述半导体芯片的功能面上还具有底部屏蔽层，所述底部屏蔽层覆盖半导体芯片的整个功能面，所述底部屏蔽层的四周边缘与半导体芯片的四周侧壁齐平，若干焊盘贯穿底部屏蔽层，焊盘与底部屏蔽层之间通过隔离层隔离；在形成所述第一屏蔽层时，所述第一屏蔽层与底部屏蔽层的四周边缘连接。即本实施例中不仅在形成第一屏蔽层后，在第一屏蔽层上还会形成第二屏蔽层，因而所述第二屏蔽层能够覆盖所述第一屏蔽层中厚度不均匀以及边缘覆盖不好的地方，从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果，并且由于所述半导体芯片的功能面上还具有底部屏蔽层，在形成所述第一屏蔽层时，所述第一屏蔽层与底部屏蔽层的四周边缘连接，从而使得封装结构中的半导体芯片被底层屏蔽层和第一屏蔽层完全或全方位的包覆，因而电场和磁场不能通过封装结构的底部进入封装结构中给半导体芯片带来电磁干扰，从而实现对半导体芯片进行全方位的电磁屏蔽，更进一步提高了电磁屏蔽的效果。
所述具有底层屏蔽层的半导体芯片的形成过程为：参考图14，提供晶圆100，所述晶圆100上形成有若干半导体芯片101，所述半导体芯片101包括顶层介质层108和位于顶层介质层108中的顶层互连结构109，所述半导体芯片还包括位于晶圆(或半导体衬底)表面形成的若干半导体器件(比如晶体管等)，位于顶层介质层108与晶圆100表面之间的若干层层间介质层，每层层间介质层中具有对应的互连结构，层间介质层中互连结构可以上下层互连或者与半导体器件电连接，所述顶层介质层108中的顶层互连结构109可以与相邻层的层间介质层中的互连结构电连接；在所述顶层介质层108上形成隔离层。
本实施例中所述隔离层为双层堆叠结构，包括第一隔离层110和位于第一隔离层110上的第二隔离层111，第一隔离层110和第二隔离层111的材料不相同，第一隔离层110和第二隔离层111的材料可以为氧化硅、氮化硅、氮氧化硅中的一种，便于后续精确的控制形成的第二开口的深度，防止在形成第二开口时过刻蚀隔离层，使得第二开口暴露出顶层介质层108中部分顶层互连结构109的部分表面，后续在第二开口中形成底层屏蔽层时造成顶层互连结构109之间的短路。在其他实施例中，所述隔离层可以为单层结构。
参考图15，刻蚀所述隔离层，在所述隔离层中形成若干第一开口112和包围所述若干第一开口112的第二开口113，且剩余的隔离层111仅位于第一开口112和第二开口112之间，将所述第一开口112和第二开口111隔开。
若干第一开口112是分立的，所述第一开口112贯穿所述隔离层，每一个第一开口112可以相应的暴露出顶层互连结构109部分表面，所述第一开口112中后续填充金属形成焊盘。
所述第二开口113包围所述第一开口112，第二开口113和第一开口112之间通过隔离层111隔开，且所述第二开口113的深度小于隔离层的厚度，所述第一开口112和围绕第一开口112的隔离层111之外区域全部对应为第二开口113的区域，第三开口113是连通的，后续在第三开口113中形成底层屏蔽层时，所述底层屏蔽层能覆盖半导体芯片101的功能面上除了焊盘(形成在第一开口112中)以及围绕焊盘的隔离层之外的所有的区域，当在半导体芯片101的非功能面和侧壁的表面形成第一屏蔽层时，所述第一屏蔽层与底部屏蔽层的四周边缘连接，从而使得封装结构中的半导体芯片被底层屏蔽层和第一屏蔽层完全或全方位的包覆，因而电场和磁场不能通过封装结构的底部进入封装结构中给半导体芯片带来电磁干扰，从而实现对半导体芯片进行全方位的电磁屏蔽，进一步提高了电磁屏蔽的效果。
本实施例中，采用第一刻蚀工艺刻蚀所述第二隔离层111以所述第一隔离层110作为停止层，在所述第二隔离层111中形成第二开口；接着，进行第二刻蚀工艺，刻蚀所述第二隔离层111和第一隔离层110，在所述第二隔离层111和第一隔离层110中形成第一开口，在进行第一刻蚀工艺或者第二刻蚀工艺之前，可以在所述第二隔离层110的表面形成对应的掩膜层。需要说明的是所述第二刻蚀工艺也可以先于第一刻蚀工艺进行。
在其他实施例中，所述隔离层为单层结构时，也可以进行两次刻蚀工艺分别形成第一开口和第二开口，通过控制刻蚀工艺的时间，从而控制形成的第二开口的深度(第二开口的深度小于隔离层的厚度)。
参考图16，在所述若干第一开口中填充金属材料形成若干焊盘102，在所述第二开口中填充金属材料形成底部屏蔽层114；参考图17，形成焊盘102和底层屏蔽层114后，切割所述晶圆，形成若干分立具有底层屏蔽层114的半导体芯片101。
在一实施例中，所述若干焊盘102和底部屏蔽层114通过同一工艺形成，包括步骤：在所述第一开口和第二开口中以及隔离层的表面上形成金属材料层，所述金属材料层通过物理气相沉积、溅射或者电镀工艺形成，所述金属材料层的材料可以为铝、镍、锡、钨、铂、铜、钛、铬、钽、金、银中的一种或几种；平坦化去除高于所述隔离层表面的金属材料层，在所述第一开口中形成焊盘102，在所述第二开口中形成底部屏蔽层114。
参考图18，图18为图17中半导体芯片101俯视结构示意图，结合参考图17和图18，所述半导体芯片101的功能面上具有底部屏蔽层114，所述底部屏蔽层114覆盖半导体芯片101的整个功能面，所述底部屏蔽层114的四周边缘与半导体芯片101的四周侧壁齐平，若干焊盘102贯穿底部屏蔽层114，焊盘102与底部屏蔽层114之间通过隔离层111隔离。
本申请中前述形成底部屏蔽层114的过程与现有半导体芯片制作工艺集成，底部屏蔽层114的制作过程可以与焊盘102的制作过程同步进行，简化了制作工艺，减小了工艺难度，提高了效率。
参考图19，将具有底部屏蔽层114的半导体芯片101粘合在载板201上，所述焊盘102和底部屏蔽层114与载板201接触；形成包覆所述半导体芯片101的非功能面和侧壁表面的第一屏蔽层103；在所述第一屏蔽层103上形成第二屏蔽层104；在所述第二屏蔽层104上以及半导体芯片101之间的载板201上形成塑封层105。
参考图20，剥离所述载板201(参考图19)，形成预封面板，所述预封面板背面露出半导体芯片的功能面；在所述预封面板的背面形成与焊盘连接的外部接触结构(外部接触结构包括位于预封面板背面上与焊盘102连接的再布线层123以及位于再布线层123上与再布线层123连接的外部接触件124)。
需要说明的是，第二实施例中与第一实施例中相同或相似结构的其他限定或描述，在第二实施例中不在赘述，具体请参考第一实施例中相应部分的限定或描述。
本发明一实施例中还提供了一种封装结构，请参考图11或图20，包括：
预封面板(10)，所述预封面板包括塑封层105，所述塑封层105中具有若干半导体芯片101，每个半导体芯片101包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘102，所述塑封层105暴露出功能面上的若干焊盘；
位于半导体芯片101与塑封层102之间的第一屏蔽层103和第二屏蔽层104，所述第一屏蔽层103包覆所述半导体芯片101的非功能面和侧壁表面，所述第二屏蔽层104位于第一屏蔽层103和塑封层105之间且完全覆盖所述半导体芯片101的非功能面和侧壁上的第一屏蔽层103表面；
位于预封面板的背面上的与焊盘连接的外部接触结构。
在一实施例中，所述第一屏蔽层103通过溅射工艺形成，所述第二屏蔽层104通过选择性电镀工艺、点胶工艺或网板印刷工艺形成。所述第一屏蔽层103的材料为铜、钨或铝，所述第二屏蔽层104的材料为铜、焊料或导电银胶。
在另一实施例中，所述第一屏蔽层103为磁场屏蔽层，且所述第二屏蔽层104为电场屏蔽层；或者所述第一屏蔽层103为电场屏蔽层，且所述第二屏蔽层104为磁场屏蔽层。所述电场屏蔽层的材料为铜、钨、铝；所述磁场屏蔽层的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、CoPt或者Ni、Co和Fe的合金。
在一实施例中，请参考图20，所述半导体芯片101的功能面上还具有底部屏蔽层114，所述底部屏蔽层114覆盖半导体芯片101的整个功能面，所述底部屏蔽层114的四周边缘与半导体芯片101的四周侧壁齐平，若干焊盘102贯穿底部屏蔽层114，焊盘102与底部屏蔽层114之间通过隔离层111隔离；所述第一屏蔽层103与底部屏蔽层114的四周边缘连接。
在一实施例中，所述外部接触结构包括位于预封面板背面上与焊盘102连接的再布线层123以及位于再布线层123上与再布线层123连接的外部接触件124。
所述预封面板的背面上具有绝缘层(第一绝缘层)121，所述绝缘层121中具有暴露出焊盘102表面的开口，所述再布线层123位于所述开口中以及部分绝缘层121表面上，所述外部接触件124位于开口外的再布线层123表面上。
覆盖所述绝缘层(第一绝缘层)121的绝缘层(第一绝缘层)122，所述外部接触件124部分位于绝缘层(第一绝缘层)122中。
在一实施例中，还包括：位于绝缘层121中将第一屏蔽层103与部分再布线层123电连接的导电接触结构(图中未示出)。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种封装结构的形成方法，其特征在于，包括：
提供若干半导体芯片，每个半导体芯片包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘，所述半导体芯片的功能面上还具有底部屏蔽层，所述底部屏蔽层覆盖半导体芯片的整个功能面，所述底部屏蔽层的四周边缘与半导体芯片的四周侧壁齐平，若干焊盘贯穿底部屏蔽层，焊盘与底部屏蔽层之间通过隔离层隔离；且具有所述底部屏蔽层的半导体芯片的形成过程为：提供晶圆，所述晶圆上形成有若干半导体芯片，所述半导体芯片包括顶层介质层和位于顶层介质层中的顶层互连结构；在所述顶层介质层上形成隔离层；刻蚀所述隔离层，在所述隔离层中形成若干第一开口和包围所述若干第一开口的第二开口，且剩余的隔离层仅位于第一开口和第二开口之间，将所述第一开口和第二开口隔开；在所述若干第一开口中填充金属材料形成若干焊盘，在所述第二开口中填充金属材料形成底部屏蔽层；形成焊盘和底部屏蔽层后，切割所述晶圆，形成若干分立具有底部屏蔽层的半导体芯片；
提供载板；
将所述若干半导体芯片的功能面粘合在载板上；
形成包覆所述半导体芯片的非功能面和侧壁表面的第一屏蔽层，所述第一屏蔽层与底部屏蔽层的四周边缘连接；
在所述第一屏蔽层上形成第二屏蔽层；
在所述第二屏蔽层上以及半导体芯片之间的载板上形成塑封层；
剥离所述载板，形成预封面板，所述预封面板背面露出半导体芯片的功能面；
在所述预封面板的背面形成与焊盘连接的外部接触结构。
2.如权利要求1所述的封装结构的形成方法，其特征在于，所述第一屏蔽层的形成工艺为溅射，所述第一屏蔽层至少还覆盖半导体芯片周围的部分载板表面。
3.如权利要求2所述的封装结构的形成方法，其特征在于，所述第二屏蔽层仅位于包覆所述半导体芯片的非功能面和侧壁表面的第一屏蔽层表面上，且所述第二屏蔽层的表面呈椭球状，所述第二屏蔽层通过选择性电镀工艺、点胶工艺或网板印刷工艺形成。
4.如权利要求3所述的封装结构的形成方法，其特征在于，所述第一屏蔽层的材料为铜、钨或铝，所述第二屏蔽层的材料为铜、焊料或导电银胶。
5.如权利要求1所述的封装结构的形成方法，其特征在于，所述第一屏蔽层为磁场屏蔽层，且所述第二屏蔽层为电场屏蔽层；或者所述第一屏蔽层为电场屏蔽层，且所述第二屏蔽层为磁场屏蔽层。
6.如权利要求5所述的封装结构的形成方法，其特征在于，所述电场屏蔽层的材料为铜、钨、铝；所述磁场屏蔽层的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、 CoPt或者Ni、Co和Fe的合金。
7.如权利要求1所述的封装结构的形成方法，其特征在于，所述若干焊盘和底部屏蔽层通过同一工艺形成，包括步骤：在所述第一开口和第二开口中以及隔离层的表面上形成金属材料层；平坦化去除高于所述隔离层表面的金属材料层，在所述第一开口中形成焊盘，在所述第二开口中形成底部屏蔽层。
8.如权利要求1所述的封装结构的形成方法，其特征在于，所述外部接触结构包括位于预封面板背面上与焊盘连接的再布线层以及位于再布线层上与再布线层连接的外部接触件。
9.如权利要求8所述的封装结构的形成方法，其特征在于，在剥离所述载板后，在所述预封面板的背面上形成绝缘层，所述绝缘层中形成暴露出焊盘表面的开口；在所述开口中以及部分绝缘层表面形成再布线层；在开口外的再布线层表面上形成外部接触件。
10.如权利要求8所述的封装结构的形成方法，其特征在于，在所述载板上形成绝缘层和位于绝缘层中的再布线层，所述绝缘层暴露出部分再布线层的表面；将所述若干半导体芯片的功能面与载板上的再布线层粘合；剥离所述载板，将载板与绝缘层和再布线层分离。
11.如权利要求9或10所述的封装结构的形成方法，其特征在于，还包括：位于绝缘层中将第一屏蔽层与部分再布线层电连接的导电接触结构。
12.如权利要求1所述的封装结构的形成方法，其特征在于，形成所述外部接触结构后，还包括：切割所述预封面板，形成若干分离的封装结构。
CN201910681481.XA 2019-07-26 2019-07-26 封装结构的形成方法 Active CN110534444B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910681481.XA CN110534444B (zh) 2019-07-26 2019-07-26 封装结构的形成方法
PCT/CN2020/102764 WO2021017898A1 (en) 2019-07-26 2020-07-17 Packaging structure andformation method thereof
US17/629,692 US20220246540A1 (en) 2019-07-26 2020-07-17 Packaging structure and formation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910681481.XA CN110534444B (zh) 2019-07-26 2019-07-26 封装结构的形成方法

Publications (2)

Publication Number Publication Date
CN110534444A CN110534444A (zh) 2019-12-03
CN110534444B true CN110534444B (zh) 2021-04-13

Family

ID=68661664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910681481.XA Active CN110534444B (zh) 2019-07-26 2019-07-26 封装结构的形成方法

Country Status (1)

Country Link
CN (1) CN110534444B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021017898A1 (en) * 2019-07-26 2021-02-04 Nantong Tongfu Microelectronics Co., Ltd Packaging structure andformation method thereof
CN111048426A (zh) * 2019-12-31 2020-04-21 中芯集成电路（宁波）有限公司 一种电磁屏蔽结构的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745958A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 封装结构
CN103915355A (zh) * 2013-12-05 2014-07-09 南通富士通微电子股份有限公司 封装结构的形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5890073B1 (ja) * 2014-12-12 2016-03-22 株式会社メイコー モールド回路モジュール及びその製造方法
CN104779213B (zh) * 2015-04-16 2017-12-15 歌尔股份有限公司 集成传感器的封装结构和封装方法
TWI632662B (zh) * 2016-04-22 2018-08-11 矽品精密工業股份有限公司 電子封裝件及其製法
US11049734B2 (en) * 2016-11-29 2021-06-29 Pep Innovation Pte. Ltd. Method of packaging chip and chip package structure
CN109698188B (zh) * 2018-12-29 2020-08-04 江苏长电科技股份有限公司 封装结构的成型方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745958A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 封装结构
CN103915355A (zh) * 2013-12-05 2014-07-09 南通富士通微电子股份有限公司 封装结构的形成方法

Also Published As

Publication number Publication date
CN110534444A (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
CN110718473B (zh) 封装结构的形成方法
CN110473859B (zh) 封装结构
KR20230104720A (ko) Emi 차폐물이 내장된 패키지 구조들
CN110534444B (zh) 封装结构的形成方法
CN110534445B (zh) 封装结构的形成方法
CN110534502B (zh) 封装结构
CN110534443B (zh) 封装结构的形成方法
CN110504226B (zh) 封装结构
CN110459530B (zh) 封装结构
CN110783208B (zh) 封装结构的形成方法
CN110707071B (zh) 封装结构
CN110718536B (zh) 封装结构
CN110718472B (zh) 封装结构的形成方法
CN110718535B (zh) 封装结构
CN110504175B (zh) 封装结构的形成方法
CN110534442B (zh) 封装结构的形成方法
CN110473844B (zh) 封装结构
CN110534483B (zh) 封装结构
CN110518002B (zh) 封装结构的形成方法
CN110544677B (zh) 封装结构
US20220246540A1 (en) Packaging structure and formation method thereof
WO2021017895A1 (en) Packaging structure and fabrication method thereof
WO2021017897A1 (en) Packaging structure and fabrication method thereof
CN110534484B (zh) 封装结构
CN110517959B (zh) 封装结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant