KR20140124340A - 표면 장착 디바이스들로 구현되는 컨포멀 코팅과 관련된 장치 및 방법 - Google Patents

표면 장착 디바이스들로 구현되는 컨포멀 코팅과 관련된 장치 및 방법 Download PDF

Info

Publication number
KR20140124340A
KR20140124340A KR1020140045413A KR20140045413A KR20140124340A KR 20140124340 A KR20140124340 A KR 20140124340A KR 1020140045413 A KR1020140045413 A KR 1020140045413A KR 20140045413 A KR20140045413 A KR 20140045413A KR 20140124340 A KR20140124340 A KR 20140124340A
Authority
KR
South Korea
Prior art keywords
overmold
smd
module
conductive layer
packaging substrate
Prior art date
Application number
KR1020140045413A
Other languages
English (en)
Other versions
KR102262331B1 (ko
Inventor
안토니 제임스 로비안코
하워드 이. 첸
로버트 프랜시스 다베옥스
호앙 몽 응우옌
매튜 션 리드
로리 앤 데오리오
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20140124340A publication Critical patent/KR20140124340A/ko
Application granted granted Critical
Publication of KR102262331B1 publication Critical patent/KR102262331B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/361—Removing material for deburring or mechanical trimming
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B23K26/386—Removing material by boring or cutting by boring of blind holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B23K26/389—Removing material by boring or cutting by boring of fluid openings, e.g. nozzles, jets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/3827—Portable transceivers
    • H04B1/3833—Hand-held transceivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/3827—Portable transceivers
    • H04B1/3833—Hand-held transceivers
    • H04B1/3838—Arrangements for reducing RF exposure to the user, e.g. by changing the shape of the transceiver while in use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/288—Removal of non-metallic coatings, e.g. for repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Acoustics & Sound (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

RF(radio-frequency) 모듈의 컨포멀 코팅에 관련된 장치 및 방법이 개시된다. 일부 실시예에서, 모듈은 패키징 기판에 장착된 RF 컴포넌트 위에 형성된 오버몰드를 포함할 수 있다. 오버몰드는 또한 칩 사이즈 표면 탄성파(surface acoustic wave; SAW) 디바이스(chip size SAW device; CSSD)로서 구현된 RF 필터와 같은 SMD(surface-mount device)를 커버할 수 있다. 모듈은 오버몰드 위에 형성되고 모듈을 위한 RF 차폐 기능성을 제공하도록 구성되는 도전층을 더 포함할 수 있다. 도전층은 SMD를 통해 패키징 기판의 접지면에 전기적으로 접속될 수 있다. SMD 위의 오버몰드에는 개구부가 형성될 수 있고; SMD의 상부 표면과 도전층을 전기적으로 접속하여 접지 접속을 용이하게 하기 위해 도전층은 개구부에 일치(conform)될 수 있다.

Description

표면 장착 디바이스들로 구현되는 컨포멀 코팅과 관련된 장치 및 방법{APPARATUS AND METHODS RELATED TO CONFORMAL COATING IMPLEMENTED WITH SURFACE MOUNT DEVICES}
관련 출원들의 상호 참조
본원은 "RADIO-FREQUENCY SHIELD GROUND PATH THROUGH A SURFACE MOUNT DEVICE"라는 명칭으로 2013년 4월 16일자로 출원된 미국 가출원 제61/812,610호 및 "TIERED PACKAGE-LEVEL RADIO-FREQUENCY SHIELDING"이라는 명칭으로 2013년 4월 29일자로 출원된 미국 가출원 제61/817,295호에 대해 우선권을 주장하며, 이에 따라 이들 출원은 그 전체가 각각 본 명세서에 명확히 참고로 반영된다.
분야
본 발명은 일반적으로 무선 주파수 모듈들의 차폐(shielding)에 관한 것이다.
전자기(EM) 장들은 무선 주파수(RF) 모듈과 같은 RF 디바이스의 일 영역으로부터 발생하거나 그에 대한 바람직하지 않은 영향을 가질 수 있다. 그러한 EM 간섭(EMI)은 그러한 RF 모듈을 사용하는 무선 디바이스의 성능을 저하시킬 수 있다. 일부 RF 모듈들은 EMI와 관련된 그러한 성능 문제들을 해결하기 위해 EM 차폐물(shield)들을 구비할 수 있다.
일부 구현들에서, 본 발명은 복수의 컴포넌트를 수용하도록 구성되는 패키징 기판을 포함하는 무선 주파수(RF) 모듈과 관련된다. RF 모듈은 패키징 기판 상에 장착되고 RF 신호의 처리를 용이하게 하도록 구성되는 RF 컴포넌트를 더 포함한다. RF 모듈은 RF 컴포넌트에 대해 배치되는 RF 차폐물을 더 포함한다. RF 차폐물은 RF 컴포넌트에 대한 차폐를 제공하도록 구성된다. RF 차폐물은 복수의 차폐 와이어본드 및 적어도 하나의 차폐 컴포넌트를 포함한다. 적어도 하나의 차폐 컴포넌트는 하나 이상의 차폐 와이어본드를 대체하도록 구성된다.
일부 실시예들에서, RF 모듈은 복수의 차폐 와이어본드 아래에 구현되는 도전성 레이스트랙을 더 포함할 수 있다. 도전성 레이스트랙은 차폐 와이어본드들 및 패키징 기판 내의 접지면에 전기적으로 접속될 수 있다. RF 차폐물은 패키징 기판의 선택된 에지를 따라 배치되는 적어도 하나의 차폐 컴포넌트를 포함할 수 있다. 선택된 에지에는 차폐 와이어본드 및 도전성 레이스트랙이 실질적으로 없을 수 있다. 선택된 에지에는 차폐 와이어본드 및 도전성 레이스트랙을 수용하기 위한 마진이 실질적으로 없을 수 있으며, 따라서 패키징 기판의 전체 측면 면적을 줄일 수 있다.
일부 실시예들에서, 차폐 컴포넌트는 상면 및 상면 상에 구현되는 도전성 특징부를 포함할 수 있다. 도전성 특징부는 차폐 컴포넌트를 통해 RF 차폐물의 접지면에 전기적으로 접속될 수 있다. 차폐 컴포넌트 상의 도전성 특징부의 상위 부분은 RF 차폐물의 상부 도전층과 전기적으로 접촉할 수 있다. 상부 도전층은 또한 차폐 와이어본드들의 상부들과 전기적으로 접촉할 수 있다. RF 모듈은 차폐 와이어본드들 및 차폐 컴포넌트의 적어도 일부를 캡슐화하는 오버몰드(overmold) 구조를 더 포함할 수 있다. 오버몰드 구조는 차폐 와이어본드들의 상위 부분들 및 도전성 특징부의 상위 부분을 노출시키는 상면을 포함할 수 있다.
일부 실시예들에서, 차폐 컴포넌트는 필터 디바이스를 포함할 수 있다. 필터 디바이스는 예를 들어 CSSD 필터일 수 있다.
다수의 구현에 따르면, 본 발명은 무선 주파수(RF) 모듈을 제조하기 위한 방법과 관련된다. 이 방법은 복수의 컴포넌트를 수용하도록 구성된 패키징 기판을 제공하는 단계를 포함한다. 이 방법은 패키징 기판 상에 RF 컴포넌트를 장착하는 단계를 더 포함하며, RF 컴포넌트는 RF 신호의 처리를 용이하게 하도록 구성된다. 이 방법은 RF 컴포넌트에 대한 RF 차폐물을 형성하는 단계를 더 포함한다. RF 차폐물은 RF 컴포넌트에 대한 차폐를 제공하도록 구성된다. RF 차폐물은 복수의 차폐 와이어본드 및 적어도 하나의 차폐 컴포넌트를 포함한다. 적어도 하나의 차폐 컴포넌트는 하나 이상의 차폐 와이어본드를 대체하도록 구성된다.
일부 실시예들에서, RF 차폐물을 형성하는 단계는 패키징 기판의 선택된 에지를 따라 배치된 적어도 하나의 차폐 컴포넌트를 장착하는 단계를 포함한다. 선택된 에지에는 차폐 와이어본드가 실질적으로 없을 수 있다. 선택된 에지에는 차폐 와이어본드를 수용하기 위한 마진이 실질적으로 없을 수 있으며, 따라서 패키징 기판의 전체 측면 면적을 줄일 수 있다.
다수의 구현에서, 본 발명은 안테나 및 안테나와 통신하는 모듈을 포함하는 무선 디바이스와 관련된다. 모듈은 안테나를 통한 RF 신호들의 송신 및 수신 중 하나 또는 둘 다를 용이하게 하도록 구성된다. 모듈은 복수의 컴포넌트를 수용하도록 구성된 패키징 기판을 포함한다. 모듈은 패키징 기판 상에 장착되고 RF 신호의 처리를 용이하게 하도록 구성되는 RF 컴포넌트를 더 포함한다. 모듈은 RF 컴포넌트에 대해 배치되는 RF 차폐물을 더 포함한다. RF 차폐물은 RF 컴포넌트에 대한 차폐를 제공하도록 구성된다. RF 차폐물은 복수의 차폐 와이어본드 및 적어도 하나의 차폐 컴포넌트를 포함한다. 적어도 하나의 차폐 컴포넌트는 하나 이상의 차폐 와이어본드를 대체하도록 구성된다.
일부 구현들에 따르면, 본 발명은 복수의 컴포넌트를 수용하도록 구성되고 접지면을 포함하는 패키징 기판을 포함하는 무선 주파수(RF) 모듈과 관련된다. RF 모듈은 패키징 기판 상부에 구현되는 도전층을 더 포함한다. RF 모듈은 패키징 기판 상에 장착되는 표면 장착 디바이스(SMD)를 더 포함한다. SMD는 도전층과 접지면을 전기적으로 접속하여 SMD에 대한 제1 및 제2 영역들 간의 RF 차폐를 제공하도록 구성된다.
일부 실시예들에서, 제1 영역은 패키징 기판 위일 수 있으며, 제2 영역은 모듈의 밖일 수 있다. 일부 실시예들에서, 제1 및 제2 영역들 각각은 패키징 기판의 위일 수 있다.
일부 실시예들에서, SMD는 기능성 컴포넌트를 포함할 수 있다. 기능성 컴포넌트는 도전층과 전기적으로 접촉하는 상부 접속 특징부, 접지면과 전기적으로 접촉하는 하부 접속 특징부, 및 도전층과 접지면을 전기적으로 접속하도록 구성되는 적어도 하나의 상호접속 특징부를 포함할 수 있다. 기능성 컴포넌트는 기능성 다이를 포함할 수 있으며, 따라서 상부 접속 특징부는 다이의 일측 상에 형성된 금속층을 포함한다. 적어도 하나의 상호접속 특징부는 적어도 하나의 스루-다이(through-die) 도전성 비아를 포함할 수 있다. 하부 접속 특징부는 스루-다이 도전성 비아와 접지면을 전기적으로 접속하는 콘택 특징부를 포함할 수 있다. 다이는 칩 크기 표면 탄성파(SAW) 디바이스(CSSD)와 같은 무선 주파수(RF) 필터를 포함할 수 있다. 다이는 패키징 기판의 표면 상에 그의 설계된 사용 배향에 대해 반전된 배향으로 장착될 수 있다.
일부 실시예들에서, 모듈에는 차폐 와이어본드가 실질적으로 없을 수 있다. 일부 실시예들에서, 모듈은 SMD를 이용하여 차폐 기능을 제공하도록 구성되는 복수의 차폐 와이어본드를 포함할 수 있다.
다수의 구현에서, 본 발명은 무선 주파수(RF) 모듈을 제조하기 위한 방법과 관련된다. 이 방법은 패키징 기판을 제공하는 단계를 포함하며, 패키징 기판은 복수의 컴포넌트를 수용하도록 구성되며, 접지면을 포함한다. 이 방법은 패키징 기판 상에 표면 장착 디바이스(SMD)를 장착하는 단계를 더 포함한다. 이 방법은 SMD 상부에 도전층을 형성하거나 제공하여, SMD가 도전층과 접지면을 전기적으로 접속하게 함으로써, SMD에 대한 제1 및 제2 영역들 간의 RF 차폐를 제공하는 단계를 더 포함한다.
일부 실시예들에서, SMD를 장착하는 단계는 SMD를 그의 설계된 사용 배향으로부터 반전시키는 단계를 포함할 수 있다. SMD는 위로 향하고, 반전된 배향에서 도전층과 전기적으로 접촉하는 도전성 특징부를 포함할 수 있다.
일부 구현들에 따르면, 본 발명은 안테나 및 안테나와 통신하는 모듈을 포함하는 무선 디바이스와 관련된다. 모듈은 안테나를 통한 RF 신호의 처리를 용이하게 하도록 구성된다. 모듈은 복수의 컴포넌트를 수용하도록 구성되고 접지면을 갖는 패키징 기판을 포함한다. 모듈은 패키징 기판 상부에 구현되는 도전층을 더 포함한다. 모듈은 패키징 기판 상에 장착되는 표면 장착 디바이스(SMD)를 더 포함한다. SMD는 도전층과 접지면을 전기적으로 접속하여 SMD에 대한 제1 및 제2 영역들 간의 RF 차폐를 제공하도록 구성된다.
일부 구현들에서, 본 발명은 무선 주파수(RF) 모듈에 대한 도전 경로를 형성하기 위한 방법과 관련된다. 이 방법은 패키징 기판 상에 장착되고 오버몰드에 의해 캡슐화되는 표면 장착 디바이스(SMD)의 위치를 식별하는 단계를 포함한다. 이 방법은 SMD 상부의 위치에서 오버몰드를 통해 개구부를 형성하여, 개구부가 SMD의 표면의 적어도 일부를 노출시키기에 충분한 깊이를 갖게 하는 단계를 더 포함한다. 이 방법은 오버몰드 상부에 컨포밍(conforming) 층을 형성하여, 컨포밍 층이 개구부의 적어도 일부를 채우게 함으로써, 개구부 밖의 도전층의 일부와 SMD의 표면 사이에 도전 경로를 제공하는 단계를 더 포함한다.
일부 실시예들에서, 컨포밍 층 및 SMD의 표면의 노출 부분 각각은 도전층을 포함하며, 따라서 도전 경로는 전기 도전 경로를 포함한다. 개구부의 형성은 레이저로 오버몰드를 삭마(ablating)하는 단계를 포함할 수 있다. 컨포밍 층의 형성은 금속 페인트를 도포하는 단계를 포함할 수 있다.
일부 구현들에 따르면, 본 발명은 무선 주파수(RF) 모듈을 제조하기 위한 방법과 관련된다. 이 방법은 복수의 컴포넌트를 수용하도록 구성되는 패키징 기판을 제공하는 단계를 포함한다. 이 방법은 패키징 기판 상에 표면 장착 디바이스(SMD)를 장착하는 단계를 더 포함하며, SMD는 장착시에 위로 향하는 금속층을 포함한다. 이 방법은 패키징 기판 상부에 오버몰드를 형성하여 오버몰드가 SMD를 커버하게 하는 단계를 더 포함한다. 이 방법은 SMD 상부의 영역에서 오버몰드를 통해 개구부를 형성하여 금속층의 적어도 일부를 노출시키는 단계를 더 포함한다. 이 방법은 오버몰드 상부에 도전층을 형성하여, 도전층이 개구부의 적어도 일부를 채우게 함으로써, 도전층과 기능성 컴포넌트의 금속층 사이에 전기 경로를 제공하는 단계를 더 포함한다.
일부 실시예들에서, 개구부의 형성은 레이저로 오버몰드를 삭마하는 단계를 포함할 수 있다. 도전층의 형성은 금속 페인트를 도포하는 단계를 포함할 수 있다.
일부 실시예들에서, 이 방법은 오버몰드의 형성 전에 패키징 기판 상에 차폐 와이어본드를 형성하는 단계를 더 포함할 수 있다. 차폐 와이어본드는 SMD의 높이보다 큰 높이를 가질 수 있다. 오버몰드는 차폐 와이어본드의 높이와 실질적으로 동일하거나 큰 높이를 가질 수 있다.
일부 실시예들에서, 이 방법은 개구부의 형성 전에 오버몰드의 상부를 제거하여 차폐 와이어본드의 상부를 노출시키지만 SMD를 여전히 커버하는 단계를 더 포함할 수 있다. 오버몰드의 상부의 제거는 마이크로 삭마 프로세스와 같은 삭마 프로세스를 포함할 수 있다.
일부 실시예들에서, 이 방법은 개구부의 형성 후에 개구부의 형성으로부터 발생하는 잔류물을 제거하는 단계를 더 포함할 수 있다. 잔류물의 제거는 오버몰드로부터 추가적인 재료가 제거되게 하여 차폐 와이어본드를 더 노출시킬 수 있다. 잔류물의 제거는 마이크로 삭마 프로세스와 같은 삭마 프로세스를 포함할 수 있다.
일부 실시예들에서, 이 방법은 도전층의 형성 전에 오버몰드 및 SMD의 금속층의 노출 표면들을 세정하는 단계를 더 포함할 수 있다.
일부 실시예들에서, SMD는 기능성 컴포넌트를 포함할 수 있다. 기능성 컴포넌트는 RF 신호의 처리를 용이하게 하도록 구성될 수 있다.
다수의 구현에 따르면, 본 발명은 복수의 컴포넌트를 수용하도록 구성되는 패키징 기판 및 패키징 기판 상에 장착되는 표면 장착 디바이스(SMD)를 포함하는 무선 주파수(RF) 모듈과 관련된다. SMD는 장착시에 위로 향하는 금속층을 포함한다. RF 모듈은 패키징 기판 상부에 형성된 오버몰드를 더 포함하며, 오버몰드는 SMD를 커버하는 크기로 형성된다. RF 모듈은 SMD 상부에 영역에서 오버몰드에 의해 정의되는 개구부를 더 포함하며, 개구부는 금속층의 적어도 일부를 노출시키기에 충분한 깊이를 갖는다. RF 모듈은 오버몰드 상부에 형성된 도전층을 더 포함한다. 도전층은 개구부의 적어도 일부를 채워, 도전층과 SMD의 금속층 사이에 전기 경로를 제공하도록 구성된다.
일부 실시예들에서, SMD는 기능성 컴포넌트를 포함할 수 있다. 기능성 컴포넌트는 다이 상에 형성된 RF 필터를 포함할 수 있다. RF 필터는 복수의 스루-다이 도전성 비아를 포함할 수 있으며, 도전성 비아들 중 적어도 일부는 금속층, 및 RF 필터의 하측 상의 콘택 특징부들에 전기적으로 접속된다. RF 필터의 하측 상의 콘택 특징부들은 패키징 기판의 접지면에 전기적으로 접속될 수 있으며, 따라서 오버몰드 위의 도전층은 RF 필터를 통해 접지면에 전기적으로 접속된다. 일부 실시예들에서, RF 모듈은 RF 필터에 대해 배치된 복수의 차폐 와이어본드를 더 포함할 수 있으며, 차폐 와이어본드들은 도전층과 접지면 사이의 전기적 접속을 용이하게 하도록 구성된다.
일부 실시예들에서, 개구부는 챔퍼 프로파일(chamfer profile)을 갖는 측벽을 포함할 수 있으며, 따라서 측벽과 오버몰드의 표면 사이의 각도는 90도보다 큰 값을 가져서, 도전층이 개구부와 오버몰드의 표면 사이에서 전이할 때 개선된 정합을 촉진한다. 도전층은 예를 들어 금속 페인트에 의해 형성된 층을 포함할 수 있다.
다수의 구현에서, 본 발명은 안테나 및 안테나와 통신하는 모듈을 갖는 무선 디바이스와 관련된다. 모듈은 안테나를 통한 RF 신호들의 송신 및 수신 중 하나 또는 둘 다를 용이하게 하도록 구성된다. 모듈은 복수의 컴포넌트를 수용하도록 구성되는 패키징 기판을 포함한다. 모듈은 패키징 기판 상에 장착된 표면 장착 디바이스(SMD)를 더 포함한다. SMD는 장착시에 위로 향하는 금속층을 포함한다. 모듈은 패키징 기판 상부에 형성된 오버몰드를 더 포함하며, 오버몰드는 SMD를 커버하는 크기로 형성된다. 모듈은 SMD 상부의 영역에서 오버몰드에 의해 정의되는 개구부를 더 포함하며, 따라서 개구부는 금속층의 적어도 일부를 노출시키기에 충분한 깊이를 갖는다. 모듈은 오버몰드 상부에 형성된 도전층을 더 포함한다. 도전층은 개구부의 적어도 일부를 채워서 도전층과 SMD의 금속층 사이에 전기적 경로를 제공하도록 구성된다.
일부 실시예들에서, SMD는 기능성 컴포넌트일 수 있다. 기능성 컴포넌트는 예를 들어 RF 필터를 포함한다. 무선 디바이스는 RF 필터와 관련된 셀룰러 대역에서 동작하도록 구성되는 셀룰러 폰일 수 있다.
본 발명의 요약하는 목적을 위해, 본 발명의 소정 양태들, 장점들 및 새로운 특징들이 여기서 설명되었다. 본 발명의 임의의 특정 실시예에 따라 모든 그러한 장점들이 반드시 달성되지는 않을 수도 있다는 것을 이해해야 한다. 따라서, 본 발명은 본 명세서에서 교시 또는 제안될 수 있는 바와 같은 다른 장점들을 반드시 달성하지는 않고서 본 명세서에서 교시되는 바와 같은 하나의 장점 또는 장점들의 그룹을 달성하거나 최적화하는 방식으로 구현되거나 실시될 수 있다.
도 1은 무선 주파수(RF) 차폐물을 갖는 RF 모듈을 도시한다.
도 2는 본 명세서에서 설명되는 바와 같은 하나 이상의 특징을 갖는 RF 모듈을 제조하도록 구현될 수 있는 프로세스를 나타낸다.
도 3a-3c는 차폐 기능을 제공하기 위해 RF 모듈 상에 하나 이상의 RF 컴포넌트를 배치할 수 있는 방식의 예들을 나타낸다.
도 4는 패키징 기판의 전체 둘레 주위에 연장하는 도전성 레이스트랙, 및 그러한 도전성 레이스트랙 상에 구현되는 차폐 와이어본드를 갖는 예시적인 모듈을 나타낸다.
도 5는 도 4에서와 유사한 컴포넌트들을 포함하는 예시적이 모듈을 도시하지만, 이 모듈의 일측은 RF 컴포넌트들에 의해 차폐되며, 따라서 레이스트랙의 일부 및 대응하는 차폐 와이어본드들이 생략되는 것을 가능하게 한다.
도 6a-6c는 RF 모듈 내에 구현될 수 있는 차폐 와이어본드들의 예들을 나타낸다.
도 7a-7d는 하나 이상의 차폐 컴포넌트를 통해 접지 접속이 이루어질 수 있는 방식의 다양한 예들을 나타낸다.
도 8a는 모듈내 RF 차폐가 하나 이상의 차폐 컴포넌트를 이용하여 구현될 수 있는 모듈의 예시적인 구성을 나타낸다.
도 8b는 도 8a의 차폐 구성의 더 구체적인 예를 나타낸다.
도 9a는 도 8a 및 8b의 차폐 컴포넌트로서 사용될 수 있는 예시적인 기능성 컴포넌트의 단면도를 나타낸다.
도 9b는 의도된 사용 배향으로 패키징 기판 상에 장착된 도 9a의 기능성 컴포넌트를 나타낸다.
도 10a는 일부 구현들에서 도 9a의 다이와 유사한 기능성 컴포넌트가 장착을 위해 반전될 수 있다는 것을 보여준다.
도 10b는 반전된 다이가 패키징 기판 상에 장착되는 장착 구성을 나타낸다.
도 10c는 오버몰드 재료가 도 10b의 장착된 다이를 옆으로 둘러싸도록 도시된 예시적인 패키지 구성을 나타낸다.
도 11a는 RF 모듈 상의 도전층과 차폐 컴포넌트 사이에 전기 접속을 제공하기 위한 예시적인 구성을 나타낸다.
도 11b는 도 11a의 구성에 의해 제공될 수 있는 차폐 전기 경로를 나타낸다.
도 12a-12e는 오버몰드 층을 통해 형성되는 개구부가 RF 모듈의 도전층과 차폐 컴포넌트의 도전층 사이의 전기 접속의 형성을 가능하게 할 수 있는 방식의 일례를 나타낸다.
도 13a-13f는 레이저 삭마와 같은 기술들이 모듈의 도전층과 차폐 컴포넌트의 금속층 사이의 전기 접속을 용이하게 하기 위해 오버몰드를 통해 개구부를 형성하는 데 사용될 수 있는 방식의 일례를 나타낸다.
도 14는 도 13a-13f의 예시적인 모듈 제조 단계들을 실행하도록 구현될 수 있는 프로세스를 나타낸다.
도 15a-15c는 본 명세서에서 설명되는 바와 같은 전기 접속들을 용이하게 하도록 구현될 수 있는 하나 이상의 개구부의 배열들의 예들을 나타낸다.
도 16은 본 명세서에서 설명되는 바와 같은 하나 이상의 유리한 특징을 갖는 예시적인 무선 디바이스를 나타낸다.
존재할 경우에, 본 명세서에서 제공되는 제목들은 편의를 위한 것일 뿐이며, 청구 발명의 범위 또는 의미에 반드시 영향을 주지는 않는다.
본 명세서에서는 디바이스형 또는 수동형 무선 주파수(RF) 디바이스에 대한 RF 격리 또는 차폐를 제공하기 위한 다양한 디바이스들 및 방법들이 개시된다. 설명의 목적을 위해, RF는 무선 디바이스들과 관련된 주파수 또는 주파수들의 범위를 갖는 전자기 신호들을 포함할 수 있다는 것을 이해할 것이다. RF는 전자 디바이스가 무선 디바이스로서 동작하는지에 관계없이 그러한 전자 디바이스 내에서 방출되는 전자기 신호들도 포함할 수 있다. RF는 통상적으로 전자기 간섭(EMI) 효과들과 관련된 신호들 또는 잡음들도 포함할 수 있다.
설명의 목적을 위해, 그러한 RF 디바이스는 RF 신호들의 송신 및/또는 수신을 용이하게 하기 위해 RF 범위에서 동작하도록 구성되는 디바이스, 및 RF 신호들 또는 잡음들에 의해 다른 디바이스에 영향을 주거나 그들에 의해 영향을 받을 수 있는 디바이스를 포함할 수 있다는 것을 이해할 것이다. 그러한 RF 디바이스의 비한정적인 예들은 RF 회로를 갖거나 갖지 않는 반도체 다이를 포함할 수 있다. 그러한 RF 관련 디바이스의 비한정적인 예들은 인덕터들 및 커패시터들과 같은 개별 디바이스들, 및 심지어 소정 길이의 도전체도 포함할 수 있다.
설명의 목적을 위해, 격리 및 차폐라는 용어는 사용 상황에 따라 교환 가능하게 사용될 수 있다는 것을 이해할 것이다. 예를 들어, 차폐되는 RF 디바이스는 다른 소스로부터의 RF 신호가 부분적으로 또는 완전히 차단되는 상황을 포함할 수 있다. 다른 예에서, 격리되는 RF 디바이스는 RF 신호(예로서, 잡음 및/또는 디바이스적으로 생성된 신호)가 다른 디바이스에 도달하는 것이 부분적으로 또는 완전히 차단되는 상황을 포함할 수 있다. 사용 상황이 구체적으로 달리 언급되지 않는 한, 차폐 및 격리라는 용어들 각각은 위의 기능들 중 어느 하나 또는 둘 다를 포함할 수 있다는 것을 이해할 것이다.
도 1은 RF 차폐물(102)을 갖는 RF 모듈(100)을 나타낸다. RF 차폐물(102)은 하나 이상의 컴포넌트가 차폐 기능을 제공하도록 배치 및/또는 구성될 수 있는 부분(104)을 포함하는 것으로 도시된다. 그러한 컴포넌트 부분이 구성될 수 있는 방식의 다양한 예들이 본 명세서에서 더 상세히 설명된다.
도 1에서, 예시적인 모듈(100)은 복수의 컴포넌트를 수용하도록 구성되는 패키징 기판(120)(예로서, 적층 기판)을 포함할 수 있다. 그러한 컴포넌트들은 예를 들어 RF 회로와 같은 집적 회로(IC)를 갖는 다이(122)를 포함할 수 있다. 모듈(100)의 다양한 기능들을 용이하게 하기 위해 패키징 기판(120) 상에는 하나 이상의 표면 장착 디바이스(SMD)(124)도 장착될 수 있다. 일부 실시예들에서, 모듈(100)은 RF 차폐물(102), 컴포넌트 부분(104), 다이(122) 및 SMD(124)의 일부 또는 전부를 캡슐화하는 오버몰드 구조를 더 포함할 수 있다.
도 2는 본 명세서에서 설명되는 바와 같은 하나 이상의 특징을 갖는 모듈(예로서, 도 1의 모듈(100))을 제조하도록 구현될 수 있는 프로세스(110)를 나타낸다. 블록 112에서, RF 컴포넌트가 제공될 수 있다. 블록 114에서, RF 컴포넌트는 패키징 기판 상에 배치되고 장착되어, 차폐 와이어본드들과 함께 RF 차폐 기능을 제공할 수 있다. 그러한 차폐 와이어본드들은 RF 컴포넌트의 장착 전에 또는 후에 형성될 수 있다. RF 컴포넌트의 그러한 배치의 예들은 본 명세서에서 더 상세히 설명된다. 블록 116에서, RF 차폐 기능을 용이하게 하는 하나 이상의 접지 접속이 형성될 수 있다. 그러한 접지 접속들의 예들은 본 명세서에서 더 상세히 설명된다. 본 명세서에서는 차폐 와이어본드들과 관련하여 다양한 예들이 설명되지만, 본 발명의 하나 이상의 특징은 또한 그러한 차폐 와이어본드 없이, 다른 타입의 RF 차폐 기술들을 이용하여, 임의의 다른 차폐 기술들 또는 이들의 임의 조합 없이, 구현될 수 있다는 것을 이해할 것이다.
도 3a-3c는 모듈(100)의 둘레에 또는 근처에 하나 이상의 차폐 부분(104)을 형성하기 위해 하나 이상의 RF 컴포넌트(130)가 배치될 수 있는 방식의 비한정적인 예들을 나타낸다. 그러한 차폐 부분들은 복수의 차폐 와이어본드(106)와 더불어 RF 차폐물을 형성하고, RF 차폐물의 안팎의 위치들 사이에 RF 차폐를 제공할 수 있다. 일반적으로 RF 차폐물에 의해 둘러싸인 영역의 RF 차폐와 관련하여 설명되지만, 본 발명의 하나 이상의 특징은 모듈(100) 상에 모두 위치하는 2개의 영역 사이에 RF 차폐를 제공하도록 구현될 수도 있다는 것을 이해할 것이다.
도 3a는 일부 실시예들에서 모듈(100)의 둘레를 따라 선택된 일측 상에 차폐 부분(104)이 제공될 수 있다는 것을 보여준다. 둘레의 나머지 측들은 복수의 차폐 와이어본드(106)를 구비할 수 있다. 예시적인 차폐 부분(104)은 제1 및 제2 컴포넌트들(130a, 130b)을 포함하는 것으로 도시된다. 차폐 부분(104) 내에는 더 많거나 적은 수의 컴포넌트가 존재할 수 있다. 그러한 컴포넌트들은 능동형 RF 컴포넌트, 수동형 컴포넌트 또는 이들의 소정 조합일 수 있다.
도 3b는 일부 실시예들에서 모듈(100)의 2개 이상의 측이 차폐 부분들(104a, 104b)을 구비할 수 있다는 것을 보여준다. 이 예에서, 제1 차폐 부분(104a)은 제1 및 제2 컴포넌트들(130a, 130b)을 포함하는 것으로 도시되며, 제2 차폐 부분(104b)은 하나의 컴포넌트(130c)를 포함하는 것으로 도시된다. 차폐 부분들(104a, 104b) 각각 내에는 더 많거나 적은 수의 컴포넌트가 존재할 수 있다. 그러한 컴포넌트들은 능동형 RF 컴포넌트, 수동형 컴포넌트 또는 이들의 소정 조합일 수 있다. 도 3b의 예에서, 둘레의 나머지 측들은 복수의 차폐 와이어본드(106)를 구비할 수 있다.
도 3c는 일부 실시예들에서 차폐 부분(104)이 일측 전체를 차지할 필요는 없다는 것을 보여준다. 예를 들어, 컴포넌트(130)를 갖는 차폐 부분(104)은 선택된 측을 따라 배치되고, 컴포넌트(130)의 좌우 양쪽에는 차폐 와이어본드(106)가 배치되는 것으로 도시된다. 일부 실시예들에서 그러한 차폐 와이어본드들(106)은 컴포넌트(130)의 좌측 또는 우측에 제공될 수 있다는 것을 이해할 것이다. 또한, 모듈의 소정 측은 둘 이상의 컴포넌트(능동형, 수동형 또는 이들의 소정 조합)를 구비할 수 있으며, 그러한 컴포넌트들은 그 측을 따라 하나 이상의 차폐 와이어본드와 함께 또는 그들 없이 배치될 수 있다.
일부 구현들에서, 하나 이상의 차폐 와이어본드를 대신하는 하나 이상의 차폐 컴포넌트의 사용은 모듈들의 면적 감소와 같은 유리한 특징들을 제공할 수 있다. 예를 들어, 차폐 와이어본드들이 모듈의 실질적으로 전체 둘레를 따라 연장하는 도전성 레이스트랙을 통해 접지면에 접속되는 RF 차폐 구성을 고려한다. 그러한 구성은 통상적으로 도전성 레이스트랙 및 차폐 와이어본드들을 수용하기 위해 둘레를 따라 마진을 필요로 한다. 따라서, 모듈의 소정 측을 따라 하나 이상의 컴포넌트를 제공하고, 그러한 컴포넌트들에 의해 용이하게 되는 접지 접속들을 형성함으로써, 레이스트랙 및 대응하는 차폐 와이어본드들이 소정 측으로부터 제거될 수 있다. 소정 측을 따라 마진이 더 이상 필요하지 않으므로, 모듈의 그 부분이 제거될 수 있어서, 모듈의 전체 측면 면적이 감소할 수 있다.
예를 들어, 도 4는 패키징 기판(142)의 전체 둘레 주위에 연장하는 도전성 레이스트랙(144)을 갖는 예시적인 모듈(140)을 나타낸다. 복수의 차폐 와이어본드(106)가 레이스트랙(144)에 의해 정의되는 라인들을 따라 제공되는 것으로 도시된다. 레이스트랙(144)에 의해 정의되는 경계 내에는, 집적 회로(IC) 다이(122) 및 필터들(130a, 130b)을 포함하는 다양한 컴포넌트들이 도시된다. 본 명세서에서 설명되는 바와 같이, 레이스트랙(144) 밖의 원하는 또는 필요한 마진들은 패키징 기판(142)에 대한 d1 x d2의 전체 측면 치수들에 기여한다.
도 5에서, 예시적인 모듈(150)은 도 4에서와 유사한 컴포넌트들(예로서, IC 다이(122) 및 필터들(130a, 130b))을 포함하는 것으로 도시된다. 그러나, 패키징 기판(152)의 4개 측 중 3개 측이 레이스트랙(154) 및 복수의 차폐 와이어본드(106)를 포함하는 반면, 패키징 기판(152)의 제4 측(156)(도 5의 예에서 우측)은 레이스트랙 또는 차폐 와이어본드를 포함하지 않는다. 따라서, 제4 측(156)은 나머지 3개 측에 존재하는 마진을 필요로 하지 않는다. 따라서, 제4 측 레이스트랙 및 차폐 와이어본드들에 대해 요구되었을 영역이 패키징 기판(152)으로부터 제거될 수 있다.
도 5의 특정 예에서, 치수 d2는 일반적으로 도 4의 예와 동일할 수 있다. 그러나, 도 4의 치수 d1은 이제 △d 만큼 감소하여, 감소된 치수 d3을 생성할 수 있다. 일부 실시예들에서, 그러한 감소량 △d는 일반적으로 제4 측 레이스트랙 및 대응하는 차폐 와이어본드들을 구현하는 데 필요한 면적일 수 있다.
도 5의 특정 예에서, 필터들(130a, 130b)은 예를 들어 칩 크기 표면 탄성파(SAW) 디바이스들(CSSD들), 예를 들어 상업적으로 입수 가능한 Taiyo Yuden CSSD 필터들일 수 있다. 필터들 각각은 접지된 상면을 포함하거나 구비할 수 있으며, 그러한 접지된 상면은 RF 차폐 기능을 용이하게 하기 위한 하나 이상의 전기 접속을 형성하는 데 사용될 수 있다.
일부 구현들에서, 본 명세서에서 설명되는 바와 같은 차폐 컴포넌트들(130)과 함께 사용되는 RF 차폐 와이어본드들(106)은 다수의 방식으로 구성될 수 있다. 도 6a-6c는 그러한 차폐 와이어본드들(106)의 비한정적인 예들을 나타낸다. 도 6a에서, 변형 가능한 구성을 갖는 차폐 와이어본드(106)가 패키징 기판(54)(예로서, 적층 기판) 상에 위치하는 본드 패드들(52a, 52b) 상에 형성되는 것으로 도시된다. 그러한 와이어본드 구성에 관한 추가적인 상세들은 국제 공보 No. WO 2010/014103("SEMICONDUCTOR PACKAGE WITH INTEGRATED INTERFERENCE SHIELDING AND METHOD OF MANUFACTURE THEREOF"라는 명칭으로 2008년 7월 31일자로 출원된 국제 출원 No. PCT/US2008/071832)에서 입수 가능하며, 그 개시 내용 전체는 본 명세서에 참고로 반영된다.
도 6b에는, 아치 형상의 차폐 와이어본드(50)가 패키징 기판(54)(예로서, 적층 기판) 상에 위치하는 본드 패드들(52a, 52b) 상에 형성되는 것으로 도시된다. 그러한 와이어본드 구성에 관한 추가적인 상세들은 "OVERMOLDED SEMICONDUCTOR PACKAGE WITH A WIREBOND CAGE FOR EMI SHIELDING"이라는 명칭의 미국 특허 제8,399,972호에서 입수 가능하며, 그 개시 내용 전체는 본 명세서에 참고로 반영된다.
도 6c는 일부 실시예들에서 차폐 와이어본드들이 휘거나, 패키징 기판 상에서 시작하고 끝나는 단부들을 가질 필요가 없다는 것을 보여준다. 패키징 기판(54) 상에서 시작하고, 패키징 기판(54) 위의 위치에서 끝나는 와이어본드 구조(106)가 본드 패드(52) 상에 형성되는 것으로 도시된다. 그러한 와이어본드 구성에 관한 추가적인 상세들은 전술한 미국 특허 제8,399,972호에서 입수 가능하다. 차폐 와이어본드들의 다른 구성들도 이용될 수 있다.
도 7a-7d는 하나 이상의 차폐 컴포넌트(130)를 통해 접지 접속이 이루어질 수 있는 방식의 다양한 비한정적인 예들을 나타낸다. 도 7a의 예시적인 구성(160)에서는, 차폐 컴포넌트(130)(예로서, RF 필터)가 콘택 패드들(162a, 162b)을 통해 패키징 기판(56) 상에 장착되는 것으로 도시된다. 그러한 콘택 패드들 중 적어도 하나는 패키징 기판 내의 접지면에 전기적으로 접속되는 접지 패드일 수 있다. 차폐 컴포넌트(130)의 상면은 도전층(164)을 포함하는 것으로 도시된다. 일부 실시예들에서, 그러한 도전층(164)은 접지 패드, 따라서 접지면에 전기적으로 접속될 수 있다.
본드 패드들(52a, 52b) 상에 형성된 예시적인 차폐 와이어본드(106)가 차폐 컴포넌트(130)에 대하여 배치된다. 전술한 미국 특허 번호 제8,399,972호에 설명된 바와 같이, 그러한 본딩 패드들은 패키징 기판 내에서 접지면에 전기적으로 접속될 수 있다. 위에 나타낸 미국 특허 번호 제8,399,972호에 또한 설명된 바와 같이, 차폐 와이어본드(106)의 상위 부분(58)이 도전층(60)과의 전기적 접속의 형성을 허용하기 위하여 오버몰드 구조(56)로부터 노출될 수 있다. 도전층(60), 차폐 와이어본드(106), 및 접지면의 이러한 구성은 내부 영역과 외부 영역 사이, 및/또는 모듈의 경계 내의 선택된 영역들 사이에, RF 신호들, RF 잡음, 전자기 간섭(EMI) 등의 차폐를 허용한다.
도 7a에 도시된 바와 같이, 도전층(60)은 차폐 컴포넌트(130)의 도전층(164)과 전기적 접촉하고 있을 수 있다. 따라서, 전술한 차폐 구성은 차폐 컴포넌트(130)가 하나 이상의 차폐 와이어본드(106)를 대체하는 영역으로 확장될 수 있다.
도시된 예에서, 도전층(164)의 상면의 높이는 h인 것으로 도시된다. 일부 구현들에서, 차폐 와이어본드(106)는 그것의 높이도 대략 h가 되도록 적절한 치수로 만들어질 수 있다.
도 7a의 예에서, 도전층(164)은 차폐 컴포넌트(130)를 실질적으로 커버하도록 측면으로 확장하는 단일 층으로서 도시된다. 도 7b는 일부 실시예들에서, 그러한 도전층이 차폐 컴포넌트(130)의 전체 상위 부분을 커버할 필요는 없다는 것을 나타낸다. 예시적인 구성(170)에서, 도전층(174)은 차폐 컴포넌트(130)의 상면의 일부만을 커버하도록 도시된다. 나머지 면적들은 오버몰드 구조에 의해 커버되는 것으로 도시된다.
일부 실시예들에서, 도 7a 및 도 7b의 도전층들(164, 174) 각각은 단일 연속 부분일 수 있다. 일부 실시예들에서, 도전층들(164, 174) 각각은 접지 패드에 전기적으로 접속되는 복수의 도전성 특징부들을 포함할 수 있다. 다른 구성들도 구현될 수 있다.
도 7c는 일부 실시예들에서, 차폐 와이어본드와 차폐 컴포넌트의 높이들은 동일할 필요가 없다는 것을 나타낸다. 예시적인 구성(180)에서, 차폐 와이어본드(106)는 h1의 높이를 갖는 것으로 도시되고, 차폐 컴포넌트(130) 위의 도전층(164)의 상면은 h1보다 작은 h2의 높이를 갖는 것으로 도시된다. 그러한 구성은 예를 들어, 차폐 컴포넌트(130)가 비교적 낮은 프로파일을 가질 때에 생길 수 있다.
높이 차이 h3(h1 - h2)가 충분히 큰 경우, 단단한 도전층을 통해 도전층들(60 및 164) 사이에 전기적 접속을 형성하는 것은 바람직하지 않거나 실용적이지 않을 수 있다. 전기적 접속을 형성하기 위하여, 하나 이상의 크기 축소된 차폐 와이어본드들(182)이 와이어본드들(182)의 상부들(184)이 도전층(60)과 전기적 접촉하도록 도전층(164) 상에 제공될 수 있다. 일부 실시예들에서, 크기 축소된 차폐 와이어본드들(182)의 모양은 차폐 와이어본드(106)의 모양과 유사할 수 있다. 일부 실시예들에서, 2개의 모양은 상이할 수 있다.
도 7d는 일부 실시예들에서, 도 7c의 예에서 복수의 크기 축소된 차폐 와이어본드들(182)에 의해 브리징되는 여분의 높이가 또한 다른 방식으로 점유될 수 있다는 것을 나타낸다. 예시적인 구성(200)에서, 부가적인 차폐 컴포넌트(202)가 차폐 컴포넌트(130) 위에 배치되는 것으로 도시된다. 부가적인 컴포넌트(202)의 상면 상의 도전층(206)은 도전층(60)과 전기적 접촉하는 것으로 도시되고, 도전층(206)은 접지 패드(예를 들어, 패드들(204a, 204b) 중 어느 하나 또는 둘다)에 전기적으로 접속될 수 있다. 패드들(204a, 204b)은 대응하는 도전층들(164a, 164b)과 전기적 접촉하는 것으로 도시된다. 도전층들(164a, 164b) 중 어느 하나 또는 둘다는 본 명세서에 설명된 바와 같이 접지면에 전기적으로 접속될 수 있다.
일부 실시예들에서, 부가적인 컴포넌트(202)는 모듈의 동작을 용이하게 하는 능동형 또는 수동형 디바이스일 수 있다. 일부 실시예들에서, 부가적인 컴포넌트(202)는 도전층들(60 및 164) 사이에 전술한 전기적 브리지를 제공하도록 구성되는 더미 디바이스(dummy device)일 수 있다.
도 1-7을 참조하여 설명된 다양한 예들에서, RF 차폐 기능은 하나 이상의 차폐 컴포넌트들(130) 및 복수의 차폐 와이어본드들(106)의 일부 조합을 포함한다. 또한, 그러한 조합들의 일부는 그러한 영역의 내부와 외부 사이에 RF 차폐 기능을 제공하기 위하여 패키징 기판 상의 영역을 일반적으로 둘러싼다는 문맥에서 설명된다.
본 명세서에 설명된 바와 같이, 차폐 컴포넌트들(130)의 이용과 연관된 하나 이상의 특징들이 다른 구성들에서 구현될 수 있다는 것이 이해될 것이다. 예를 들어, 하나 이상의 차폐 컴포넌트들(130)은 일반적으로 둘러싸인(enclosed) 영역을 정의할 필요 없이 동일한 모듈의 제1 및 제2 영역들 사이에 RF 차폐를 제공하기 위해 (차폐 와이어본드들을 이용하거나 이용하지 않고) 구현될 수 있다. 그러한 모듈내 RF 차폐가 차폐 와이어본드들을 포함하지 않는 구성들에서, 필요한 컴포넌트들의 차폐 컴포넌트들로서 이용 및 차폐 와이어본드들의 부재는 패키징 프로세스를 더욱 효율적이고 비용 효과적으로 만들 수 있다.
도 8a는 모듈내 RF 차폐가 하나 이상의 차폐 컴포넌트(130)로 구현될 수 있는 모듈(100)의 예시적인 구성을 도시한다. 3개의 예시적인 차폐 컴포넌트들(130a, 130b, 130c)은 제1 영역 "A"과 제2 영역 "B" 사이에 RF 차폐물(shield; 210)을 제공하는 것으로 도시되고, 두 영역들은 동일한 모듈(100)의 부분들이다. 도시된 예에서, 모듈(100)은 임의의 차폐 와이어본드들을 포함하지 않는다. 그러나, 차폐 와이어본드들은 예를 들어, 모듈(100)의 내부 위치와 외부 위치 사이에 RF 차폐를 제공하도록 구현될 수 있다.
도 8b는 도 8a의 모듈내 차폐 구성의 더욱 구체적인 예를 도시한다. 예시적인 프론트 엔드 모듈(front-end module; FEM)(100)이 다중 모드 다중 대역(MMMB) 능력을 제공하도록 구성된 전력 증폭기(power amplifier; PA) 회로를 갖는 PA 다이를 포함하는 것으로 도시된다. 상이한 셀룰러 대역들 및/또는 상이한 모드들에서 그러한 PA 회로의 동작은 하나 이상의 대역 스위치들, 다양한 필터들, 다양한 듀플렉서들, 및 안테나 스위치에 의해 용이하게 될 수 있다.
도 8b에 도시된 예에서, 한 영역(예를 들어, 영역 A)에 배치된 대역 스위치(212)는 다른 영역(예를 들어, 영역 B)에 배치된 듀플렉서(214)(예를 들어, B4 대역 듀플렉서)의 동작에 영향을 주는 RF 신호 및/또는 잡음을 방사한다. 그러한 알려진 컴포넌트 쌍은 모듈 내에서 가능하거나 실용적인 정도로 분리될 수 있지만; 대역 스위치(212)로부터 방사된 RF 신호/잡음으로부터 B4 대역 듀플렉서(214)를 차폐하는 것이 바람직할 수 있다.
일부 실시예들에서, RF 필터 디바이스들은 차폐 컴포넌트들로서 활용될 수 있다. 예를 들어, B1 필터(130a), B3 필터(130b), B25 필터(130c) 및 B17 필터와 같은 필터들 중 일부 또는 전부가 모듈내 차폐 기능을 제공하기 위해 본 명세서에 설명된 바와 같이 배치 및 구성될 수 있다. 도 8에 도시된 예에서, B1 필터(130a)와 B3 필터(130b)는 대역 스위치(212)로부터 RF 방사(화살표(216)로 도시됨)의 영향으로부터 RF 차폐를 제공하기 위해 B4 듀플렉서(214) 근처에 배치될 수 있다.
일부 실시예들에서, 도 8a 및 도 8b의 차폐 컴포넌트들(130) 중 일부 또는 전부는 기능성 컴포넌트들일 수 있다. 설명의 목적을 위해, 기능성 컴포넌트는 모듈의 RF 설계의 부분이고 따라서 일부 RF 관련 기능을 제공하는 디바이스(능동형 또는 수동형)를 포함할 수 있다는 것이 이해될 것이다. 본 명세서에 설명된 바와 같이, CSSD 필터와 같은 필터 디바이스가 그러한 기능성 컴포넌트일 수 있다. 기능성 컴포넌트는 그 디바이스를 통하거나 그 디바이스 근처의 접속 특징부들, 또는 그의 일부 조합을 포함하는, 모듈의 RF 설계의 부분일 수 있거나 부분이 아닐 수 있는 디바이스(능동형 또는 수동형)를 포함할 수 있다는 것도 이해될 것이다. 예를 들어, 더욱 상세히 본 명세서에 설명된 바와 같이, 그러한 디바이스는 디바이스의 2개의 대향하는 측면 사이에 전기적 접속 경로들을 제공하거나 제공할 수 있는 스루-기판-비아들(through-substrate-vias)을 포함할 수 있다. 전술한 컴포넌트들은 또한 도 1-7을 참조하여 본 명세서에 설명된 차폐 컴포넌트들로서 활용될 수 있다는 것이 이해될 것이다.
도 9a는 도 8a 및 도 8b의 기능성 컴포넌트들 중 하나로서 활용될 수 있는 예시적인 기능성 컴포넌트(130)의 단면도를 도시한다. 도 9a에서, 기능성 컴포넌트(130)는 그의 의도된 종래의 용도에 맞춰지고, 다이 기판(220)의 한 측면 상의 금속층(228)은 패키징 기판(232)(도 9b)에 장착하기 위해 아래쪽을 향하고 있다. 일부 실시예들에서, 그러한 금속층(228)은 다이 제조 중에 활용될 수 있지만; 금속층(228)은 완결된 다이에서 활용될 수 있거나 활용되지 않을 수 있다. 일부 실시예들에서, 금속층(228)은 다이에 대한 접지로서 기능할 수 있다.
다이 기판(220)의 다른 측면은 복수의 전기적 콘택 패드들(226a, 226b, 226c)을 포함하는 것으로 도시된다. 그러한 콘택 패드들의 일부(예를 들어, 226a, 226b)는 신호들, 전원 등을 위해 활용될 수 있고, 일부(예를 들어, 226c)는 접지 콘택(grounding contact)으로서 활용될 수 있다.
도 9a에 더 도시된 바와 같이, 기능성 컴포넌트(130)는 복수의 스루-다이 비아들(222a, 222b, 222c, 222d)을 포함할 수 있다. 일부 실시예들에서, 그러한 비아들은 예를 들어, 다이의 양 측면 사이의 전기적 접속, 열 도전 경로(들), 또는 그의 일부 조합을 제공하도록 구성될 수 있다. 일부 실시예들에서, 그러한 비아들의 일부는 다이 제조 중에 활용될 수 있지만, 완결된 다이에서는 사용되지 않을 수 있다. 도시된 예에서, 비아(222c)는 (예를 들어, 접지 접속을 제공하기 위해) 콘택 패드(226c)와 금속층(228) 사이에 전기적 접속을 제공하도록 도시된다. 다른 비아들(222a, 222b, 222d)은 다이로부터 멀리 소멸되도록 열을 금속층으로 도전하는 데 활용될 수 있다.
도 9b의 예시적인 장착된 구성(230)에서, 금속층(228)은 다이를 물리적으로 장착하고 다이의 접지와 모듈의 접지 사이에 전기적 접속을 제공하기 위하여 접지 패드(236)에 고정(예를 들어, 납땜)될 수 있다. 다이의 비-접지 콘택 패드들(예를 들어, 226a, 226b)은 패키징 기판(232) 상의 그것들 각각의 콘택 패드들(예를 들어, 234a, 234b)에 전기적으로 접속될 수 있다.
도 10a는 일부 구현들에서, 도 9a의 다이와 실질적으로 동일하거나 유사한 기능성 컴포넌트(130)가 금속층(228)이 위를 향하도록 반전될 수 있는 것을 나타낸다. 도 10b는 반전된 다이가 패키징 기판(252) 상에 장착되는 장착된 구성을 나타낸다. 일부 실시예들에서, 패키징 기판(252)은 다이의 각각의 콘택 패드들(예를 들어, 226a, 226b, 226c)과의 전기적 접속 및 물리적 장착(예를 들어, 납땜에 의해)을 용이하게 하도록 콘택 패드들(예를 들어, 254a, 254b, 254c)로 구성될 수 있다. 콘택 패드들(254a, 254b, 254c)은 패키징 기판(252)(예를 들어, 적층 기판) 내에서 다양한 접속 특징부들(도시되지 않음)을 통해 각각의 모듈-단자들 또는 모듈-접지에 전기적으로 접속될 수 있다.
도 10b에 더 도시된 바와 같이, 전술한 방식으로 접속되지 않은 비아들(예를 들어, 222a, 222b, 222d)은 예를 들어, 모듈-접지에 전기적으로 접속되는(도시되지 않음) 하나 이상의 볼 조인트들(ball joints)(256)에 의해 전기적으로 접지될 수 있다. 일부 실시예들에서, 그러한 모듈-접지는 패키징 기판(252)의 표면 아래에 RF 차폐 기능을 제공하는 하나 이상의 접지면을 포함할 수 있다.
도 10c는 오버몰드 물질(262)이 장착된 다이를 측면으로 둘러싸는 것으로 도시되는 예시적인 패키징된 구성(260)을 도시한다. 또한, 금속층(264)이 오버몰드(262)(예를 들어, 도 7을 참조하여 설명된 바와 같음) 위에 형성 또는 제공되고 다이의 금속층(228)과 전기적 접촉하는 것으로 도시된다.
도 10c에 도시된 바와 같이, 금속층(264)은 다이의 금속층(228), 하나 이상의 스루-다이 도전성 비아들(예를 들어, 222a, 222b, 222c, 222d), 및 각각의 다이-대-패키징 기판 접속 특징부들(예를 들어, 256, 226c, 254c)을 통해 패키징 기판(252) 내의 접지 면(들)과 전기적 접촉한다. 도시된 바와 같이, 도전성 비아들(222a, 222b, 222c, 222d)은 전기적으로 접속된 상부(금속층(264)) 및 하부(접지면(들)) 차폐 면들에 의해 개선될 수 있는 측면 RF 차폐 기능(예를 들어, 도 8a 및 도 8b에서 영역들 A와 B 사이의 모듈내 차폐)을 제공할 수 있다.
도 10a-10c에 도시된 예들에서, 기능성 컴포넌트(130)(예를 들어, CSSD 필터 다이)가 듀얼 기능을 제공할 수 있다는 것을 알 수 있다 - 하나는 필터링 및 다른 것은 RF 차폐를 제공. 반전된 장착 구성은 또한 접속-와이어본드들에 의해 기능성 컴포넌트(130)의 콘택 패드들을 전기적으로 접속할 필요를 제거할 수 있다는 것에도 주목할 필요가 있다. 일부 상황에서, 그러한 접속-와이어본드들의 부재는 유리할 수 있다. 일부 실시예들에서, 본 명세서에 설명된 바와 같이, 본 명세서에 설명된 바와 같은 차폐 컴포넌트는 대응하는 모듈과 연관된 회로의 기능부일 뿐만 아니라, 차폐 기능을 위한 전기적 접속을 제공하거나 용이하게 하는 컴포넌트일 수 있다. 이중 목적을 위한 그러한 차폐 컴포넌트의 이용은 예를 들어, 모듈이 필요로 하는 공간의 감소 또는 최적화를 허용할 수 있다.
본 명세서에 설명된 바와 같이, 오버몰드 구조의 높이가 차폐 컴포넌트의 높이보다 더 큰 상황들(예를 들어, 도 7c 및 도 7d의 예들)이 존재할 수 있다. 도 11a는 차폐 컴포넌트(130)와 RF 모듈(100) 상의 도전층(264) 사이에 전기적 접속(510)을 제공하기 위한 예시적인 구성(500)을 도시한다. 본 명세서에 설명된 바와 같이, 그러한 전기적 접속은 차폐 컴포넌트(130)를 캡슐화하는 오버몰드 구조(262)의 층을 통해 형성될 수 있다. 차폐 컴포넌트(130)는 접지면(504)을 포함하는 패키징 기판(252) 상에 장착되는 것으로 도시된다. 도전층(264)과 연관된 전기적 노드 A와 차폐 컴포넌트(130) 사이의 전기적 접속(510)에 의하여, 접지면(504)과 연관된 노드 B와 노드 A 사이에 전기적 경로(502)(도 11b 참조)가 형성될 수 있다. 그러한 전기적 경로는 도전층(264), 전기적 접속(510), 차폐 컴포넌트(130) 상의, 주변의 및/또는 관통하는 하나 이상의 전기적 경로들, 차폐 컴포넌트(130)와 패키징 기판(252) 사이의 하나 이상의 전기적 접속, 및 패키징 기판(252) 내의 하나 이상의 전기적 접속을 포함할 수 있다.
일부 실시예들에서, 차폐 컴포넌트(130)는 RF 필터 디바이스와 같은 기능성 컴포넌트일 수 있다. RF 차폐 기능을 제공하기 위한 기능성 컴포넌트 및 그의 이용에 대한 예들이 본 명세서에 더욱 상세히 설명된다.
도 12a-12e는 오버몰드 층을 관통해 형성된 개구부가 어떻게 RF 모듈의 도전층(532)과 기능성 컴포넌트(130)의 도전층 사이의 전기적 접속(도 11의 510)의 형성을 허용할 수 있는지에 대한 예를 도시한다.
본 명세서에 설명된 바와 같이, 기능성 컴포넌트(130)는 모듈의 RF 설계의 부분이고 따라서 일부 RF 관련 기능을 제공하는 디바이스(능동형 또는 수동형)를 포함할 수 있다. CSSD(칩 사이즈 SAW(표면 탄성파) 디바이스)와 같은 디바이스가 그러한 기능성 컴포넌트일 수 있다.
도 10a와 유사하게, 도 12a는 예시적인 기능성 컴포넌트(130)의 단면도를 도시한다. 도시된 예에서, 기능성 컴포넌트(130)는 금속층(228)이 위쪽을 향하고 있도록 반전된 것으로 도시된다. 예시적인 스루-다이 도전성 비아들(222a-222d) 중 일부 또는 전부는 금속층(228)에 전기적으로 접속될 수 있다. 그러한 스루-다이 도전성 비아들의 일부는 기능성 컴포넌트(130)의 이제 하부를 향하는 표면(now-bottom-facing surface) 상에 형성된 하나 이상의 콘택 패드들(226)에 전기적으로 접속될 수 있다. 그러한 콘택 패드들(226)의 일부는 기능성 컴포넌트(130) 내에 형성된 회로(예를 들어, 신호 입력, 신호 출력, 전력)에 전기적으로 접속될 수 있다.
도 10b와 유사하게, 도 12b는 패키징 기판(252) 상에 반전된 다이(130)가 장착되는 장착된 구성을 도시한다. 일부 실시예들에서, 패키징 기판(252)은 다이의 각각의 콘택 패드들(예를 들어, 226a, 226b, 226c)과의 전기적 접속 및 물리적 장착(예를 들어, 납땜에 의해)을 용이하게 하기 위해 콘택 패드들(예를 들어, 254a, 254b, 254c)을 포함할 수 있다. 콘택 패드들(254a, 254b, 254c)은 패키징 기판(252)(예를 들어, 적층 기판) 내에서 다양한 접속 특징부들(도시되지 않음)을 통해 각각의 모듈-단자들 또는 모듈-접지에 전기적으로 접속될 수 있다.
도 12b에 더 도시된 바와 같이, 전술한 방식으로 접속되지 않은 비아들(예를 들어, 222a, 222b, 222d)은 예를 들어, 모듈-접지에 전기적으로 접속되는(도시되지 않음) 볼 조인트들(256)에 의해 전기적으로 접지될 수 있다. 따라서, 금속층(228)은 도전성 비아들 중 일부 또는 전부를 통해 모듈 접지에 전기적으로 접속된다. 일부 실시예들에서, 그러한 모듈-접지는 패키징 기판(252)의 표면 아래에 RF 차폐 기능을 제공하는 하나 이상의 접지면을 포함할 수 있다.
도 12c는 오버몰드(262)가 패키징 기판(252) 위에 형성되었고 반전된 다이(130)의 금속층(228)을 커버하는 예시적인 구성을 도시한다. 따라서, 도 12c에 도시된 예시적인 구성의 경우, 오버몰드(262) 위에 형성된 도전층(도시되지 않음)이 금속층(228)과 직접 전기적 접촉하지 않을 것이다.
도 12d는 개구부(522)가 금속층(228) 위에 오버몰드(262)의 일부를 통해 형성된 예시적인 구성(520)을 도시한다. 개구부(522)는 금속층(228)의 상위 부분 상에 노출된 표면(524)을 생성하기 위해 형성될 수 있다. 그러한 개구부는 예를 들어, 레이저 드릴링 또는 삭마를 포함하는 다수의 기법들을 활용하여 형성될 수 있다. 레이저 삭마에 의한 그러한 개구부의 형성의 예가 본 명세서에서 더욱 상세히 설명된다. 그러한 문맥에서 설명되지만, 다른 개구부 형성 기법들(예를 들어, 기계적 드릴링 또는 화학적 에칭)도 활용될 수 있다는 것이 이해될 것이다.
도 12e는 오버몰드(262) 및 개구부(522) 위에 도전층(532)이 형성된 예시적인 구성(530)을 도시한다. 일부 실시예들에서, 도전층(532)은 개구부(522) 주위의 영역, 개구부(522)의 벽, 및 개구부(522)에 의해 노출된 금속층(228)의 표면(524) 사이에 연속적인 커버리지를 제공할 수 있다. 따라서, 도전층(532)은 전체적으로 금속층(228)과 전기적 접촉하고 있을 수 있고, 이에 의해 모듈의 접지면(도시되지 않음)과 전기적 접촉하고 있을 수 있다.
도 13a-13f는 어떻게 레이저 삭마가 모듈의 도전층과 기능성 컴포넌트의 금속층 사이에 전기적 접속을 용이하게 하기 위해 오버몰드를 통해 개구부를 형성하는 데 활용될 수 있는지에 대한 예를 도시한다. 도 13a는 필터 디바이스와 같은 기능성 컴포넌트(130) 및 차폐 와이어본드(106)가 패키징 기판(252) 상에 장착되는 예시적인 구성을 도시한다. 함께 구현되는 기능성 컴포넌트(130) 및 차폐 와이어본드(106)의 양자의 문맥에서 설명되지만, 오버몰드의 일부를 통한 전기적 접속의 형성과 연관된 하나 이상의 특징부들이 또한 차폐 와이어본드(106) 없이 구현될 수 있다는 것이 이해될 것이다. 기능성 컴포넌트(130)는 상부 금속층(예를 들어, 도 12의 228)을 포함한다는 것도 이해될 것이다.
도 13b는 패키징 기판(252) 위에 오버몰드(262)가 형성된 모듈 제조의 예시적인 스테이지를 도시한다. 오버몰드(262)는 차폐 와이어본드(106)를 실질적으로 캡슐화하는 것으로 도시된다. 오버몰드(262)의 상면(540)이 차폐 와이어본드(106)의 상위 부분(도 13c의 58)을 노출할 수 있거나 노출하지 않을 수 있다.
도시된 예에서, 차폐 와이어본드(106)의 높이는 기능성 컴포넌트(130)의 높이보다 더 크다. 따라서, 오버몰드(262)는 기능성 컴포넌트(130)의 상면을 커버하는 것으로 도시된다.
도 13c는 새로운 상면(542)을 생성하기 위하여 상면(도 3b의 540)으로부터 재료가 제거된 예시적인 스테이지를 도시한다. 제거된 재료의 양은 차폐 와이어본드(106)의 상부(58)가 충분히 노출되어 새로운 상면(542) 상에 형성된 도전층과의 전기적 접속을 허용하도록 선택될 수 있다. 일부 구현들에서, 그러한 재료의 제거는 마이크로-삭마(micro-ablation)에 의해 실현될 수 있다.
도 13d는 오버몰드 재료를 삭마하고 개구부(552)를 형성하기 위하여 기능성 컴포넌트(130) 위의 영역에 레이저 빔(554)이 인가되는 스테이지(550)를 도시한다. 일부 구현들에서, 오버몰드 재료는 예를 들어, 에폭시 몰딩 화합물(EMC)을 포함할 수 있다. 그러한 예시적인 재료의 경우, 예를 들어, 355nm 내지 1060nm의 범위의 파장을 갖는 레이저를 활용하여 개구부를 형성할 수 있다.
일부 구현들에서, 레이저 빔(554)은 기능성 컴포넌트(130)의 상면(556)(예를 들어, 금속층)이 충분히 노출되어 전기적 접속을 형성할 때까지 인가될 수 있다. 전술한 예시적인 레이저에 의하여, 동작 전력에서 빔은 일반적으로 금속 표면(556)으로부터 반사할 수 있다. 따라서, 실질적으로 금속층 내로 또는 관통하는 오버번(over-burn)의 가능성은 감소할 수 있다.
일부 구현들에서, 레이저 빔(554)은 예를 들어, 삭마 위치에서 원하는 측면 빔 사이즈를 제공하도록 포커싱될 수 있다. 그러한 포커싱된 빔은 원뿔 모양을 가질 수 있고, 이에 따라 상면(542)과 90도보다 더 큰 각도를 형성하는 챔퍼 처리된 벽(chamfered wall)을 갖는 개구부(552)가 생기게 한다. 그러한 챔퍼 처리된 프로파일은 형성될 도전층의 향상된 커버리지를 용이하게 할 수 있다.
도 13e는 예를 들어, 표면(556) 상의 레이저 삭마 잔류물을 제거하기 위해 레이저에 의해 형성된 개구부(552)가 세정될 수 있는 예시적인 스테이지(560)를 도시한다. 일부 구현들에서, 그러한 세정은 도 13c의 마이크로-삭마 예와 유사한 마이크로-삭마에 의해 실현될 수 있다.
일부 구현들에서, 전체 모듈(및 패널에서 모듈들의 어레이가 제조되고 있는 상황에서, 전체 패널)은 개구부(552)를 세정하기 위해 마이크로-삭마 프로세스를 거칠 수 있다. 그러한 마이크로-삭마에의 노출은 새로운 표면(544)을 생성하기 위해 오버몰드 재료가 더 제거되는 결과를 초래할 수 있다. 일부 구현들에서, 오버몰드 재료의 약 1 내지 5㎛가 그러한 마이크로-삭마 프로세스 동안 제거될 수 있다.
마이크로-삭마 프로세스들이 수행되는 예시적인 스테이지들(도 13c 및 도 13e)에서, 예시적인 도면들은 반드시 비례적으로 그려지지는 않는다는 것이 이해될 것이다. 따라서, 도 13e와 연관된 마이크로-삭마 프로세스는 도 13c보다 더 많거나 더 적은 양의 오버몰드 재료를 제거할 수 있다.
도 13e는 오버몰드 재료의 그러한 추가 제거가 차폐 와이어본드(106)를 더 노출하는 것을 도시한다. 일부 구현들에서, 차폐 와이어본드(106)의 노출된 부분의 그러한 증가는 형성된 도전층과의 향상된 전기적 접속을 용이하게 할 수 있다.
일부 구현들에서, 마이크로-삭마 프로세스로부터 잔류물을 제거하기 위해 그리고 오버몰드(262)의 표면들(544, 556) 및 기능성 컴포넌트(130)의 노출된 금속층을 준비하기 위해 린스(rinse) 프로세스가 구현될 수 있다.
도 13f는 오버몰드 표면(544), 개구부(552)의 벽(558), 및 기능성 컴포넌트(130)의 노출된 금속 표면(556)을 실질적으로 커버하기 위하여 도전층(572)이 도포된 예시적인 스테이지(570)를 도시한다. 도전층(572)은 또한 차폐 와이어본드(106)의 노출된 상위 부분을 커버한 것으로 도시된다. 따라서, 도전층(572)은 이제 차폐 와이어본드(106) 및 기능성 컴포넌트(130)를 통해 접지면(도시되지 않음)에 전기적으로 접속된다.
일부 구현들에서, 도전층(574)은 분무(spraying)에 의해 도포된 금속 페인트를 포함할 수 있다. 이러한 금속 페인트의 다양한 예들은 예를 들어, 발명의 명칭이 "SEMICONDUCTOR PACKAGE HAVING A METAL PAINT LAYER"인 미국 특허 출원 공개 번호 제2013/0335288호에 더욱 상세히 설명되며, 그 개시는 전부 참고로 본 명세서에 포함된다.
도 14는 도 13a-13f를 참조하여 설명된 예시적인 모듈 제조 스테이지들을 달성하기 위해 구현될 수 있는 프로세스(600)를 도시한다. 블록(602)에서, 기능성 컴포넌트가 패키징 기판 상에 장착될 수 있다. 블록(604)에서, 하나 이상의 차폐 와이어본드들이 기능성 컴포넌트에 대해 형성될 수 있다. 블록(606)에서, 기능성 컴포넌트 및 차폐 와이어본드들을 캡슐화하기 위해 오버몰드 구조가 형성될 수 있다. 블록(608)에서, 차폐 와이어본드들의 상위 부분들을 노출하기 위해 제1 삭마 프로세스가 수행될 수 있다. 일부 구현들에서, 그러한 삭마 프로세스는 마이크로-삭마 프로세스를 포함할 수 있다. 블록(610)에서, 기능성 컴포넌트의 금속층의 적어도 일부를 노출하기 위해 오버몰드 구조를 통하여 개구부가 형성될 수 있다. 일부 구현들에서, 그러한 개구부는 레이저 삭마에 의해 형성될 수 있다. 블록(612)에서, 차폐 와이어본드들을 더 노출하고 기능성 컴포넌트의 노출된 금속층의 표면으로부터 잔류물을 제거하기 위해 제2 삭마 프로세스가 수행될 수 있다. 일부 구현들에서, 그러한 삭마 프로세스는 마이크로-삭마 프로세스를 포함할 수 있다. 블록(614)에서, 금속층 표면과 오버몰드의 노출된 표면들이 세정될 수 있다. 블록(616)에서, 기능성 컴포넌트의 금속층의 노출된 부분과 차폐 와이어본드들의 노출된 부분들을 커버하기 위해 상부 도전층이 형성될 수 있다. 일부 구현들에서, 상부 도전층은 금속 페인트의 분무 도포(spray-application)에 의해 형성될 수 있다.
일부 구현들에서, 도 13의 예시적인 스테이지들 및 도 14의 프로세스 블록들의 일부에 관한 부가적인 상세들은 미국 특허 출원 공개 번호 제2013/0335288호에서 찾을 수 있다. 그러나, 본 개시의 하나 이상의 특징들은 또한 다른 구성들로 구현될 수 있다는 것이 이해될 것이다. 예를 들어, 오버몰드 재료의 제거는 반드시 마이크로-삭마에 의해 수행될 필요는 없다. 다른 예에서, 상부 도전층의 형성은 반드시 금속 페인트의 분무 도포에 의해 수행될 필요는 없다.
본 명세서에 설명된 다양한 예들에서, 개구부들(도 12의 522, 및 도 13의 552)은 기능성 컴포넌트(130) 위에 형성되는 하나의 개구부의 문맥에서 설명된다. 상부 도전층과 기능성 컴포넌트 사이의 하나보다 많은 전기적 접속을 용이하게 하기 위해 하나보다 많은 개구부가 형성되어 활용될 수 있다는 것이 이해될 것이다. 예를 들어, 주어진 기능성 컴포넌트가 비교적 큰 측면 치수를 갖는 경우, 복수의 그러한 전기적 접속들을 형성하는 것이 바람직할 수 있다.
도 15a는 오버몰드(262)에 의해 캡슐화되는 기능성 컴포넌트(130)의 평면도를 도시한다. 하나의 개구부(522, 552)가 본 명세서에 설명된 바와 같이 전기적 접속을 용이하게 하기 위하여 형성되는 것으로 도시된다. 그러한 개구부는 기능성 컴포넌트(130)에 대하여 중심에 있을 수 있거나 그렇지 않을 수 있다.
도 15b는 복수의 개구부들(522, 552)이 기능성 컴포넌트(130) 위에 형성되는 예시적인 구성을 도시한다. 일부 실시예들에서, 그러한 개구부들은 일반적으로 선택된 라인을 따라서 정렬될 수 있다.
도 15c는 일부 실시예들에서, 복수의 개구부들(522, 552)이 또한 2차원에서 측면으로 배열될 수 있다는 것을 도시한다. 예를 들어, 개구부들은 2차원 어레이로 배열될 수 있다.
본 명세서의 다양한 예들에서, 등각 도전층(예를 들어, 도 13f의 572) 및 SMD(예를 들어, 130)의 노출된 금속 표면과의 콘택은 등각 도전층과 패키징 기판의 접지면 사이의 접지 경로를 용이하게 하기 위한 전기적 도전 경로의 형성의 문맥에서 설명된다. 그러나, SMD의 상면과 접촉하도록 형성된 그러한 등각 층과 연관된 하나 이상의 특징부들은 또한 SMD와 등각 층 사이에 다른 도전 경로들을 제공하기 위해 활용될 수 있다. 예를 들어, SMD로부터 그의 상면을 통해 등각 층으로 도전을 통해서 열이 이동할 수 있다. 그러한 애플리케이션에서, 등각 층과 SMD의 상면 중 어느 하나 또는 둘다는 양호한 열 도전 특성을 제공하도록 구성될 수 있고, 전기적 도전 특성을 포함할 수 있거나 포함하지 않을 수 있다.
본 명세서에서의 설명의 목적을 위해, 표면 장착 디바이스(SMD)는 다양한 표면 장착 기술을 이용하여 패키징 기판과 같은 기판 상에 장착 가능한 임의의 디바이스를 포함할 수 있다. 일부 실시예들에서, SMD는 패키징 기판 상에 장착 가능하고 상면을 갖는 임의의 디바이스를 포함할 수 있다. 일부 실시예들에서, 그러한 상면은 곡선 와이어본드의 상위 부분보다 더 클 수 있다. SMD는 능동형 및/또는 수동형 컴포넌트들을 포함할 수 있고, 그러한 컴포넌트들은 RF 및/또는 다른 애플리케이션들을 위해 구성될 수 있다. 그러한 SMD는 본 명세서에서 예를 들어, RF 컴포넌트, 컴포넌트, 필터, CSSD, 차폐 컴포넌트, 기능성 컴포넌트 등으로도 불린다. 그러한 용어들은 각각의 문맥들에서 서로 교환해서 이용될 수 있다는 것이 이해될 것이다.
일부 구현들에서, 본 명세서에서 설명된 하나 이상의 특징을 갖는 디바이스 및/또는 회로는 무선 디바이스와 같은 RF 디바이스에 포함될 수 있다. 이러한 디바이스 및/또는 회로는 무선 디바이스에서 직접 구현될 수 있거나, 본 명세서에서 설명된 모듈 형태(modular form)로 구현될 수 있거나, 그들의 일부 조합으로 구현될 수 있다. 일부 실시예에서, 이러한 무선 디바이스는, 예를 들어, 셀룰러 폰, 스마트 폰, 전화 기능성을 갖거나 갖지 않는 핸드헬드 무선 디바이스, 무선 태블릿 등을 포함할 수 있다.
도 16은 본 명세서에서 설명된 하나 이상의 유익한 특징을 갖는 예시적인 무선 디바이스(700)를 도시한다. 본 명세서에서 설명된 하나 이상의 특징을 갖는 모듈의 맥락에서, 이러한 모듈은 일반적으로 점선 박스(100)로 도시될 수 있고, FEM(front-end module)로서 구현될 수 있다. 무선 디바이스(700)에서의 다른 모듈들 또한 본 명세서에서 설명된 하나 이상의 특징 구현으로부터 혜택을 누릴 수 있다.
PA들(712)은 증폭 및 송신될 RF 신호를 생성하고, 수신된 신호들을 처리하도록 구성 및 동작될 수 있는 송수신기(710)로부터 그들 각각의 RF 신호를 수신할 수 있다. 송수신기(710)는 송수신기(710)에 적합한 RF 신호와 사용자에 적합한 데이터 및/또는 음성 신호 사이의 변환을 제공하도록 구성되는 기저대역 서브시스템(baseband sub-system; 708)과 상호작용하는 것으로 도시된다. 송수신기(710)는 또한 무선 디바이스의 동작을 위해 전력을 관리하도록 구성되는 전력 관리 컴포넌트(706)에 접속되는 것으로 도시된다. 이러한 전력 관리는 또한 기저대역 서브시스템(708) 및 모듈(100)의 동작을 제어할 수 있다.
기저대역 서브시스템(708)은 음성 및/또는 데이터의 다양한 입력 및 출력이 사용자에게 제공 및 사용자로부터 수신되는 것을 용이하게 하기 위해 사용자 인터페이스(702)에 접속되는 것으로 도시된다. 기저대역 서브시스템(708)은 또한 무선 디바이스의 동작을 용이하게 하는 데이터 및/또는 명령어를 저장하고, 및/또는 사용자에게 정보의 저장소를 제공하도록 구성되는 메모리(704)에 접속될 수 있다.
예시적인 무선 디바이스(700)에서, PA들(712)의 출력은 대역 선택 스위치(716), 그들 각각의 듀플렉서(718) 및 안테나 스위치(720)를 통해 안테나(722)에 매치(각각의 매치 회로(714)를 통해) 및 라우트되는 것으로 도시된다. 일부 실시예에서, 각각의 듀플렉서(718)는 공통 안테나(예컨대, 722)를 사용하여 송신 및 수신 동작들이 동시에 수행되는 것을 허용할 수 있다. 도 16에서, 수신된 신호는, 예를 들어, 하나 이상의 LNA(low-noise amplifiers)를 포함할 수 있는 "Rx" 경로들(도시되지 않음)로 라우트되는 것으로 도시된다.
다수의 다른 무선 디바이스 구성이 본 명세서에서 설명된 하나 이상의 특징을 이용할 수 있다. 예를 들어, 무선 디바이스가 다중 대역 디바이스일 필요는 없다. 또 다른 예에서, 무선 디바이스는 다이버시티 안테나와 같은 추가적인 안테나, 및 Wi-Fi, 블루투스, 및 GPS와 같은 추가적인 접속 특징부를 포함할 수 있다.
맥락이 명백하게 달리 요구하지 않는 한, 상세한 설명 및 청구 범위 전반에 걸쳐, "포함한다(comprise)", "포함하는(comprising)" 등과 같은 단어는 배타적이거나 철저하다는 의미에 반대되는 포괄적인 의미, 즉, "~를 포함하지만 그로 제한되지 않는(including, but not limited to)"의 의미로 해석되어야 한다. 본 명세서에서 일반적으로 사용되는 "결합된(coupled)"이라는 단어는 직접 접속될 수도 있고 또는 하나 이상의 중간 요소에 의해 접속될 수도 있는 두 개 이상의 요소를 지칭한다. 또한, "본 명세서에서(herein)", "위(above)", "아래(below)"라는 단어 및 유사한 의미의 단어는, 본 출원에서 사용되는 경우, 본 출원을 전체적으로 지칭하는 것으로 본 출원의 임의의 특정한 부분을 지칭하는 것이 아니다. 맥락이 허용하는 경우, 단수 또는 복수를 사용하는 위의 상세한 설명에 있는 단어들은 또한 각각 복수 또는 단수를 포함할 수 있다. 둘 이상의 항목의 목록과 관련하여 "또는(or)"이라는 단어는 단어의 다음과 같은 해석들, 즉, 목록에 있는 항목들 중 임의의 것, 목록에 있는 항목들 전부, 및 목록에 있는 항목들의 임의의 조합 전부를 커버하는 단어이다.
본 발명의 실시예들의 위의 상세한 설명은 철저한 것이거나 위에 개시된 정확한 형태로 본 발명을 제한하려는 의도가 아니다. 본 발명의 특정 실시예 및 예들은 예시적인 목적으로 위에서 설명되어 있지만, 당업자가 인식하는 바와 같이, 본 발명의 범위 내에서 다양한 등가의 수정이 가능하다. 예를 들어, 프로세스 또는 블록은 주어진 순서로 제시되지만, 대안적인 실시예들은 단계를 갖는 루틴을 수행하거나 다른 순서로 블록을 구비하는 시스템을 이용할 수 있고, 일부 프로세스 또는 블록은 삭제, 이동, 추가, 세분, 조합 및/또는 수정될 수 있다. 이러한 프로세스 또는 블록들 각각은 서로 다른 다양한 방식으로 구현될 수 있다. 또한, 프로세스 또는 블록이 시간상 직렬로 수행되는 것으로 도시되어 있지만, 이들 프로세스 또는 블록들은 그 대신에 병렬로 수행될 수 있거나, 서로 다른 시간에 수행될 수 있다.
본 명세서에 제공된 본 발명의 교시가 반드시 위에서 설명한 시스템에 적용될 필요는 없고 다른 시스템에 적용될 수 있다. 위에서 설명한 다양한 실시예들의 요소들 및 작용들이 조합되어 실시예들을 더 제공할 수 있다.
본 발명의 특정 실시예들이 설명되었지만, 이러한 실시예들은 단지 예로서 제시되었으며, 본 개시의 범위를 한정하려는 의도는 아니다. 실제로, 본 명세서에서 설명된 신규한 방법 및 시스템은 다양한 다른 형태로 구현될 수 있는데; 또한, 본 명세서에서 설명된 방법 및 시스템의 형태에 있어서 다양한 생략, 대체 및 변경이 본 개시의 사상으로부터 벗어나지 않고 이루어질 수 있다. 첨부된 청구 범위 및 그 등가물은 본 개시의 범위 및 사상 내에 속하는 형태 또는 수정을 커버하도록 의도된다.

Claims (20)

  1. RF(radio-frequency) 모듈을 제조하기 위한 방법으로서,
    복수의 컴포넌트를 수용하도록 구성된 패키징 기판을 제공하는 단계;
    상기 패키징 기판 상에 SMD(surface mount device)를 장착하는 단계 - 상기 SMD는 장착될 때 위쪽으로 향하는(face upward) 금속층을 포함함 - ;
    상기 패키징 기판 위에 오버몰드를 형성하는 단계 - 상기 오버몰드는 상기 SMD를 커버함 - ;
    상기 금속층의 적어도 일부를 노출하기 위해 상기 SMD 위의 한 영역에서 상기 오버몰드를 관통하는 개구부를 형성하는 단계; 및
    상기 오버몰드 위에 도전층을 형성하는 단계 - 상기 도전층은 기능성 컴포넌트의 상기 도전층과 상기 금속층 사이에 전기적 경로를 제공하기 위해 상기 개구부의 적어도 일부를 채움 -
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 개구부를 형성하는 단계는 상기 오버몰드를 레이저로 삭마하는 단계를 포함하는 방법.
  3. 제1항에 있어서, 상기 도전층을 형성하는 단계는 금속 도료를 도포하는 단계를 포함하는 방법.
  4. 제1항에 있어서, 상기 오버몰드를 형성하는 단계 전에, 상기 패키징 기판 상에 차폐-와이어본드를 형성하는 단계를 더 포함하는 방법.
  5. 제4항에 있어서, 상기 차폐-와이어본드는 상기 SMD의 높이보다 큰 높이를 갖는 방법.
  6. 제5항에 있어서, 상기 오버몰드는 상기 차폐-와이어본드의 높이와 실질적으로 동일하거나 그보다 큰 높이를 갖는 방법.
  7. 제6항에 있어서, 상기 개구부를 형성하는 단계 전에, 상기 차폐-와이어본드의 상부(top portion)는 노출하지만 상기 SMD는 여전히 커버하도록 상기 오버몰드의 상위 부분(upper portion)을 제거하는 단계를 더 포함하는 방법.
  8. 제7항에 있어서, 상기 오버몰드의 상기 상위 부분을 제거하는 단계는 삭마 프로세스(ablation process)를 포함하는 방법.
  9. 제8항에 있어서, 상기 삭마 프로세스는 마이크로-삭마 프로세스를 포함하는 방법.
  10. 제8항에 있어서, 상기 개구부를 형성하는 단계 후에, 상기 개구부를 형성하는 단계로 인한 잔여물을 제거하는 단계를 더 포함하는 방법.
  11. 제10항에 있어서, 상기 잔여물을 제거하는 단계는 또한 상기 오버몰드로부터 추가 재료가 제거되게 하여 상기 차폐-와이어본드를 더 노출하는 방법.
  12. 제10항에 있어서, 상기 잔여물을 제거하는 단계는 삭마 프로세스를 포함하는 방법.
  13. 제12항에 있어서, 상기 삭마 프로세스는 마이크로-삭마 프로세스를 포함하는 방법.
  14. 제10항에 있어서, 상기 도전층을 형성하는 단계 전에, 상기 오버몰드의 노출된 표면들 및 상기 SMD의 상기 금속층을 세척하는 단계를 더 포함하는 방법.
  15. RF(radio-frequency) 모듈로서,
    복수의 컴포넌트를 수용하도록 구성된 패키징 기판;
    상기 패키징 기판 상에 장착된 SMD(surface mound device) - 상기 SMD는 장착될 때 위쪽으로 향하는 금속층을 포함함 - ;
    상기 패키징 기판 위에 형성된 오버몰드 - 상기 오버몰드는 상기 SMD를 커버하도록 치수 조정됨 - ;
    상기 SMD 위의 한 영역에서 상기 오버몰드에 의해 정의된 개구부 - 상기 개구부는 상기 금속층의 적어도 일부를 노출하기에 충분한 깊이를 가짐 - ; 및
    상기 오버몰드 위에 형성된 도전층 - 상기 도전층은 상기 도전층과 상기 SMD의 상기 금속층 사이에 전기적 경로를 제공하기 위해 상기 개구부의 적어도 일부를 채우도록 구성됨 -
    을 포함하는 RF 모듈.
  16. 제15항에 있어서, 상기 SMD는 다이 상에 형성된 RF 필터를 포함하는 RF 모듈.
  17. 제16항에 있어서, 상기 RF 필터는 상기 금속층의 맞은편(side opposite)에 콘택 특징부(contact feature)를 포함하고, 상기 콘택 특징부는 상기 금속층 및 또한 상기 패키징 기판의 접지면에 전기적으로 접속되어, 상기 오버몰드 위의 상기 도전층이 상기 RF 필터를 통해 상기 접지면에 전기적으로 접속되도록 하는 RF 모듈.
  18. 제15항에 있어서, 상기 개구부는 챔퍼 프로파일(chamfer profile)을 갖는 측벽을 포함하여, 상기 측벽과 상기 오버몰드의 표면 사이의 각도가 90도보다 큰 값을 갖게 함으로써, 상기 개구부와 상기 오버몰드의 상기 표면 사이에서 상기 도전층이 전이(transition)할 때 일치성(conformity)이 용이하게 개선될 수 있도록 하는 RF 모듈.
  19. 제18항에 있어서, 상기 도전층은 금속 도료에 의해 형성된 층을 포함하는 RF 모듈.
  20. 무선 디바이스로서,
    안테나; 및
    상기 안테나와 통신하는 모듈
    을 포함하고,
    상기 모듈은 상기 안테나를 통한 RF 신호들의 송신 및 수신 중 하나 또는 둘 다를 용이하게 하도록 구성되고, 상기 모듈은 복수의 컴포넌트를 수용하도록 구성된 패키징 기판을 포함하고, 상기 모듈은 상기 패키징 기판 상에 장착된 SMD(surface mount device)를 더 포함하고, 상기 SMD는 장착될 때 위쪽으로 향하는 금속층을 포함하고, 상기 모듈은 상기 패키징 기판 위에 형성된 오버몰드를 더 포함하고, 상기 오버몰드는 상기 SMD를 커버하도록 치수 조정되고, 상기 모듈은 상기 SMD 위의 한 영역에서 상기 오버몰드에 의해 정의된 개구부를 더 포함하고, 상기 개구부는 상기 금속층의 적어도 일부를 노출하기에 충분한 깊이를 갖고, 상기 모듈은 상기 오버몰드 위에 형성된 도전층을 더 포함하고, 상기 도전층은 상기 도전층과 상기 SMD의 상기 금속층 사이에 전기적 경로를 제공하기 위해 상기 개구부의 적어도 일부를 채우도록 구성되는 무선 디바이스.
KR1020140045413A 2013-04-16 2014-04-16 표면 장착 디바이스들로 구현되는 컨포멀 코팅과 관련된 장치 및 방법 KR102262331B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201361812610P 2013-04-16 2013-04-16
US61/812,610 2013-04-16
US201361817295P 2013-04-29 2013-04-29
US61/817,295 2013-04-29
US14/252,719 2014-04-14
US14/252,719 US9419667B2 (en) 2013-04-16 2014-04-14 Apparatus and methods related to conformal coating implemented with surface mount devices
US14/252,717 US9788466B2 (en) 2013-04-16 2014-04-14 Apparatus and methods related to ground paths implemented with surface mount devices
US14/252,717 2014-04-14

Publications (2)

Publication Number Publication Date
KR20140124340A true KR20140124340A (ko) 2014-10-24
KR102262331B1 KR102262331B1 (ko) 2021-06-08

Family

ID=51686654

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140045411A KR102268822B1 (ko) 2013-04-16 2014-04-16 표면 장착 디바이스들로 구현되는 접지 경로들과 관련된 장치들 및 방법들
KR1020140045413A KR102262331B1 (ko) 2013-04-16 2014-04-16 표면 장착 디바이스들로 구현되는 컨포멀 코팅과 관련된 장치 및 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140045411A KR102268822B1 (ko) 2013-04-16 2014-04-16 표면 장착 디바이스들로 구현되는 접지 경로들과 관련된 장치들 및 방법들

Country Status (5)

Country Link
US (5) US9788466B2 (ko)
KR (2) KR102268822B1 (ko)
CN (2) CN104319239B (ko)
HK (2) HK1201378A1 (ko)
TW (2) TWI641297B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210098505A (ko) * 2018-12-04 2021-08-10 크리, 인코포레이티드 입력-출력 격리를 갖는 패키징된 트랜지스터 디바이스들 및 입력-출력 격리를 갖는 패키징된 트랜지스터 디바이스들을 형성하는 방법들
US11742304B2 (en) 2018-07-19 2023-08-29 Wolfspeed, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having isolation structures
US11757013B2 (en) 2018-07-11 2023-09-12 Wolfspeed, Inc. Drain and/or gate interconnect and finger structure
US11961805B2 (en) 2016-10-04 2024-04-16 Skyworks Solutions, Inc. Devices and methods related to dual-sided radio-frequency package with overmold structure
US12057484B2 (en) 2019-04-24 2024-08-06 Macom Technology Solutions Holdings, Inc. High power transistor with interior-fed fingers

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9521740B2 (en) * 2013-10-22 2016-12-13 Avermedia Technologies, Inc. Electronic device and manufacturing method thereof
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9668380B2 (en) * 2015-09-29 2017-05-30 Te Connectivity Corporation Conformable thermal bridge
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10163808B2 (en) * 2015-10-22 2018-12-25 Avago Technologies International Sales Pte. Limited Module with embedded side shield structures and method of fabricating the same
US20170118877A1 (en) * 2015-10-22 2017-04-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Circuit package with bond wires to provide internal shielding between electronic components
US10134682B2 (en) 2015-10-22 2018-11-20 Avago Technologies International Sales Pte. Limited Circuit package with segmented external shield to provide internal shielding between electronic components
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
JP6471810B2 (ja) * 2015-11-04 2019-02-20 株式会社村田製作所 分波装置及びその設計方法
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
JP6497301B2 (ja) * 2015-11-17 2019-04-10 株式会社デンソー 樹脂成形体の製造方法
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9825597B2 (en) 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
TWI735525B (zh) * 2016-01-31 2021-08-11 美商天工方案公司 用於封裝應用之濺鍍系統及方法
US11195787B2 (en) * 2016-02-17 2021-12-07 Infineon Technologies Ag Semiconductor device including an antenna
AT518281B1 (de) * 2016-03-01 2017-09-15 Zkw Group Gmbh Verfahren zum Herstellen einer Schirmung
US10062670B2 (en) 2016-04-18 2018-08-28 Skyworks Solutions, Inc. Radio frequency system-in-package with stacked clocking crystal
KR102629723B1 (ko) 2016-04-19 2024-01-30 스카이워크스 솔루션즈, 인코포레이티드 무선 주파수 모듈의 선택적 차폐
JP2017200183A (ja) 2016-04-29 2017-11-02 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 遮蔽されたダイバーシティ受信モジュール
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10037951B2 (en) * 2016-11-29 2018-07-31 Cyntec Co., Ltd. Semiconductor package with antenna
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
TWI800014B (zh) 2016-12-29 2023-04-21 美商天工方案公司 前端系統及相關裝置、積體電路、模組及方法
KR102561987B1 (ko) * 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
KR102639101B1 (ko) * 2017-02-24 2024-02-22 에스케이하이닉스 주식회사 전자기간섭 차폐 구조를 갖는 반도체 패키지
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
WO2019004332A1 (ja) * 2017-06-29 2019-01-03 株式会社村田製作所 高周波モジュール
KR102375498B1 (ko) * 2017-09-29 2022-03-17 가부시키가이샤 무라타 세이사쿠쇼 반도체 소자, 고주파 회로, 및 통신 장치
US10236836B1 (en) * 2017-12-01 2019-03-19 Psemi Corporation Tuned amplifier matching based on band switch setting
US11127689B2 (en) * 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
KR102279979B1 (ko) * 2018-08-03 2021-07-21 가부시키가이샤 무라타 세이사쿠쇼 모듈
US20200043864A1 (en) * 2018-08-03 2020-02-06 Murata Manufacturing Co., Ltd. Module
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
TWI744572B (zh) * 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
TWI728604B (zh) * 2019-01-01 2021-05-21 蔡憲聰 具有封裝內隔室屏蔽及主動電磁相容屏蔽的半導體封裝及其製作方法
US10879191B2 (en) 2019-01-07 2020-12-29 Qualcomm Incorporated Conformal shielding for solder ball array
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
DE102019126028A1 (de) * 2019-09-26 2021-04-01 Robert Bosch Gmbh Multichipanordnung und entsprechendes Herstellungsverfahren
EP3886551B1 (en) 2020-03-27 2023-05-10 Hamilton Sundstrand Corporation Apparatus for mitigating electromagnetic interference in an electronic controller
TWI767243B (zh) * 2020-05-29 2022-06-11 矽品精密工業股份有限公司 電子封裝件
US11545411B2 (en) * 2020-07-28 2023-01-03 Qualcomm Incorporated Package comprising wire bonds configured as a heat spreader
WO2022102284A1 (ja) * 2020-11-13 2022-05-19 株式会社村田製作所 高周波モジュール及び通信装置
EP4195402A1 (en) 2021-12-13 2023-06-14 Nxp B.V. Rf component and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315396A1 (en) * 2007-06-22 2008-12-25 Skyworks Solutions, Inc. Mold compound circuit structure for enhanced electrical and thermal performance
JP2010103574A (ja) * 2006-05-16 2010-05-06 Samsung Electro-Mechanics Co Ltd 半導体チップ及び半導体チップパッケージ
US20110084378A1 (en) * 2008-07-31 2011-04-14 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture thereof
US20120228751A1 (en) * 2011-03-07 2012-09-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045820A (en) 1989-09-27 1991-09-03 Motorola, Inc. Three-dimensional microwave circuit carrier and integral waveguide coupler
US5206712A (en) * 1990-04-05 1993-04-27 General Electric Company Building block approach to microwave modules
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
US5939784A (en) 1997-09-09 1999-08-17 Amkor Technology, Inc. Shielded surface acoustical wave package
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
US6632029B1 (en) 1999-12-22 2003-10-14 New Focus, Inc. Method & apparatus for packaging high frequency components
US6426881B1 (en) * 2000-10-04 2002-07-30 Arthur A. Kurz Shielding arrangement for inter-component shielding in electronic devices
US6700061B2 (en) * 2000-10-17 2004-03-02 Murata Manufacturing Co., Ltd. Composite electronic component
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6788171B2 (en) * 2002-03-05 2004-09-07 Xytrans, Inc. Millimeter wave (MMW) radio frequency transceiver module and method of forming same
US7076201B2 (en) * 2002-09-05 2006-07-11 Xytrans, Inc. Low cost VSAT MMIC transceiver with automatic power control
US7050765B2 (en) * 2003-01-08 2006-05-23 Xytrans, Inc. Highly integrated microwave outdoor unit (ODU)
US8399972B2 (en) * 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US7528473B2 (en) * 2004-03-19 2009-05-05 Renesas Technology Corp. Electronic circuit, a semiconductor device and a mounting substrate
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
US8345433B2 (en) 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
KR100769900B1 (ko) * 2005-07-21 2007-10-24 엘지전자 주식회사 필름형 전면필터 및 이를 이용한 플라즈마 디스플레이 패널모듈
CN1755929B (zh) * 2004-09-28 2010-08-18 飞思卡尔半导体（中国）有限公司 形成半导体封装及其结构的方法
EP1818979B1 (en) * 2004-12-02 2012-07-04 Murata Manufacturing Co., Ltd. Electronic component and fabrication method thereof
US7656047B2 (en) * 2005-01-05 2010-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method
JP4521602B2 (ja) * 2005-06-06 2010-08-11 ルネサスエレクトロニクス株式会社 マルチモード高周波回路
US7202552B2 (en) 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
JP4535002B2 (ja) 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US7477197B2 (en) * 2006-12-29 2009-01-13 Intel Corporation Package level integration of antenna and RF front-end module
JP2008187607A (ja) * 2007-01-31 2008-08-14 Yamaha Corp 半導体装置
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US20080224276A1 (en) 2007-03-13 2008-09-18 Advanced Chip Engineering Technology Semiconductor device package
US20080246126A1 (en) * 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
US20080258293A1 (en) 2007-04-17 2008-10-23 Advanced Chip Engineering Technology Inc. Semiconductor device package to improve functions of heat sink and ground shield
US7619901B2 (en) 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US20090002967A1 (en) * 2007-06-29 2009-01-01 Tdk Corporation Electronic module and fabrication method thereof
EP2043149A1 (en) 2007-09-27 2009-04-01 Oticon A/S Assembly comprising an electromagnetically screened smd component, method of manufacturing the same and use
TWI360256B (en) * 2007-11-28 2012-03-11 Radio frequency module of integrated active antenn
JP2009224379A (ja) * 2008-03-13 2009-10-01 Renesas Technology Corp 半導体装置およびその製造方法
CN102105981B (zh) * 2008-07-31 2013-11-13 斯盖沃克斯解决方案公司 集成的干扰屏蔽体的半导体封装体及其制造方法
US8276268B2 (en) 2008-11-03 2012-10-02 General Electric Company System and method of forming a patterned conformal structure
US8351635B2 (en) 2008-11-05 2013-01-08 Fortemedia, Inc. Silicon-based microphone structure with electromagnetic interference shielding means
JP5324191B2 (ja) * 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
KR101011888B1 (ko) * 2008-11-17 2011-02-01 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US8102032B1 (en) 2008-12-09 2012-01-24 Amkor Technology, Inc. System and method for compartmental shielding of stacked packages
US8012868B1 (en) * 2008-12-15 2011-09-06 Amkor Technology Inc Semiconductor device having EMI shielding and method therefor
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
US20100244212A1 (en) 2009-03-27 2010-09-30 Jong-Woo Ha Integrated circuit packaging system with post type interconnector and method of manufacture thereof
JP5273861B2 (ja) * 2009-04-22 2013-08-28 太陽誘電株式会社 通信モジュール
US8093691B1 (en) 2009-07-14 2012-01-10 Amkor Technology, Inc. System and method for RF shielding of a semiconductor package
US9450556B2 (en) * 2009-10-16 2016-09-20 Avx Corporation Thin film surface mount components
JP5577716B2 (ja) * 2010-01-22 2014-08-27 株式会社村田製作所 回路モジュール及び回路モジュールの製造方法
US8508023B1 (en) 2010-06-17 2013-08-13 Amkor Technology, Inc. System and method for lowering contact resistance of the radio frequency (RF) shield to ground
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
KR101711048B1 (ko) * 2010-10-07 2017-03-02 삼성전자 주식회사 차폐막을 포함하는 반도체 장치 및 제조 방법
WO2012074775A1 (en) * 2010-11-19 2012-06-07 Analog Devices, Inc. Packaged integrated device with electrically conductive lid
US8737080B2 (en) 2011-01-14 2014-05-27 Qualcomm Incorporated Modular surface mount package for a system on a chip
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
RU2638802C2 (ru) 2011-05-16 2017-12-15 Джензим Корпорейшн Применение антагонистов cxcr4
ITMI20110890A1 (it) 2011-05-19 2012-11-20 A M S A Anonima Materie Sint & Affini S P A Polimorfo di rifaximina e processo per la sua preparazione
US8288209B1 (en) * 2011-06-03 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of using leadframe bodies to form openings through encapsulant for vertical interconnect of semiconductor die
US9179538B2 (en) 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
CN102867814A (zh) * 2011-07-06 2013-01-09 鸿富锦精密工业（深圳）有限公司 芯片封装体
US9162303B2 (en) 2011-07-21 2015-10-20 Blackberry Limited Grooved circuit board accommodating mixed-size components
US8786079B2 (en) * 2011-08-10 2014-07-22 Skyworks Solutions, Inc. Antenna switch modules and methods of making the same
US9362209B1 (en) * 2012-01-23 2016-06-07 Amkor Technology, Inc. Shielding technique for semiconductor package including metal lid
US9153543B1 (en) * 2012-01-23 2015-10-06 Amkor Technology, Inc. Shielding technique for semiconductor package including metal lid and metalized contact area
US8948712B2 (en) * 2012-05-31 2015-02-03 Skyworks Solutions, Inc. Via density and placement in radio frequency shielding applications
US9196958B2 (en) 2012-07-26 2015-11-24 Apple Inc. Antenna structures and shield layers on packaged wireless circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103574A (ja) * 2006-05-16 2010-05-06 Samsung Electro-Mechanics Co Ltd 半導体チップ及び半導体チップパッケージ
US20080315396A1 (en) * 2007-06-22 2008-12-25 Skyworks Solutions, Inc. Mold compound circuit structure for enhanced electrical and thermal performance
US20110084378A1 (en) * 2008-07-31 2011-04-14 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture thereof
US20120228751A1 (en) * 2011-03-07 2012-09-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961805B2 (en) 2016-10-04 2024-04-16 Skyworks Solutions, Inc. Devices and methods related to dual-sided radio-frequency package with overmold structure
US11757013B2 (en) 2018-07-11 2023-09-12 Wolfspeed, Inc. Drain and/or gate interconnect and finger structure
US11742304B2 (en) 2018-07-19 2023-08-29 Wolfspeed, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having isolation structures
KR20210098505A (ko) * 2018-12-04 2021-08-10 크리, 인코포레이티드 입력-출력 격리를 갖는 패키징된 트랜지스터 디바이스들 및 입력-출력 격리를 갖는 패키징된 트랜지스터 디바이스들을 형성하는 방법들
US12057484B2 (en) 2019-04-24 2024-08-06 Macom Technology Solutions Holdings, Inc. High power transistor with interior-fed fingers

Also Published As

Publication number Publication date
CN104684370A (zh) 2015-06-03
US10524350B2 (en) 2019-12-31
CN104319239B (zh) 2018-05-22
HK1207240A1 (en) 2016-01-22
US20200229298A1 (en) 2020-07-16
US20140307394A1 (en) 2014-10-16
HK1201378A1 (en) 2015-08-28
US9788466B2 (en) 2017-10-10
CN104319239A (zh) 2015-01-28
TWI652972B (zh) 2019-03-01
TW201446090A (zh) 2014-12-01
KR102268822B1 (ko) 2021-06-25
US10561012B2 (en) 2020-02-11
US20180146541A1 (en) 2018-05-24
US20170042069A1 (en) 2017-02-09
US20140308907A1 (en) 2014-10-16
US10980106B2 (en) 2021-04-13
TWI641297B (zh) 2018-11-11
US9419667B2 (en) 2016-08-16
KR102262331B1 (ko) 2021-06-08
KR20140124339A (ko) 2014-10-24
CN104684370B (zh) 2019-10-15
TW201446091A (zh) 2014-12-01

Similar Documents

Publication Publication Date Title
US10980106B2 (en) Apparatus related to conformal coating implemented with surface mount devices
US12003025B2 (en) Selectively shielded radio frequency modules
US20220115331A1 (en) Devices and methods related to dual-sided radio-frequency package with overmold structure
US10854559B2 (en) Methods and modules related to shielded lead frame packages
WO2014052796A1 (en) Systems and methods for providing intramodule radio frequency isolation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant