DE102019126028A1 - Multichipanordnung und entsprechendes Herstellungsverfahren - Google Patents

Multichipanordnung und entsprechendes Herstellungsverfahren Download PDF

Info

Publication number
DE102019126028A1
DE102019126028A1 DE102019126028.0A DE102019126028A DE102019126028A1 DE 102019126028 A1 DE102019126028 A1 DE 102019126028A1 DE 102019126028 A DE102019126028 A DE 102019126028A DE 102019126028 A1 DE102019126028 A1 DE 102019126028A1
Authority
DE
Germany
Prior art keywords
contact arrangement
chip
arrangement
bond
electrical contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102019126028.0A
Other languages
English (en)
Inventor
Joachim Friedl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102019126028.0A priority Critical patent/DE102019126028A1/de
Publication of DE102019126028A1 publication Critical patent/DE102019126028A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Die vorliegende Erfindung schafft eine Multichipanordnung und ein entsprechendes Herstellungsverfahren. Die Multichipanordnung ist ausgestattet mit einem Umverdrahtungssubstrat (UV; UV'; UV''; UV'''; UV'''') mit einer Chipanbringungsseite (O; O'; O''; O'''; O''''), einem ersten Chip (C1; C1'; C1'') mit einer ersten Vorderseite (V1; V1'; V1'') und einer ersten Rückseite (R1; R1'; R1''), welcher mit der ersten Rückseite (R1; R1'; R1'') auf der Chipanbringungsseite (O; O'; O''; O'''; O'''') angebracht ist und welcher eine erste elektrische Kontaktanordnung (B1; B1'; B1") aufweist, und einem zweiten Chip (C2; C2') mit einer zweiten Vorderseite (V2; V2') und einer zweiten Rückseite (R2; R2'), welcher mit der zweiten Rückseite (R2; R2') auf der Chipanbringungsseite (O; O'; O''; O'''; O'''') angebracht ist und welcher eine zweite elektrische Kontaktanordnung (B2; B2') an der zweiten Vorderseite (V2; V2') aufweist. Der zweite Chip (C2; C2') weist an der zweiten Rückseite (R2; R2') eine Aussparung (A; A') auf, in welche der erste Chip (C1; C1'; C1'') zumindest teilweise hineinragt. Auf der Chipanbringungsseite (O; O'; O''; O'''; O'''') ist eine dritte elektrische Kontaktanordnung (B3; B3a', B3b'; B3a'', B3b''; B3a''', B3b'''), welche elektisch mit der ersten elektrischen Kontaktanordnung (B1; B1'; B1'') und der zweiten elektrischen Kontaktanordnung (B2; B2') verbunden ist, vorgesehen.

Description

  • Die vorliegende Erfindung betrifft eine Multichipanordnung und ein entsprechendes Herstellungsverfahren.
  • Stand der Technik
  • In der elektronischen Aufbau- und Verbindungstechnik für Halbleiterchip-basierte Bauteile wie bspw. Speicher, Sensoren oder Prozessoren sind Mehrchipmodule Stand der Technik. In Multichipmodulen sind zwei oder mehr Chips in einem gemeinsamen Package montiert. Ihre Anordnung ist dabei entweder nebeneinander, oder aufeinandergestapelt.
  • Die elektrische Kontaktierung der Chips untereinander, bzw. zu einem Umverdrahtungssubstrat zur Signalführung zu einem externen Interface, erfolgt entweder durch Draht- bzw. Wirebondverbindungen, oder durch Flip-Chip-Lötungen.
  • Wenn in einer gestapelten Anordnung die elektrische Anbindung des untenliegenden Chips durch Wirebonds erfolgt, ergibt sich die Komplikation, dass die Wirebonds eine Topografie darstellen, die über die Oberseite des untenliegenden Chips hinausragt. Dieser Umstand muss bei der Platzierung des obenliegenden Chips berücksichtigt werden: die Chipfügung muss in einer geeigneten Weise durchgeführt werden, die sicherstellt, dass der obenliegende Chip nicht in Kontakt mit den Wirebonds des untenliegenden Chips kommt, da dies die Wirebonds schädigen würde.
  • Zwei Lösungen sind für diese Geometriesituation üblich.
  • Eine erste Lösung ist das Aufkleben des obenliegenden Chips mittels eines Film-over-Wire Die-Attach-Films (FoW-DAF). Das Material des FoW-DAFs ist so gewählt, dass es beim unter erhöhter Temperatur stattfindenden Fügevorgang lokal aufschmilzt, und so die Wirebonds lokal umfließt, anstatt sie zu zerdrücken. Die Dicke des FoW-DAFs ist so gewählt, dass ein ausreichender Abstand zwischen Wirebonds und dem obenliegenden Chip gewährleistet ist.
  • Eine zweite Lösung ist das Anbringen eines Spacer-Dies zwischen dem untenliegenden- und dem obenliegenden Chip. Der Spacer-Die ist ein Distanzstück ohne weitere Funktion, und ohne elektrische Anbindung.
  • Beiden Lösungen ist gemein, dass durch sie die erforderliche Package-Höhe vergrößert wird. Außerdem entstehen durch die Verwendung des FoW-DAFs, bzw durch den zusätzlichen Spacer-Die weitere Kosten. Nach dem Fügen und elektrischen Kontaktieren der Chips werden elektronische Packages verschlossen, was üblicherweise durch Verguss mit Epoxidharz, oder durch Aufsetzen eines metallischen Tiefziehdeckels erfolgt.
  • Aus der DE 101 02 750 B4 sind eine Multichipanordnung und ein entsprechendes Herstellungsverfahren bekannt, wobei ein oberer Chip eine durchgehende Ausnehmung in Form eines abgetrennten Eckbereichs aufweist, um Platz für einen Bonddraht eines darunterliegenden Chips zu bieten.
  • Offenbarung der Erfindung
  • Die vorliegende Erfindung schafft eine Multichipanordnung nach Anspruch 1 und ein entsprechendes Herstellungsverfahren nach Anspruch 10.
  • Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Unteransprüche.
  • Vorteile der Erfindung
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, die elektrischen Kontaktanordnungen derart anzuordnen, dass eine große Aussparung im zweiten Chip gebildet werden kann, in welche der erste Chip zumindest teilweise hineinragen kann. Insbesondere dadurch dass die zweite elektrische Kontaktanordnung an der Vorderseite des zweiten Chips ausgebildet ist, ermöglicht das Vorsehen einer geräumigen taschenförmigen rückseitigen Aussparung des zweiten Chips.
  • Die erfindungsgemäße Multichipanordnung nach Anspruch 1 und das entsprechende Herstellungsverfahren nach Anspruch 10 erlauben eine kompaktere Anordnung der Chips in Mehrchipmodulen ermöglicht, was eine Voraussetzung zur weiteren Miniaturisierung elektronischer Packages ist. Außerdem kann ein möglicher Kostenvorteil erzielt werden, da auf FoW-DAFs bzw. Spacer-Dies verzichtet werden kann. Darüber hinaus ermöglicht die Erfindung optional eine einfache und umfassende elektromagnetische Abschirmung des untenliegenden Chips.
  • Gemäß einer bevorzugten Ausführungsform sind die erste elektrische Kontaktanordnung eine erste Bondkontaktanordnung auf der ersten Vorderseite, die zweite elektrische Kontaktanordnung eine zweite Bondkontaktanordung auf der zweiten Vorderseite und die dritte elektrische Kontaktanordnung eine dritte Bondkontaktanordnung auf der Chipanbringungsseite, die lateral beabstandet zum ersten Chip und zum zweiten Chip angeordnet ist, wobei die Aussparung eine seitliche Öffnung aufweist, wobei die erste Bondkontaktanordnung über eine erste Bonddrahtanordnung mit der dritten Bondkontaktanordnung und die zweite Bondkontaktanordnung über eine zweite Bonddrahtanordnung mit der dritten Bondkontaktanordnung verbunden sind, wobei die erste Bonddrahtanordnung durch die seitliche Öffnung geführt ist. So kann die erste Bondkontaktanordnung des ersten Chips platzsparend in der Aussparung untergebracht werden und lateral beabstandet zum ersten Chip und zum zweiten Chip mit der dritten Bondkontaktanordnung verbunden werden.
  • Gemäß einer weiteren bevorzugten Ausführungsform sind die erste elektrische Kontaktanordnung eine erste Bondkontaktanordnung auf der ersten Vorderseite, die zweite elektrische Kontaktanordnung eine zweite Bondkontaktanordung auf der zweiten Vorderseite und die dritte elektrische Kontaktanordnung eine dritte Bondkontaktanordnung auf der Chipanbringungsseite, wobei die Aussparung lateral geschlossen ist, wobei die dritte elektrische Kontaktanordnung einen ersten Bereich aufweist, der innerhalb der Aussparung angeordnet ist, und einen zweiten Bereich aufweist, der lateral beabstandet zum ersten Chip und zum zweiten Chip angeordnet ist, wobei die erste Bondkontaktanordnung über eine erste Bonddrahtanordnung mit dem ersten Bereich und die zweite Bondkontaktanordnung über eine zweite Bonddrahtanordnung mit dem zweiten Bereich verbunden sind. So kann die erste Bondkontaktanordnung des ersten Chips platzsparend in der Aussparung untergebracht werden in und der Aussparung mit der dritten Bondkontaktanordnung verbunden werden.
  • Gemäß einer weiteren bevorzugten Ausführungsform weist die erste elektrische Kontaktanordnung eine erste Flip-Chip-Kontaktanordnung auf der ersten Rückseite und die zweite elektrische Kontaktanordnung eine zweite Bondkontaktanordung auf der zweiten Vorderseite auf, wobei die dritte elektrische Kontaktanordnung, einen ersten Bereich aufweist mit einer dritten Flip-Chip-Kontaktanordnung, der innerhalb der Aussparung angeordnet ist, und einen zweiten Bereich mit einer dritten Bondkontaktanordnung aufweist, der lateral beabstandet zum ersten Chip und zum zweiten Chip angeordnet ist, wobei die erste Flip-Chip-Kontaktanordnung mit dem ersten Bereich und die zweite Bondkontaktanordnung über eine zweite Bonddrahtanordnung mit dem zweiten Bereich verbunden sind. So kann die erste Flip-Chip-Kontaktanordnung des ersten Chips platzsparend in der Aussparung untergebracht werden und in der Aussparung mit der dritten Bondkontaktanordnung verbunden werden.
  • Gemäß einer weiteren bevorzugten Ausführungsform ist die Aussparung vollständig oder zumindest bereichweise mit einer Metallisierungsschicht zur elektromagnetischen Abschrimung ausgekleidet. So kann eine einfache Abschirmung des ersten Chips erzielt werden.
  • Gemäß einer weiteren bevorzugten Ausführungsform weist das Umverdrahtungssubstrat an Chipanbringungsseite innerhalb der Aussparung mindestens einen Potentialanschluss auf, der mit der Metallisierungsschicht elektrisch verbunden ist. Eine solche Abschirmung ist vorteilhaft insbesondere dann, wenn schwache Analogsignale über Drahtbondverbindungen des untenliegenden ersten Chips geleitet werden müssen, da äußere elektromagnetische Störeinflüsse diese Analogsignale sonst verfälschen würden.
  • Gemäß einer weiteren bevorzugten Ausführungsform ist die Metallisierungsschicht über einen Leitkleber mit dem Potentialanschluss elektrisch verbunden. So können der elektrische Verbindungsschritt und der Anbringungsschritt des zweiten Chips gleichzeitig durchgeführt werden.
  • Gemäß einer weiteren bevorzugten Ausführungsform ist ein Bonddraht in der Aussparung elastisch deformierbar, insbesondere über zwei Potentialanschlüssen bogenförmig aufgespannt, wobei die Metallisierungsschicht über den deformierten Bonddraht mit dem Potentialanschluss elektrisch verbunden ist. So lässt sich eine stabile, rein mechanische elektrische Verbindung realisieren.
  • Figurenliste
  • Die vorliegende Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnungen angegebenen Ausführungsbeispiele näher erläutert. Es zeigen
    • 1a)-d) schematische Darstellungen einer Multichipanordnung und eines entsprechenden Herstellungsverfahrens gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
    • 2a)-d) schematische Darstellungen einer Multichipanordnung und eines entsprechenden Herstellungsverfahrens gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
    • 3a),b) schematische Darstellungen einer Multichipanordnung und eines entsprechenden Herstellungsverfahrens gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
    • 4a)-e) schematische Darstellungen einer Multichipanordnung und eines entsprechenden Herstellungsverfahrens gemäß einer vierten Ausführungsform der vorliegenden Erfindung; und
    • 5a),b) schematische Darstellungen einer Multichipanordnung und eines entsprechenden Herstellungsverfahrens gemäß einer fünften Ausführungsform der vorliegenden Erfindung.
  • Ausführungsformen der Erfindung
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche bzw. funktionsgleiche Elemente.
  • 1a)-d) zeigen schematische Darstellungen einer Multichipanordnung und eines entsprechenden Herstellungsverfahrens gemäß einer ersten Ausführungsform der vorliegenden Erfindung, und zwar 1a) als ebene Draufsicht, 1b), c) als perspektivische Ansicht und 1d) als Querschnittsansicht entlang der Linie S-S' in 1c).
  • In 1a) bezeichnet Bezugszeichen C1 einen ersten Chip mit einer ersten Vorderseite V1 und einer ersten Rückseite R1, welcher auf der ersten Vorderseite V1 eine erste elektrische Kontaktanordnung in Form einer ersten Bondkontaktanordnung B1 aufweist.
  • Der erste Chip C1 ist beispielsweise ein Auswertechip mit einer integrierten Schaltung, welche entsprechende Signale über die erste Bondkontaktanordnung B1 ausgibt.
  • Der erste Chip C1 ist beim vorliegenden Beispiel mit flacher Quaderform ausgebildet.
  • In 1b) ist ein zweiter Chip C2 mit einer zweiten Vorderseite V2 und einer zweiten Rückseite R2 dargestellt, welcher an der zweiten Rückseite R2 eine Aussparung A aufweist, die wiederum eine seitliche Öffnung SE aufweist. Der zweite Chip C2 ist ebenfalls im Wesentlichen von flacher quaderförmiger Gestalt, wobei die Aussparung A dermaßen bemessen ist, dass der erste Chip C1 darin aufnehmbar ist, wie später erläutert wird. Der zweite Chip C2 ist beim vorliegenden Beispiel beispielsweise ein mikromechanischer Sensorchip, z.B. ein Drucksensorchip.
  • Auf der zweiten Vorderseite V2 des zweiten Chips C2 ist eine zweite elektrische Kontaktanordnung in Form einer Bondkontaktanordnung B2 angeordnet (vgl. 1d)).
  • Weiter mit Bezug auf 1c) bezeichnet Bezugszeichen UV ein Umverdrahtungssubstrat, welches eine Chipanbringungsseite O aufweist. Ein derartiges Umverdrahtungssubstrat UV empfängt auf der Chipanbringungsseite O Chipsignale, welche im Innern des Umverdrahtungssubstrats UV umverdrahtet werden und zu entsprechenden (nicht dargestellten) Anschlüssen auf der gegenüberliegenden Seite geleitet werden. Ein derartiges Umverdrahtungssubstrat UV kann somit auf einen entsprechenden Trägersockel montiert werden.
  • Auf das Umverdrahtungssubstrat UV wird der erste Chip C1 zunächst mit seiner ersten Rückseite R1 montiert, beispielsweise über eine erste Dispersionskleberschicht K1. Im Anschluss daran wird die erste Bondkontaktanordnung B1 über eine erste Bonddrahtanordnung BD1 mit einer auf der Chipanbringungsseite O vorgesehenen dritten elektrischen Kontaktanordnung in Form einer dritten Bondkontaktanordnung B3 elektrisch verbunden. Dabei ist es zweckmäßig, wenn der Abstand zwischen der ersten Bondkontaktanordnung B1 und der lateral beabstandeten dritten Bondkontaktanordnung B3 möglichst gering ist. In einem folgenden Schritt wird beispielsweise eine zweite Dispersionskleberschicht K2 in der Peripherie des ersten Chips C1 auf die Chipanbringungsseite O des Umverdrahtungssubstrats UV aufgebracht. Dabei wird die Seite des ersten Chips C1, an der die erste und dritte Bondkontaktanordnung B1, B3 vorgesehen sind, ausgespart, sodass die zweite Dispersionskleberschicht K2 eine im Wesentlichen u-förmige Form aufweist.
  • Im Anschluss daran wird mit Bezug auf 1d) der zweite Chip C2 mit seiner zweiten Rückseite R2 derart auf die zweite Dispersionskleberschicht K2 aufgesetzt, dass der erste Chip C1 beabstandet vom zweiten Chip C2 in der Aussparung A aufgenommen ist. Der vertikale Abstand zwischen der ersten Vorderseite V1 und der zweiten Rückseite R2 innerhalb der Aussparung A ist dabei derart gewählt, dass die erste Bonddrahtanordnung B1 beabstandet vom ersten und zweiten Chip C1, C2 durch die seitliche Öffnung SE geführt ist. Nach Aushärten der zweiten Dispersionskleberschicht K2 ist ein stabiler Chipstapel gebildet, welcher eine geringe vertikale Bauhöhe hat, die im Wesentlichen der Bauhöhe des zweiten Chips C2 entspricht.
  • In einem anschließenden Schritt wird dann die zweite Bondkontaktanordnung B2 über eine zweite Bonddrahtanordnung BD2 mit der dritten Bondkontaktanordnung B3 verbunden.
  • Dabei ist es wiederum zweckmäßig, wenn die zweite Bondkontaktanordnung B2 und die dritte Bondkontaktanordnung B3 einen geringen lateralen Abstand besitzen und die erste bis dritte Bondkontaktanordnung B1, B2, B3 möglichst nahe beieinander und nahe am jeweiligen Rand des ersten und zweiten Chips C1, C2 übereinander angeordnet sind.
  • 2a)-d) zeigen schematische Darstellungen einer Multichipanordnung und eines entsprechenden Herstellungsverfahrens gemäß einer zweiten Ausführungsform der vorliegenden Erfindung, und zwar 2a) als ebene Draufsicht, 2b), c) als perspektivische Ansicht und 2d) als Querschnittsansicht entlang der Linie S-S' in 2c).
  • In 2a) bezeichnet Bezugszeichen C1' einen ersten Chip, welcher eine erste Vorderseite V1' und eine erste Rückseite R1' aufweist und welcher auf der ersten Vorderseite V1' eine erste elektrische Kontaktanordnung in Form einer ersten Bondkontaktanordnung B1' aufweist.
  • Auch bei diesem Beispiel ist der erste Chip C1' z.B. ein Auswertechip mit einer integrierten Schaltung, die Ausgangssignale über die erste elektrische Kontaktanordnung B1' ausgibt. Weiterhin ist auch bei diesem Beispiel der erste Chip C1' quaderförmig flach gestaltet. Im Unterschied zur ersten Ausführungsform sind die lateralen Ausdehnungen des ersten Chips C1' geringer als bei der oben beschriebenen ersten Ausführungsform.
  • In 2b) bezeichnet Bezugszeichen C2' einen zweiten Chip, der eine zweite Vorderseite V2' und eine zweite Rückseite R2' aufweist, wobei der zweite Chip C2' z.B. ein Drucksensorchip ist.
  • Der zweite Chip C2' weist an der zweiten Rückseite R2' eine Aussparung A' auf, welche beim vorliegenden Beispiel keine seitliche Öffnung, sondern einen umlaufenden Rand, gebildet durch die zweite Rückseite R2', aufweist.
  • Der zweite Chip C2' weist an der zweiten Vorderseite V2' eine zweite elektrische Kontaktanordnung B2' in Form einer zweiten Bondkontaktanordnung auf.
  • In 2c) bezeichnet Bezugszeichen UV' ein Umverdrahtungssubstrat, welches eine dritte elektrische Kontaktanordnung aufweist, die ebenfalls in Form einer dritten Bondkontaktanordnung B3a', B3b' mit unterschiedlich angeordneten Bereichen ausgebildet ist. Die dritte Bondkontaktanordnung B3a', B3b' weist einen ersten Bereich B3a' auf, der so angeordnet ist, dass er nach fertiggestellter Montage innerhalb der Aussparung A' angeordnet ist. Weiterhin weist die dritte Bondkontaktanordnung B3a', B3b' einen zweiten Bereich B3b' auf, der nach erfolgter Montage lateral beabstandet zum ersten Chip C1' und zum zweiten Chip C2' auf der Chipanbringungsseite O' angeordnet ist.
  • Mit Bezug auf 2c) wird der erste Chip C1' mit seiner ersten Rückseite R1' auf das Umverdrahtungssubstrat UV' beispielsweise mittels einer ersten Dispersionskleberschicht K1' geklebt. Im Anschluss daran wird die erste Kontaktanordnung B1' über eine erste Bonddrahtanordnung BD1' mit dem ersten Bereich B3a' der dritten Bondkontaktanordnung B3a', B3b' verbunden.
  • Anschließend wird eine ringförmige zweite Dispersionskleberschicht K2' in der Peripherie des montierten ersten Chips C1' auf die Chipanbringungsseite O' des Umverdrahtungssubstrats UV' aufgebracht und anschließend der zweite Chip C2' mit seiner zweiten Rückseite R2' mittels der zweiten der Dispersionskleberschicht K2' auf die Chipanbringungsseite O' des Umverdrahtungssubstrats UV' geklebt. Die Aussparung A' und der erste Chip C1' sind derart bemessen, dass der erste Chip C1' vollständig innerhalb der Aussparung A' aufgenommen ist und die Aussparung A' dermaßen bemessen ist, dass die erste Bonddrahtanordnung BD1' nicht in Berührung mit der zweiten Rückseite R2' steht, sondern sich frei durch die Aussparung A' zum ersten Bereich B3a' erstrecken kann. Bei dieser Ausführungsform ist also der erste Chip C1' vollständig und hermetisch in der Aussparung A' aufgenommen.
  • Wie bei der ersten Ausführungsform wird in einem abschließenden Montageschritt die zweite Bondkontaktanordnung B2' über eine zweite Bonddrahtanordnung BD2' mit dem zweiten Bereich B3b' der dritten Bondkontaktanordnung B3a', B3b' verbunden.
  • Auch bei der zweiten Ausführungsform ist somit ein stabiler Chipstapel hergestellt, dessen Bauhöhe im Wesentlichen der Bauhöhe des zweiten Chips C2' entspricht.
  • 3a),b) zeigen schematische Darstellungen einer Multichipanordnung und eines entsprechenden Herstellungsverfahrens gemäß einer dritten Ausführungsform der vorliegenden Erfindung, und zwar 3a) als perspektivische Ansicht und 3b) als Querschnittsansicht entlang der Linie S-S' in 3a).
  • Gemäß 3a) unterscheidet sich der erste Chip C1" mit der ersten Vorderseite V1" und der ersten Rückseite R1" dadurch von dem ersten Chip C1' der zweiten Ausführungsform, dass er keine Bondkontaktanordnung auf der ersten Vorderseite V1" aufweist, sondern eine erste Flip-Chip-Kontaktanordnung B1" auf der ersten Rückseite R1". An der Chipanbringungsseite O'' innerhalb der Aussparung A' weist das Umverdrahtungssubstrat UV'' eine entsprechende Flip-Chip-Kontaktanordnung B3a'' auf, auf die die erste Flip-Chip-Kontaktanordnung B1" gebondet wird.
  • Da eine derartige Flip-Chip-Kontaktanbringung eine hohe Stabilität aufweist, kann die erste Dispersionskleberschicht K1 bei diesem Beispiel entfallen, kann aber auch unter Umständen zusätzlich zur Flip-Chip-Kontaktanbindung vorgesehen werden.
  • Ansonsten ist die dritte Ausführungsform identisch zur oben beschriebenen zweiten Ausführungsform aufgebaut.
  • Ein besonderer Vorteil der dritten Ausführungsform liegt darin, dass der Raumbedarf innerhalb der Aussparung A' gegenüber der zweiten Ausführungsform verringert ist.
  • 4a)-e) zeigen schematische Darstellungen einer Multichipanordnung und eines entsprechenden Herstellungsverfahrens gemäß einer vierten Ausführungsform der vorliegenden Erfindung, und zwar 4a) als ebene Draufsicht, 4b), c), d) als perspektivische Ansicht und 4e) als Querschnittsansicht entlang der Linie S-S' in 4d).
  • Gemäß 4a) ist bei der vierten Ausführungsform der erste Chip C1' analog zum ersten Chip der zweiten Ausführungsform aufgebaut.
  • Ebenfalls ist der zweite Chip C2' analog zum zweiten Chip der zweiten Ausführungsform aufgebaut. Die Aussparung A' mit umlaufendem Rahmen ist lediglich größer als bei der zweiten Ausführungsform gestaltet, da im montierten Zustand innerhalb der Aussparung A' ein weiteres Element vorzusehen ist, wie nachstehend näher erläutert werden wird.
  • Insbesondere ist die Aussparung A' bei der vierten Ausführungsform mit einer Metallisierungsschicht M zur elektromagnetischen Abschirmung vollständig oder zumindest bereichsweise ausgekleidet. Des Weiteren ist zusätzlich ein Potenzialanschluss K4 innerhalb der Aussparung A' auf der Chipanbringungsseite O''' des Umverdrahtungssubstrats UV''' vorgesehen.
  • Im in 4c) dargestellten Zustand ist der erste Chip C1' mittels einer ersten Dispersionskleberschicht K1''' mit seiner Rückseite R1' auf die Chipanbringungsseite O''' aufgeklebt. Die erste Bondkontaktanordnung B1' ist über eine erste Bonddrahtanordnung BD1' mit einem ersten Bereich B3A''' einer dritten Bondkontaktanordnung B3a''', B3b''' auf der Chipanbringungsseite O''' verbunden. Im Anschluss daran wird eine zweite Dispersionskleberschicht K2''' ringförmig um den montierten ersten Chip C1' aufgebracht, welche vom ersten Chip C1' beabstandet ist und welche sowohl den Potenzialanschluss K4 als auch die dritte Bondkontaktanordnung B3a''', B3b''' freilässt.
  • Im Anschluss daran wird gemäß 4d) ein Leitkleber MK auf dem Potenzialanschluss K4 aufgebracht, bevor gemäß 4e) der zweite Chip C2' mit seiner Rückseite R2' über eine zweite Dispersionskleberschicht K2''' auf die Chipanbringungsseite O''' aufgeklebt wird. Bei diesem Aufkleben verbindet sich gleichzeitig die Metallisierungsschicht M über die Leitkleber MK mit dem Potenzialanschluss K4, sodass die Metallisierungsschicht M elektrisch kontaktiert ist, beispielsweise mit einem extern angelegten Massepotenzial.
  • In einem weiteren Prozessschritt wird schließlich die an der zweiten Vorderseite V1' befindliche zweite Bondkontaktanordnung B2' mittels einer zweiten Bonddrahtanordnung BD2' mit dem zweiten Bereich B3b''' der dritten Bondkontaktanordnung B3a''', B3b''' lateral beabstandet vom zweiten Chip C2' elektrisch verbunden.
  • Diese Ausführungsform hat den zusätzlichen Vorteil, dass elektromagnetische Störsignale, welche beispielsweise Analogsignale, die über die erste Bonddrahtanordnung BD1' laufen beeinflussen könnten, abschirmt werden.
  • 5a),b) zeigen schematische Darstellungen einer Multichipanordnung und eines entsprechenden Herstellungsverfahrens gemäß einer fünften Ausführungsform der vorliegenden Erfindung, und zwar 5a) als perspektivische Ansicht und 5b) als Querschnittsansicht entlang der Linie S-S' in 5a).
  • Die fünfte Ausführungsform unterscheidet sich von der vierten Ausführungsform in der Art der elektrischen Anbindung der Metallisierungsschicht M an einen Potenzialanschluss K4'.
  • Beim Umverdrahtungssubstrat UV'''' der fünften Ausführungsform ist ein Bonddraht WB über zwei Potenzialanschlüssen K4' bogenförmig aufgespannt, bevor der zweite Chip C2' über die zweite Dispersionskleberschicht K2''' auf die Chipanbringungsseite O'''' des Umverdrahtungssubstrats UV'''' montiert wird. Dabei deformiert sich der elastisch deformierbare Bonddraht WB bei Berührung mit der zweiten Rückseite R2' des zweiten Chips C2', sodass ein stabiler elektrischer und mechanischer Kontakt mit der Metallisierungsschicht M erzeugt wird.
  • Zu 5b) sei noch bemerkt, dass zur besseren Veranschaulichung in den Querschnitt zusätzlich der elastisch deformierte Bonddraht WB und die erste Bondkontaktanordnung B1', die erste Bonddrahtanordnung BD1', die zweite Bondkontaktanordnung B2' und die zweite Bonddrahtanordnung BD2' eingezeichnet sind, welche in anderen Schnittebenen liegen.
  • Ansonsten ist die fünfte Ausführungsform analog zur vierten Ausführungsform aufgebaut.
  • Obwohl die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele vorstehend vollständig beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 10102750 B4 [0009]

Claims (15)

  1. Multichipanordnung mit: einem Umverdrahtungssubstrat (UV; UV'; UV''; UV'''; UV'''') mit einer Chipanbringungsseite (O; O'; O''; O'''; O''''); einem ersten Chip (C1; C1'; C1'') mit einer ersten Vorderseite (V1; V1'; V1") und einer ersten Rückseite (R1; R1'; R1''), welcher mit der ersten Rückseite (R1; R1'; R1") auf der Chipanbringungsseite (O; O'; O''; O'''; O'''') angebracht ist und welcher eine erste elektrische Kontaktanordnung (B1; B1'; B1'') aufweist; und einem zweiten Chip (C2; C2') mit einer zweiten Vorderseite (V2; V2') und einer zweiten Rückseite (R2; R2'), welcher mit der zweiten Rückseite (R2; R2') auf der Chipanbringungsseite (O; O'; O''; O'''; O'''') angebracht ist und welcher eine zweite elektrische Kontaktanordnung (B2; B2') an der zweiten Vorderseite (V2; V2') aufweist; wobei der zweite Chip (C2; C2') an der zweiten Rückseite (R2; R2') eine Aussparung (A; A') aufweist, in welche der erste Chip (C1; C1'; C1") zumindest teilweise hineinragt; wobei auf der Chipanbringungsseite (O; O'; O''; O'''; O'''') eine dritte elektrische Kontaktanordnung (B3; B3a', B3b'; B3a'', B3b''; B3a''', B3b'''), welche elektisch mit der ersten elektrischen Kontaktanordnung (B1; B1'; B1'') und der zweiten elektrischen Kontaktanordnung (B2; B2') verbunden ist, vorgesehen ist.
  2. Multichipanordnung nach Anspruch 1, wobei die erste elektrische Kontaktanordnung (B1; B1') eine erste Bondkontaktanordnung auf der ersten Vorderseite (V1), die zweite elektrische Kontaktanordnung (B2; B2') eine zweite Bondkontaktanordung auf der zweiten Vorderseite (V2) und die dritte elektrische Kontaktanordnung (B3) eine dritte Bondkontaktanordnung auf der Chipanbringungsseite (O), die lateral beabstandet zum ersten Chip (C1) und zum zweiten Chip (C2) angeordnet ist, sind, wobei die Aussparung (A) eine seitliche Öffnung (SE) aufweist, wobei die erste Bondkontaktanordnung über eine erste Bonddrahtanordnung (BD1) mit der dritten Bondkontaktanordnung und die zweite Bondkontaktanordnung über eine zweite Bonddrahtanordnung (BD2) mit der dritten Bondkontaktanordnung verbunden sind, wobei die erste Bonddrahtanordnung (BD1) durch die seitliche Öffnung (SE) geführt ist.
  3. Multichipanordnung nach Anspruch 1, wobei die erste elektrische Kontaktanordnung (B1') eine erste Bondkontaktanordnung auf der ersten Vorderseite (V1'), die zweite elektrische Kontaktanordnung (B2') eine zweite Bondkontaktanordung auf der zweiten Vorderseite (V2') und die dritte elektrische Kontaktanordnung (B3a', B3b') eine dritte Bondkontaktanordnung auf der Chipanbringungsseite (O) sind, wobei die Aussparung (A') lateral geschlossen ist, wobei die dritte elektrische Kontaktanordnung (B3a', B3b') einen ersten Bereich (B3a') aufweist, der innerhalb der Aussparung (A') angeordnet ist, und einen zweiten Bereich (B3b') aufweist, der lateral beabstandet zum ersten Chip (C1') und zum zweiten Chip (C2') angeordnet ist, wobei die erste Bondkontaktanordnung über eine erste Bonddrahtanordnung (BD1') mit dem ersten Bereich (B3a') und die zweite Bondkontaktanordnung über eine zweite Bonddrahtanordnung (BD2') mit dem zweiten Bereich B3b') verbunden sind.
  4. Multichipanordnung nach Anspruch 1, wobei die erste elektrische Kontaktanordnung (B1") eine erste Flip-Chip-Kontaktanordnung auf der ersten Rückseite (R1") und die zweite elektrische Kontaktanordnung (B2') eine zweite Bondkontaktanordung auf der zweiten Vorderseite (V2') aufweist, wobei die dritte elektrische Kontaktanordnung (B3a'', B3b''), einen ersten Bereich (B3a'') aufweist mit einer dritten Flip-Chip-Kontaktanordnung, der innerhalb der Aussparung (A') angeordnet ist, und einen zweiten Bereich (B3b'') mit einer dritten Bondkontaktanordnung aufweist, der lateral beabstandet zum ersten Chip (C1') und zum zweiten Chip (C2') angeordnet ist, wobei die erste Flip-Chip-Kontaktanordnung mit dem ersten Bereich (B3a'') und die zweite Bondkontaktanordnung über eine zweite Bonddrahtanordnung (BD2') mit dem zweiten Bereich (B3b'') verbunden sind.
  5. Multichipanordnung nach einem der vorhergehenden Ansprüche, wobei die Aussparung (A') vollständig oder zumindest bereichweise mit einer Metallisierungsschicht (M) zur elektromagnetischen Abschirmung ausgekleidet ist.
  6. Multichipanordnung nach Anspruch 5, wobei das Umverdrahtungssubstrat (UV'''; UV'''') an Chipanbringungsseite (O'''; O'''') innerhalb der Aussparung (A') mindestens einen Potentialanschluss (K4; K4') aufweist, der mit der Metallisierungsschicht (M) elektrisch verbunden ist.
  7. Multichipanordnung nach Anspruch 6, wobei die Metallisierungsschicht (M) über einen Leitkleber (MK) mit dem Potentialanschluss (K4) elektrisch verbunden ist.
  8. Multichipanordnung nach Anspruch 6, wobei ein Bonddraht (WB) in der Aussparung (A') elastisch deformierbar aufgespannt ist und wobei die Metallisierungsschicht (M) über den deformierten Bonddraht (WB) mit dem Potentialanschluss (K4') elektrisch verbunden ist.
  9. Multichipanordnung nach Anspruch 8, wobei der Bonddraht (WB) über zwei Potentialanschlüssen (K4') bogenförmig aufgespannt ist.
  10. Verfahren zum Herstellen einer Multichipanordnung mit den Schritten: Bereitstellen von einem Umverdrahtungssubstrat (UV; UV'; UV''; UV'''; UV'''') mit einer Chipanbringungsseite (O; O'; O''; O'''; O''''); Anbringen von einem ersten Chip (C1; C1'; C1") mit einer ersten Vorderseite (V1; V1'; V1") und einer ersten Rückseite (R1; R1'; R1"), welcher eine erste elektrische Kontaktanordnung (B1; B1'; B1") aufweist, mit der ersten Rückseite (R1; R1'; R1") auf der Chipanbringungsseite (O; O'; O''; O'''; O''''); Anbringen von einem zweiten Chip (C2; C2') mit einer zweiten Vorderseite (V2; V2') und einer zweiten Rückseite (R2; R2'), welcher eine zweite elektrische Kontaktanordnung (B2; B2') an der zweiten Vorderseite (V2; V2') aufweist und welcher an der zweiten Rückseite (R2; R2') eine Aussparung (A; A') aufweist, mit der zweiten Rückseite (R2; R2') auf der Chipanbringungsseite (O; O'; O''; O'''; O'''') derart, dass der erste Chip (C1; C1'; C1'') zumindest teilweise in die Aussparung (A; A') hineinragt; wobei auf der Chipanbringungsseite (O; O'; O''; O'''; O'''') eine dritte elektrische Kontaktanordnung (B3; B3a', B3b'; B3a'', B3b''; B3a''', B3b''') vorgesehen ist, welche elektisch mit der ersten elektrischen Kontaktanordnung (B1; B1'; B1'') und der zweiten elektrischen Kontaktanordnung (B2; B2') verbunden wird.
  11. Verfahren nach Anspruch 10, wobei die erste elektrische Kontaktanordnung (B1; B1') eine erste Bondkontaktanordnung auf der ersten Vorderseite (V1), die zweite elektrische Kontaktanordnung (B2; B2') eine zweite Bondkontaktanordung auf der zweiten Vorderseite (V2) und die dritte elektrische Kontaktanordnung (B3) eine dritte Bondkontaktanordnung auf der Chipanbringungsseite (O), die lateral beabstandet zum ersten Chip (C1) und zum zweiten Chip (C2) angeordnet ist, sind, wobei die Aussparung (A) eine seitliche Öffnung (SE) aufweist, wobei die erste Bondkontaktanordnung über eine erste Bonddrahtanordnung (BD1) mit der dritten Bondkontaktanordnung und die zweite Bondkontaktanordnung über eine zweite Bonddrahtanordnung (BD2) mit der dritten Bondkontaktanordnung verbunden wird, wobei die erste Bonddrahtanordnung (BD1) durch die seitliche Öffnung (SE) geführt wird.
  12. Verfahren nach Anspruch 10, wobei die erste elektrische Kontaktanordnung (B1') eine erste Bondkontaktanordnung auf der ersten Vorderseite (V1'), die zweite elektrische Kontaktanordnung (B2') eine zweite Bondkontaktanordung auf der zweiten Vorderseite (V2') und die dritte elektrische Kontaktanordnung (B3a', B3b') eine dritte Bondkontaktanordnung auf der Chipanbringungsseite (O) sind, wobei die Aussparung (A') lateral geschlossen ist, wobei die dritte elektrische Kontaktanordnung (B3a', B3b') einen ersten Bereich (B3a') aufweist, der innerhalb der Aussparung (A') angeordnet ist, und einen zweiten Bereich (B3b') aufweist, der lateral beabstandet zum ersten Chip (C1') und zum zweiten Chip (C2') angeordnet ist, wobei die erste Bondkontaktanordnung über eine erste Bonddrahtanordnung (BD1') mit dem ersten Bereich (B3a') und die zweite Bondkontaktanordnung über eine zweite Bonddrahtanordnung (BD2') mit dem zweiten Bereich B3b') verbunden werden.
  13. Verfahren nach Anspruch 10, wobei die erste elektrische Kontaktanordnung (B1'') eine erste Flip-Chip-Kontaktanordnung auf der ersten Rückseite (R1'') und die zweite elektrische Kontaktanordnung (B2') eine zweite Bondkontaktanordung auf der zweiten Vorderseite (V2') aufweist, wobei die dritte elektrische Kontaktanordnung (B3a'', B3b''), einen ersten Bereich (B3a'') aufweist mit einer dritten Flip-Chip-Kontaktanordnung, der innerhalb der Aussparung (A') angeordnet ist, und einen zweiten Bereich (B3b'') mit einer dritten Bondkontaktanordnung aufweist, der lateral beabstandet zum ersten Chip (C1') und zum zweiten Chip (C2') angeordnet ist, wobei die erste Flip-Chip-Kontaktanordnung mit dem ersten Bereich (B3a'') und die zweite Bondkontaktanordnung über eine zweite Bonddrahtanordnung (BD2') mit dem zweiten Bereich (B3b'') verbunden werden.
  14. Verfahren nach einem der vorhergehenden Ansprüche 10 bis 13, wobei die Aussparung (A') vollständig oder zumindest bereichweise mit einer Metallisierungsschicht (M) zur elektromagnetischen Abschirmung ausgekleidet ist und wobei das Umverdrahtungssubstrat (UV'''; UV'''') an Chipanbringungsseite (O'''; O'''') innerhalb der Aussparung (A') mindestens einen Potentialanschluss (K4; K4') aufweist, der mit der Metallisierungsschicht (M), insbesondere über einen Leitkleber (MK), elektrisch verbunden wird.
  15. Verfahren nach Anspruch 14, wobei ein Bonddraht (WB) in der Aussparung (A') elastisch deformierbar, insbesondere über zwei Potentialanschlüssen (K4') bogenförmig, aufgespannt wird und wobei die Metallisierungsschicht (M) über den deformierten Bonddraht (WB) mit dem Potentialanschluss (K4') elektrisch verbunden ist.
DE102019126028.0A 2019-09-26 2019-09-26 Multichipanordnung und entsprechendes Herstellungsverfahren Withdrawn DE102019126028A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102019126028.0A DE102019126028A1 (de) 2019-09-26 2019-09-26 Multichipanordnung und entsprechendes Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019126028.0A DE102019126028A1 (de) 2019-09-26 2019-09-26 Multichipanordnung und entsprechendes Herstellungsverfahren

Publications (1)

Publication Number Publication Date
DE102019126028A1 true DE102019126028A1 (de) 2021-04-01

Family

ID=74873078

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019126028.0A Withdrawn DE102019126028A1 (de) 2019-09-26 2019-09-26 Multichipanordnung und entsprechendes Herstellungsverfahren

Country Status (1)

Country Link
DE (1) DE102019126028A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10209204A1 (de) * 2002-03-04 2003-10-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE102005002631A1 (de) * 2004-01-13 2005-08-11 Samsung Electronics Co., Ltd., Suwon Mehrchippackung, Halbleiterbauelement und Herstellungsverfahren
DE10102750B4 (de) * 2001-01-22 2006-04-20 Siemens Ag Schaltungsanordnung
US20060163713A1 (en) * 2005-01-25 2006-07-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20100214759A1 (en) * 2008-05-19 2010-08-26 Texas Instruments Incorporated Integrated Circuit Package Having Integrated Faraday Shield
US20140308907A1 (en) * 2013-04-16 2014-10-16 Skyworks Solutions, Inc. Apparatus and methods related to ground paths implemented with surface mount devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10102750B4 (de) * 2001-01-22 2006-04-20 Siemens Ag Schaltungsanordnung
DE10209204A1 (de) * 2002-03-04 2003-10-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE102005002631A1 (de) * 2004-01-13 2005-08-11 Samsung Electronics Co., Ltd., Suwon Mehrchippackung, Halbleiterbauelement und Herstellungsverfahren
US20060163713A1 (en) * 2005-01-25 2006-07-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20100214759A1 (en) * 2008-05-19 2010-08-26 Texas Instruments Incorporated Integrated Circuit Package Having Integrated Faraday Shield
US20140308907A1 (en) * 2013-04-16 2014-10-16 Skyworks Solutions, Inc. Apparatus and methods related to ground paths implemented with surface mount devices

Similar Documents

Publication Publication Date Title
DE102014214153B4 (de) Oberflächenmontierbares Mikrofonpackage
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE19518753B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102011084582B3 (de) Mikromechanische Sensorvorrichtung mit Moldverpackung und entsprechendes Herstellungsverfahren
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
EP2229655A1 (de) Displaymodul und datenträger mit eingesetztem displaymodul
WO2016202917A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
DE10054964A1 (de) Beschleunigungssensor
DE10327694A1 (de) Optische Sensoranordnung und entsprechendes Herstellungsverfahren
DE102016110659A1 (de) Mold-Gehäusestruktur mit Klebstoff-Auslaufstopper zum Abdichten eines MEMS-Bauelements und Verfahren zum Verpacken eines MEMS-Bauelements
DE102013103351B4 (de) Elektronikmodul
EP0976105B1 (de) Chipkarte und verfahren zur herstellung einer chipkarte
DE102008054735A1 (de) Leadless-Gehäusepackung
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102019126028A1 (de) Multichipanordnung und entsprechendes Herstellungsverfahren
DE102018208230B4 (de) Mems-baustein und verfahren zum herstellen eines mems-bausteins
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE4213251A1 (de) Halbleiterbaustein und verfahren zu dessen herstellung sowie behaelter zur ummantelung eines halbleiterelements
DE10227544A1 (de) Vorrichtung zur optischen und/oder elektrischen Datenübertragung und/oder -verarbeitung
DE102013105729A1 (de) Chipkartenmodul und Verfahren zur Herstellung eines Chipkartenmoduls
DE102012109159A1 (de) Leiterrahmenverbund, Gehäuseverbund, Baugruppenverbund und Verfahren zum Ermitteln mindestens eines Messwerts einer Messgröße einer elektronischen Baugruppe
DE102015226137A1 (de) Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil
DE102004025911B4 (de) Kontaktbehaftete Chipkarte, Verfahren zur Herstellung einer solchen
DE10209204B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
WO2007014800A1 (de) Chipmodul zum einbau in sensorchipkarten für fluidische anwendungen sowie verfahren zur herstellung eines derartigen chipmoduls

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee