CN110010507A - Sip模块分区电磁屏蔽封装方法 - Google Patents

Sip模块分区电磁屏蔽封装方法 Download PDF

Info

Publication number
CN110010507A
CN110010507A CN201910268394.1A CN201910268394A CN110010507A CN 110010507 A CN110010507 A CN 110010507A CN 201910268394 A CN201910268394 A CN 201910268394A CN 110010507 A CN110010507 A CN 110010507A
Authority
CN
China
Prior art keywords
substrate
chip
sip module
working face
subregion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910268394.1A
Other languages
English (en)
Inventor
林江宽
孟涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongdian Haikang Wuxi Technology Co Ltd
Original Assignee
Zhongdian Haikang Wuxi Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongdian Haikang Wuxi Technology Co Ltd filed Critical Zhongdian Haikang Wuxi Technology Co Ltd
Priority to CN201910268394.1A priority Critical patent/CN110010507A/zh
Publication of CN110010507A publication Critical patent/CN110010507A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种SIP模块分区电磁屏蔽封装方法，包括以下步骤：提供一基板，在所述基板的第一工作面上贴装倒装芯片和被动元件，所用基板第一工作面芯片贴装位置四周有制作好的接地焊盘；然后先对基板进行等离子体表面清洗，接着对基板的第一工作面进行薄膜塑封，形成覆盖基板第一工作面的塑封膜；利用激光把需要分区屏蔽的芯片周围开槽，把相应的接地焊盘暴露出来；对整个基板的第一工作面进行溅镀，形成内金属屏蔽层，实现芯片分区屏蔽；对溅镀后的基板先进行等离子体清洗，然后在基板的第一表面进行塑封，形成外封装体；对整个基板进行切割，形成各个单颗SIP模块。本发明有助于缩小模块尺寸，提高可靠性，提高生产效率。

Description

SIP模块分区电磁屏蔽封装方法
技术领域
本发明涉及集成电路封装技术领域，尤其是一种SIP模块分区电磁屏蔽封装方法。
背景技术
随着SIP模块（System In Package）集成密度越来越高，产品越来越复杂，之前产品表面进行金属化的屏蔽技术只能解决模块与模块之间的电磁干扰问题，但已经无法满足模块内部芯片相互之间的电磁干扰问题，所以主流厂商都在开发相关的分区屏蔽技术。
目前SIP模块所使用的分区屏蔽技术，基本都是在塑封结束后，利用激光在需要屏蔽的芯片之间挖槽，然后塑封料之间填充导电材料，接着切割成单颗产品，对产品5个面（4个侧面+1个正面）进行溅射。这样做主要的问题是两个芯片之间的开槽要足够大，以一般SIP为例（厚度小于1mm）,填充一般要开槽到300微米以上，加上芯片到塑封体边的距离，芯片之间的距离就基本要到600微米，所以在设计时就需要考虑这些特殊需求，对需要屏蔽的芯片加大距离设计，导致基板面积增大，不利于降低成本。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种SIP模块分区电磁屏蔽封装方法，可以大大节省基板面积，有助于缩小模块尺寸，提高可靠性，提高生产效率。本发明采用的技术方案是：
一种SIP模块分区电磁屏蔽封装方法，包括以下步骤：
步骤S1，提供一基板，在所述基板的第一工作面上贴装倒装芯片和被动元件，所用基板第一工作面芯片贴装位置四周有预先制作好的接地焊盘；
步骤S2，然后先对基板进行等离子体表面清洗，接着对基板的第一工作面进行薄膜塑封，形成覆盖基板第一工作面的塑封膜；
步骤S3，利用激光把需要分区屏蔽的芯片周围开槽，把相应的接地焊盘暴露出来；
步骤S4，对整个基板的第一工作面进行溅镀，形成内金属屏蔽层，实现芯片分区屏蔽；内金属屏蔽层连接接地焊盘；
步骤S5，对溅镀后的基板先进行等离子体清洗，然后在基板的第一表面进行塑封，形成外封装体；
步骤S6，对整个基板进行切割，形成各个单颗SIP模块。
可选地，步骤S6之后，还包括：
步骤S7，对单颗SIP模块进行5面溅镀工艺，形成SIP模块的外金属屏蔽层；所溅镀的5面为SIP模块的正面和四个侧面。
进一步地，步骤S2中，芯片、被动元件，以及接地焊盘均被塑封膜所覆盖。
进一步地，步骤S2中，运用真空覆膜机器，对基板的第一工作面进行薄膜塑封。
进一步地，步骤S4中，在第一次溅镀时，各芯片进行了5面溅镀。
本发明的优点在于：本发明采用的封装方法只需要考虑芯片正常的贴装距离150微米既可满足要求，不需要对距离特殊设计，可以大大节省基板面积，同时在做第一次溅镀时不需要切割即可对单颗芯片进行5面溅镀，大大节省制程工艺，提高生产效率。另外塑封料由于不用考虑倒装芯片下填充问题，可以使用填充粒径较大的塑封料，节约成本。最后还可以根据屏蔽SIP模块产品的屏蔽要求，在外表面进行二次屏蔽，从而达到整体屏蔽效果。塑封料容易吸湿，内部金属屏蔽层又可以阻止湿气进入芯片内部，提升可靠性。
附图说明
图1为本发明的实施例步骤S1的示意图。
图2为本发明的实施例步骤S2的示意图。
图3为本发明的实施例步骤S3的示意图。
图4为本发明的实施例步骤S4的示意图。
图5为本发明的实施例步骤S5的示意图。
图6为本发明的实施例步骤S7的示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
步骤S1，提供一基板1，在所述基板1的第一工作面上贴装倒装芯片2和被动元件3，所用基板1第一工作面芯片贴装位置四周有预先制作好的接地焊盘4；
其中，芯片2采用倒装焊方式贴装；
步骤S2，然后先对基板1进行等离子体表面清洗（Plasma表面清洗），然后运用真空覆膜（Lamination）机器，接着对基板1的第一工作面进行薄膜塑封，形成覆盖基板1第一工作面的塑封膜5；
由此，芯片2、被动元件3，以及接地焊盘4均被塑封膜5所覆盖；
步骤S3，利用激光把需要分区屏蔽的芯片周围开槽，把相应的接地焊盘暴露出来；
步骤S4，对整个基板1的第一工作面进行溅镀，形成内金属屏蔽层6，实现芯片分区屏蔽；内金属屏蔽层6连接接地焊盘；
在第一次溅镀时，各芯片2其实进行了5面溅镀，芯片2的上表面和四个侧面都会被内金属屏蔽层6所覆盖；
步骤S5，对溅镀后的基板先进行等离子体清洗，然后在基板1的第一表面进行塑封，形成外封装体7；
步骤S6，对整个基板进行切割，形成各个单颗SIP模块；
步骤S7.可选地，如果需要，可对单颗SIP模块进行5面溅镀工艺，形成SIP模块的外金属屏蔽层8；所溅镀的5面为SIP模块的正面（安装有有芯片和被动元件的那一面）和四个侧面；
本发明对SIP模块上的倒装芯片及元器件进行封装，然后利用激光把需要分区屏蔽隔离的元器件相应的接地焊盘暴露，接着使用溅镀工艺，喷涂金属材料进行屏蔽隔离，从而达到相邻芯片直接的电磁干扰问题；为了提升SIP模块产品可靠性，后续会继续进行传统塑封料进行塑封，因为不需要对倒装芯片进行下填充，所以使用低成本的塑封料即可完成。完成结束后，也可以根据整体屏蔽效果，进行表面第二次溅镀，从而也可以提高SIP模块整体屏蔽性能。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (5)

1.一种SIP模块分区电磁屏蔽封装方法，其特征在于，包括以下步骤：
步骤S1，提供一基板(1)，在所述基板(1)的第一工作面上贴装倒装芯片(2)和被动元件(3)，所用基板(1)第一工作面芯片贴装位置四周有预先制作好的接地焊盘(4)；
步骤S2，然后先对基板(1)进行等离子体表面清洗，接着对基板(1)的第一工作面进行薄膜塑封，形成覆盖基板(1)第一工作面的塑封膜(5)；
步骤S3，利用激光把需要分区屏蔽的芯片周围开槽，把相应的接地焊盘暴露出来；
步骤S4，对整个基板(1)的第一工作面进行溅镀，形成内金属屏蔽层(6)，实现芯片分区屏蔽；内金属屏蔽层(6)连接接地焊盘；
步骤S5，对溅镀后的基板先进行等离子体清洗，然后在基板(1)的第一表面进行塑封，形成外封装体(7)；
步骤S6，对整个基板进行切割，形成各个单颗SIP模块。
2.如权利要求1所述的SIP模块分区电磁屏蔽封装方法，其特征在于，
步骤S6之后，还包括：
步骤S7，对单颗SIP模块进行5面溅镀工艺，形成SIP模块的外金属屏蔽层(8)；所溅镀的5面为SIP模块的正面和四个侧面。
3.如权利要求1所述的SIP模块分区电磁屏蔽封装方法，其特征在于，
步骤S2中，芯片(2)、被动元件(3)，以及接地焊盘(4)均被塑封膜(5)所覆盖。
4.如权利要求1所述的SIP模块分区电磁屏蔽封装方法，其特征在于，
步骤S2中，运用真空覆膜机器，对基板(1)的第一工作面进行薄膜塑封。
5.如权利要求1所述的SIP模块分区电磁屏蔽封装方法，其特征在于，
步骤S4中，在第一次溅镀时，各芯片(2)进行了5面溅镀。
CN201910268394.1A 2019-04-04 2019-04-04 Sip模块分区电磁屏蔽封装方法 Pending CN110010507A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910268394.1A CN110010507A (zh) 2019-04-04 2019-04-04 Sip模块分区电磁屏蔽封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910268394.1A CN110010507A (zh) 2019-04-04 2019-04-04 Sip模块分区电磁屏蔽封装方法

Publications (1)

Publication Number Publication Date
CN110010507A true CN110010507A (zh) 2019-07-12

Family

ID=67169814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910268394.1A Pending CN110010507A (zh) 2019-04-04 2019-04-04 Sip模块分区电磁屏蔽封装方法

Country Status (1)

Country Link
CN (1) CN110010507A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429040A (zh) * 2019-08-07 2019-11-08 厦门华联电子股份有限公司 一种半导体封装器件的光学检测前处理方法
CN110729176A (zh) * 2019-10-15 2020-01-24 杭州见闻录科技有限公司 一种用于通信模块产品的emi屏蔽工艺和通信模块产品
CN110767630A (zh) * 2019-10-31 2020-02-07 中电海康无锡科技有限公司 SiP模块电磁屏蔽方法
CN111642122A (zh) * 2020-05-27 2020-09-08 维沃移动通信有限公司 电磁屏蔽结构及其制造方法
CN111816641A (zh) * 2020-08-27 2020-10-23 华天科技（西安）有限公司 一种基于二次塑封的电磁屏蔽封装结构及方法
CN114220795A (zh) * 2021-11-30 2022-03-22 展讯通信（上海）有限公司 Sip封装组件及其封装方法、制作方法
EP4312470A1 (en) * 2022-07-29 2024-01-31 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with signal conductive element and shielding conductive structure
WO2024022699A1 (en) * 2022-07-29 2024-02-01 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with signal conductive element and shielding conductive structure

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814484A (zh) * 2009-02-19 2010-08-25 日月光半导体制造股份有限公司 芯片封装体及其制作方法
US20120052630A1 (en) * 2010-08-27 2012-03-01 Chang-Chih Lin Method for manufacturing chip package
CN102610590A (zh) * 2011-01-24 2012-07-25 群成科技股份有限公司 具电磁干扰屏蔽的封装模块
CN102695406A (zh) * 2011-03-23 2012-09-26 环旭电子股份有限公司 电磁屏蔽结构及其制作方法
CN105140138A (zh) * 2015-09-16 2015-12-09 江苏长电科技股份有限公司 一种电磁屏蔽封装方法及其封装结构
CN105810666A (zh) * 2016-03-30 2016-07-27 江苏长电科技股份有限公司 一种具有电磁屏蔽功能的封装结构的制作方法
CN106298743A (zh) * 2016-10-20 2017-01-04 江苏长电科技股份有限公司 具有屏蔽效果的封装结构及其制作方法
CN108878382A (zh) * 2018-06-01 2018-11-23 江苏长电科技股份有限公司 一种具有电磁屏蔽的封装结构及其工艺方法
CN108878381A (zh) * 2018-06-01 2018-11-23 江苏长电科技股份有限公司 一种电磁屏蔽封装结构及其工艺方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814484A (zh) * 2009-02-19 2010-08-25 日月光半导体制造股份有限公司 芯片封装体及其制作方法
US20120052630A1 (en) * 2010-08-27 2012-03-01 Chang-Chih Lin Method for manufacturing chip package
CN102610590A (zh) * 2011-01-24 2012-07-25 群成科技股份有限公司 具电磁干扰屏蔽的封装模块
CN102695406A (zh) * 2011-03-23 2012-09-26 环旭电子股份有限公司 电磁屏蔽结构及其制作方法
CN105140138A (zh) * 2015-09-16 2015-12-09 江苏长电科技股份有限公司 一种电磁屏蔽封装方法及其封装结构
CN105810666A (zh) * 2016-03-30 2016-07-27 江苏长电科技股份有限公司 一种具有电磁屏蔽功能的封装结构的制作方法
CN106298743A (zh) * 2016-10-20 2017-01-04 江苏长电科技股份有限公司 具有屏蔽效果的封装结构及其制作方法
CN108878382A (zh) * 2018-06-01 2018-11-23 江苏长电科技股份有限公司 一种具有电磁屏蔽的封装结构及其工艺方法
CN108878381A (zh) * 2018-06-01 2018-11-23 江苏长电科技股份有限公司 一种电磁屏蔽封装结构及其工艺方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429040A (zh) * 2019-08-07 2019-11-08 厦门华联电子股份有限公司 一种半导体封装器件的光学检测前处理方法
CN110729176A (zh) * 2019-10-15 2020-01-24 杭州见闻录科技有限公司 一种用于通信模块产品的emi屏蔽工艺和通信模块产品
CN110767630A (zh) * 2019-10-31 2020-02-07 中电海康无锡科技有限公司 SiP模块电磁屏蔽方法
CN111642122A (zh) * 2020-05-27 2020-09-08 维沃移动通信有限公司 电磁屏蔽结构及其制造方法
CN111816641A (zh) * 2020-08-27 2020-10-23 华天科技（西安）有限公司 一种基于二次塑封的电磁屏蔽封装结构及方法
CN114220795A (zh) * 2021-11-30 2022-03-22 展讯通信（上海）有限公司 Sip封装组件及其封装方法、制作方法
EP4312470A1 (en) * 2022-07-29 2024-01-31 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with signal conductive element and shielding conductive structure
EP4312471A1 (en) * 2022-07-29 2024-01-31 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with signal conductive element and shielding conductive structure
WO2024022699A1 (en) * 2022-07-29 2024-02-01 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with signal conductive element and shielding conductive structure

Similar Documents

Publication Publication Date Title
CN110010507A (zh) Sip模块分区电磁屏蔽封装方法
US10062582B2 (en) Fabrication method of package having ESD and EMI preventing functions
JP6076559B1 (ja) 半導体パッケージのｅｍｉシールド処理工法
US8368185B2 (en) Semiconductor device packages with electromagnetic interference shielding
TWI540698B (zh) 半導體封裝件與其製造方法
US20140048913A1 (en) Electronic devices including emi shield structures for semiconductor packages and methods of fabricating the same
JP6689780B2 (ja) 電子部品モジュールの製造方法
US20150171019A1 (en) Semiconductor device and method of manufacturing the same
US8766416B2 (en) Semiconductor package and fabrication method thereof
CN105321933A (zh) 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
CN105810666A (zh) 一种具有电磁屏蔽功能的封装结构的制作方法
CN105870104A (zh) 一种具有电磁屏蔽功能的封装结构
CN105870106A (zh) 一种射频滤波模块的封装结构及其封装工艺
CN111415913A (zh) 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法
CN104078458A (zh) 堆叠式半导体结构及其制造方法
US20140312473A1 (en) Shield, package structure and semiconductor package having the shield and fabrication method of the semiconductor package
CN105529308B (zh) 一种垫块加底部填充的指纹芯片封装结构及制造方法
US20210020583A1 (en) Shielded electronic modules and methods of forming the same utilizing plating and double-cut singulation
CN111816641A (zh) 一种基于二次塑封的电磁屏蔽封装结构及方法
US9287218B2 (en) Chip level EMI shielding structure and manufacture method thereof
CN206992105U (zh) 芯片双面包封埋入式天线封装结构
CN115000050A (zh) 一种电磁屏蔽封装结构及制作方法
CN205789975U (zh) 影像传感器封装结构
CN114300366A (zh) 一种wbga电磁屏蔽封装结构及其制备方法
CN211088262U (zh) 一种电磁屏蔽结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Lin Hongkuan

Inventor after: Meng Tao

Inventor before: Lin Jiangkuan

Inventor before: Meng Tao

CB03 Change of inventor or designer information
RJ01 Rejection of invention patent application after publication

Application publication date: 20190712

RJ01 Rejection of invention patent application after publication