CN115000050A - 一种电磁屏蔽封装结构及制作方法 - Google Patents
一种电磁屏蔽封装结构及制作方法 Download PDFInfo
- Publication number
- CN115000050A CN115000050A CN202210941608.9A CN202210941608A CN115000050A CN 115000050 A CN115000050 A CN 115000050A CN 202210941608 A CN202210941608 A CN 202210941608A CN 115000050 A CN115000050 A CN 115000050A
- Authority
- CN
- China
- Prior art keywords
- frame
- layer
- chip
- shielding
- encapsulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 239000011248 coating agent Substances 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 19
- 238000005520 cutting process Methods 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- 238000007747 plating Methods 0.000 claims description 11
- 238000001704 evaporation Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 230000008020 evaporation Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000012790 adhesive layer Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000011417 postcuring Methods 0.000 claims description 3
- QQMBHAVGDGCSGY-UHFFFAOYSA-N [Ti].[Ni].[Ag] Chemical group [Ti].[Ni].[Ag] QQMBHAVGDGCSGY-UHFFFAOYSA-N 0.000 claims description 2
- 239000002390 adhesive tape Substances 0.000 claims description 2
- 238000005253 cladding Methods 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000007740 vapor deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- HTADWOURKDQVDV-UHFFFAOYSA-N [Ti].[Ag].[Ni].[Ti] Chemical compound [Ti].[Ag].[Ni].[Ti] HTADWOURKDQVDV-UHFFFAOYSA-N 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明公开了一种电磁屏蔽封装结构及制作方法，属于半导体封装领域。针对现有技术中存在的现有电磁屏蔽罩主要采用单步装片的方式，封装结构复杂，产品的整体成本较高的问题，本发明提供一种电磁屏蔽封装结构及制作方法，基板框架由第一框架和第二框架组成，第一框架和第二框架粘结合，基板上设置有芯片，芯片与正面引脚连接，包封层覆盖在第一框架和芯片上，不覆盖第二框架所在位置，包封层和第二框架所在上方依次设置有整体覆盖的蒸镀层和屏蔽层，基板框架背面引脚设置有背面镀层。它结构简单，制作时候自动化程度高，成本低，且设置有多层金属镀层，可以进一步降低干扰。
Description
技术领域
本发明涉及半导体封装领域，更具体地说，涉及一种电磁屏蔽封装结构及制作方法。
背景技术
随着电子设备的普及化，用于实现电路控制或具体实现功能的芯片需求量大幅增加；生产量也随之加大，但是产品性能却参差不齐；例如，现有的芯片在实际使用过程中，不具备电磁屏蔽功能，从而导致芯片极易出现故障而导致电子设备无法正常工作。
现有电磁屏蔽封装多采用模组类封装结构，产品整体的封装费用较高，结构复杂。如中国专利申请，申请号201510587907.7，申请日2017年10月27日，公开了一种电磁屏蔽封装方法及其封装结构，所述结构包括基板，所述基板正面贴装有射频芯片和多个电子器件，所述射频芯片和多个电子器件上覆盖有一层干膜，所述射频芯片和多个电子器件周围的干膜区域通过曝光显影开设有填充槽，所述填充槽内设置有金属填料，所述干膜和金属填料上表面设置有一层金属层。此发明一种电磁屏蔽封装方法及其封装结构，解决了传统工艺中包封和镭射开槽存在的缺陷问题。如上述封装结构，封装结构复杂，产品的整体成本较高，其他现有的电磁屏蔽罩多采用单步装片的方式，置于芯片上，产品的自动化作业性不高。
发明内容
1.要解决的技术问题
针对现有技术中存在的现有电磁屏蔽罩多采用单步装片的方式，封装结构复杂，产品的整体成本较高的问题，本发明提供一种电磁屏蔽封装结构及制作方法，它结构简单，制作时候自动化程度高，成本低，且设置有多层金属镀层，可以进一步降低干扰。
2.技术方案
本发明的目的通过以下技术方案实现：
一种电磁屏蔽封装结构，包括基板框架，基板框架由第一框架和第二框架组成，第一框架和第二框架粘结合，基板上设置有芯片，芯片与正面引脚连接，包封层覆盖在第一框架和芯片上，不覆盖第二框架所在位置，包封层和第二框架所在上方依次设置有整体覆盖的蒸镀层和屏蔽层，基板框架背面引脚设置有背面镀层。
更进一步的，所述的屏蔽层外还设置有保护层。
一种电磁屏蔽封装结构制作方法，步骤如下，
取一块基板，经过蚀刻形成正面引脚及外引脚，在管脚上电镀金属，形成第一框架；
再取一块基板，进行蚀刻或切割，形成第二框架，第二框架形状为芯片外围的形状；
将第一框架和第二框架结合；
将芯片装于结合后的框架基岛上；
打线使正面引脚与芯片实现电性连接，包封、后固化，框架正面形成包封层；
在第二框架所在的位置上方进行切割，将第二框架正上方的包封层全部去除，露出第二框架，形成与切割区；
包封层以及第二框架上方的表面形成蒸镀层，蒸镀层覆盖整个包封层和第二框架上表面；
在蒸镀层表面设置屏蔽层；
框架背面引脚位置形成背面镀层；
最后切割形成单颗产品。
更进一步的，形成第一框架后，第一框架背面贴膜，在包封层后撕膜。
更进一步的，所述的膜为高温胶带。
更进一步的，第一框架和第二框架结合方式为，通过粘贴层结合，粘贴层为不导电胶。
更进一步的，第二框架所在的位置上方进行切割，将第二框架正上方的包封层全部去除后，继续部分厚度的第二框架。
更进一步的，所述的蒸镀层为钛层。
更进一步的，在屏蔽层外还设置一层保护层，所述的保护层为钛镍银保护层。
更进一步的，背面镀层为锡层。
3.有益效果
本发明在设置第二框架，形成一个可以独立覆盖单个芯片的屏蔽层，通过先设置第二框架结合后续一层又一层的屏蔽和保护层，有效保证了单个封装的屏蔽效果，且结构简单，工艺可控，可靠性更好。
附图说明
图1为本发明的第一框架结构示意图；
图2为本发明的粘合第二框架后结构示意图；
图3为本发明的装片后结构示意图；
图4为本发明的打线后结构示意图；
图5为本发明的包封后结构示意图；
图6为本发明的预切割后结构示意图；
图7为本发明的增加蒸镀后结构示意图；
图8为本发明的增加屏蔽层后结构示意图；
图9为本发明的增加保护层后结构示意图；
图10为本发明的管脚镀锡后结构示意图；
图11为本发明的切割后结构示意图。
图中标号说明：1、第一框架；2、粘贴层；3、第二框架；4、芯片；5、包封层；6、预切割区；7、蒸镀层；8、屏蔽层；9、保护层；10、背面镀层。
具体实施方式
下面结合说明书附图和具体的实施例，对本发明作详细描述。
实施例1
由于上述结构复杂，我方设计了相应的一种电磁屏蔽封装结构和对应的制造方法。
如图1首先取一块基板，本实施例为铜基板，经过蚀刻形成正面引脚及外引脚，在管脚上电镀银、金等金属便于打线作业；通过上述的步骤为正常的常规安装芯片前制作框架的步骤，此步骤形成第一框架1；第一框架1背面贴膜，如可以设置有高温胶带，进行保护，防止后续工艺对芯片产生影响。
再取一块基板，进行蚀刻或切割，形成的框架大小为每一个芯片外围的形状，目的是为了后续形成一个可以方便后续屏蔽安装的结构，类似于一个单条框架，如图2所示形成的一个第二框架3，通过粘贴层2，将第一框架1和第二框架3粘合，粘贴层2为不导电胶，利用不导电胶将框第一框架1与第二框架3粘合形成整体框架，后续的描述直接框架来描述整体框架。
如图3所示，将芯片4装于框架基岛上，具体的可以通过利用不导电胶或导电胶进行安装，通过刷胶、安装芯片后固化，使芯片4固定在框架上，此工艺步骤为常规现有技术的步骤，在此不多做赘述。
如图4、5所示，通过后续步骤打线使管脚与芯片实现电性连接，包封、后固化、撕膜（贴有膜的情况），正面框架进行包封，正面形成包封层5，形成包封后的框架。此工艺步骤为常规现有技术的步骤，在此不多做赘述。
如图6所示，在第二框架3所在的位置进行切割，将第二框架3正上方的包封层全部去除，露出第二框架3，更进一步的，可以继续去除一部分第二框架3，保留一定厚度的第二框架3，本实施例如图所示，可以割塑封体正面至第二框架3的二分之一厚度，具体的根据需求进行选择，至少要保证第二框架3的强度以及连接性能，以备后续工艺的工作，形成与切割区6，从截面看为一个在第二框架3上竖直的空间。这里的去除可以用机械切割的方式进行，也可以用其他合适的方式进行。
如图7所示，利用蒸镀的方法在包封层5表面形成蒸镀层7，蒸镀层7覆盖整个包封层5，以及第二框架2的上层，整个框架的上层都是被蒸镀层7覆盖，蒸镀层7为钛层，将钛等材料镀于塑封体面，提高塑封体与屏蔽材料的结合。
如图8所示，在蒸镀层7表面设置屏蔽层8，具体的方案可以利用热浸镀屏蔽材料的方法将屏蔽材料镀在蒸镀层7表面，起到真正屏蔽的作用。屏蔽材料只要是现有技术中可以进行电磁屏蔽的材料都可以，如金属层，或者其他形式的屏蔽材料。
优选的，如图9所示，在屏蔽层8外再设置一层保护层9，如通过蒸镀钛镍银钛保护层，避免屏蔽材料受外界影响而破坏，降低屏蔽效果。
如图10所示，在框架背面引脚位置电镀锡，背面引脚形成背面镀层10，背面镀层10防止管脚氧化，同时提高产品的焊接牢度。
最后如11所示，切割形成单颗产品。结构相对简单，提高产品的作业性，降低成本；多层金属镀层，进一步降低干扰。
本方案通过设置第二框架3，形成一个可以独立覆盖单个芯片的屏蔽层，通过先设置第二框架3结合后续一层层的屏蔽和保护层，有效保证了单个封装的屏蔽效果，且结构简单，工艺可控，可靠性更好。
通过上述方法形成了对应的电磁屏蔽封装结构，结构如下，基板框架由第一框架1和第二框架3组成，第二框架3形状为芯片切割形状，第一框架1和第二框架3粘合，基板上设置有芯片4，芯片4与正面引脚连接，包封层5覆盖在第一框架和芯片上，不覆盖第二框架3所在位置，包封层5和第二框架3所在上方依次设置有整体覆盖的蒸镀层7、屏蔽层8。基板框架背面引脚设置有背面镀层10。优选的屏蔽层8外还设置有一层保护层9，避免屏蔽材料受外界影响而破坏，降低屏蔽效果。
以上示意性地对本发明创造及其实施方式进行了描述，该描述没有限制性，在不背离本发明的精神或者基本特征的情况下，能够以其他的具体形式实现本发明。附图中所示的也只是本发明创造的实施方式之一，实际的结构并不局限于此，权利要求中的任何附图标记不应限制所涉及的权利要求。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。此外，“包括”一词不排除其他元件或步骤，在元件前的“一个”一词不排除包括“多个”该元件。产品权利要求中陈述的多个元件也可以由一个元件通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
Claims (10)
1.一种电磁屏蔽封装结构，其特征在于，包括基板框架，基板框架由第一框架和第二框架组成，第一框架和第二框架粘结合，基板上设置有芯片，芯片与正面引脚连接，包封层覆盖在第一框架和芯片上，不覆盖第二框架所在位置，包封层和第二框架所在上方依次设置有整体覆盖的蒸镀层和屏蔽层，基板框架背面引脚设置有背面镀层。
2.根据权利要求1所述的一种电磁屏蔽封装结构，其特征在于，所述的屏蔽层外还设置有保护层。
3.一种电磁屏蔽封装结构制作方法，步骤如下，
取一块基板，经过蚀刻形成正面引脚及外引脚，在管脚上电镀金属，形成第一框架；
再取一块基板，进行蚀刻或切割，形成第二框架，第二框架形状为芯片外围的形状；
将第一框架和第二框架结合；
将芯片装于结合后的框架基岛上；
打线使正面引脚与芯片实现电性连接，包封、后固化，框架正面形成包封层；
在第二框架所在的位置上方进行切割，将第二框架正上方的包封层全部去除，露出第二框架，形成与切割区；
包封层以及第二框架上方的表面形成蒸镀层，蒸镀层覆盖整个包封层和第二框架上表面；
在蒸镀层表面设置屏蔽层；
框架背面引脚位置形成背面镀层；
最后切割形成单颗产品。
4.根据权利要求3所述的一种电磁屏蔽封装结构制作方法，其特征在于，形成第一框架后，第一框架背面贴膜，在包封层后撕膜。
5.根据权利要求4所述的一种电磁屏蔽封装结构制作方法，其特征在于，所述的膜为高温胶带。
6.根据权利要求3所述的一种电磁屏蔽封装结构制作方法，其特征在于，第一框架和第二框架结合方式为，通过粘贴层结合，粘贴层为不导电胶。
7.根据权利要求3所述的一种电磁屏蔽封装结构制作方法，其特征在于，第二框架所在的位置上方进行切割，将第二框架正上方的包封层全部去除后，继续部分厚度的第二框架。
8.根据权利要求3所述的一种电磁屏蔽封装结构制作方法，其特征在于，所述的蒸镀层为钛层。
9.根据权利要求3或7所述的一种电磁屏蔽封装结构制作方法，其特征在于，在屏蔽层外还设置一层保护层，所述的保护层为钛镍银保护层。
10.根据权利要求3所述的一种电磁屏蔽封装结构制作方法，其特征在于，背面镀层为锡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210941608.9A CN115000050B (zh) | 2022-08-08 | 2022-08-08 | 一种电磁屏蔽封装结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210941608.9A CN115000050B (zh) | 2022-08-08 | 2022-08-08 | 一种电磁屏蔽封装结构及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115000050A true CN115000050A (zh) | 2022-09-02 |
| CN115000050B CN115000050B (zh) | 2022-11-04 |
Family
ID=83022904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210941608.9A Active CN115000050B (zh) | 2022-08-08 | 2022-08-08 | 一种电磁屏蔽封装结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115000050B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115632046A (zh) * | 2022-12-07 | 2023-01-20 | 江苏长晶浦联功率半导体有限公司 | 一种芯片封装结构及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102779762A (zh) * | 2011-05-13 | 2012-11-14 | 夏普株式会社 | 制造半导体模块的方法以及半导体模块 |
| CN105070710A (zh) * | 2015-09-01 | 2015-11-18 | 苏州日月新半导体有限公司 | 集成电路封装体及其形成方法 |
| CN107424981A (zh) * | 2016-04-12 | 2017-12-01 | Tdk株式会社 | 电子电路模块以及其制造方法 |
-
2022
- 2022-08-08 CN CN202210941608.9A patent/CN115000050B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102779762A (zh) * | 2011-05-13 | 2012-11-14 | 夏普株式会社 | 制造半导体模块的方法以及半导体模块 |
| CN105070710A (zh) * | 2015-09-01 | 2015-11-18 | 苏州日月新半导体有限公司 | 集成电路封装体及其形成方法 |
| CN107424981A (zh) * | 2016-04-12 | 2017-12-01 | Tdk株式会社 | 电子电路模块以及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115632046A (zh) * | 2022-12-07 | 2023-01-20 | 江苏长晶浦联功率半导体有限公司 | 一种芯片封装结构及其制作方法 |
| CN115632046B (zh) * | 2022-12-07 | 2023-03-10 | 江苏长晶浦联功率半导体有限公司 | 一种芯片封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115000050B (zh) | 2022-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10074614B2 (en) | EMI/RFI shielding for semiconductor device packages | |
| US8614120B2 (en) | Semiconductor chip package and method of making same | |
| CN103400825B (zh) | 半导体封装件及其制造方法 | |
| US7190071B2 (en) | Semiconductor package and method for fabricating the same | |
| US8368185B2 (en) | Semiconductor device packages with electromagnetic interference shielding | |
| CN102074516B (zh) | 半导体元件封装及其制作方法 | |
| US6534849B1 (en) | Tape having implantable conductive lands for semiconductor packaging process and method for manufacturing the same | |
| US10957654B2 (en) | Semiconductor package and method of manufacturing the same | |
| US8053872B1 (en) | Integrated shield for a no-lead semiconductor device package | |
| US20160148861A1 (en) | First-packaged and later-etched three-dimensional flip-chip system-in-package structure and processing method therefor | |
| US20080315376A1 (en) | Conformal EMI shielding with enhanced reliability | |
| CN115000050B (zh) | 一种电磁屏蔽封装结构及制作方法 | |
| US20190371738A1 (en) | Segmented shielding using wirebonds | |
| KR100431307B1 (ko) | 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법 | |
| CN110890284A (zh) | 一种芯片堆叠封装结构及其工艺方法 | |
| TWI657552B (zh) | 晶片封裝以及複合型系統板 | |
| CN111048423A (zh) | 一种扇出封装结构的制备方法和扇出封装结构 | |
| CN110767630A (zh) | SiP模块电磁屏蔽方法 | |
| CN110690191A (zh) | 一种双面芯片封装结构及封装方法 | |
| CN103400768B (zh) | 先蚀后封三维系统级芯片正装封装结构及工艺方法 | |
| CN103400776B (zh) | 先蚀后封三维系统级芯片倒装封装结构及工艺方法 | |
| CN221304685U (zh) | 具有电磁屏蔽结构的晶圆、芯片以及半导体封装结构 | |
| US20240222308A1 (en) | Sensor packaging method and sensor package | |
| CN210575836U (zh) | 一种芯片堆叠封装结构 | |
| CN217641294U (zh) | 嵌入式封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |