CN107424981A - 电子电路模块以及其制造方法 - Google Patents

电子电路模块以及其制造方法 Download PDF

Info

Publication number
CN107424981A
CN107424981A CN201710236573.8A CN201710236573A CN107424981A CN 107424981 A CN107424981 A CN 107424981A CN 201710236573 A CN201710236573 A CN 201710236573A CN 107424981 A CN107424981 A CN 107424981A
Authority
CN
China
Prior art keywords
electronic circuit
circuit module
casting resin
metallic shield
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710236573.8A
Other languages
English (en)
Other versions
CN107424981B (zh
Inventor
铃木义弘
横泽友英
冈崎道隆
青木琢朗
胜俣正史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN107424981A publication Critical patent/CN107424981A/zh
Application granted granted Critical
Publication of CN107424981B publication Critical patent/CN107424981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明的目的在于提供一种容易而且切实地将被形成于铸模树脂的上表面的金属屏蔽连接于电源图形的电子电路模块，具备：基板(20)，具有电源图形(24)；电子部件(32)，被搭载于基板(20)的表面(21)；铸模树脂(40)，以埋入电子部件(32)的形式覆盖基板(20)的表面(21)；金属屏蔽(50)，覆盖铸模树脂(40)；贯通导体(60)，贯通铸模树脂(40)而设置并连接金属屏蔽(50)和电源图形(24)。根据本发明，因为金属屏蔽(50)和电源图形(24)通过贯通铸模树脂(40)的贯通导体(60)被连接，所以没有必要将连接用金属导体形成于电子电路模块的侧面，并且制造变得容易。而且，因为金属屏蔽(50)切实地被贯通导体(60)连接于电源图形(24)，所以对于连接可靠性来说也有大幅度提高。

Description

电子电路模块以及其制造方法
技术领域
本发明涉及电子电路模块以及其制造方法，特别是涉及铸模树脂的上表面被金属屏蔽覆盖的电子电路模块以及其制造方法。
背景技术
近年来，多个电子部件被模块化的电子电路模块正被广泛用于智能手机等电子设备。电子电路模块因为有在工作时辐射电磁噪音或受到外来噪音的影响的情况，所以为了抑制这个情况而会有由金属屏蔽来覆盖铸模树脂的表面的改善(参照专利文献1)。
为了正确地将金属屏蔽作为电磁屏蔽层来行使其功能而有必要将金属屏蔽连接于接地等电源图形。为此，对于现有的电子电路模块来说是用金属屏蔽覆盖电子电路模块的上表面以及侧面，通过将被形成于侧面的金属屏蔽连接于电源图形从而对金属屏蔽全体进行接地。
现有技术文献
专利文献
专利文献1：日本专利申请公开2010-225752号公报
发明内容
发明所要解决的技术问题
然而，将金属屏蔽形成于电子电路模块的侧面并不一定就这么容易，并且会有所为成为制造成本增加的原因的问题。而且，侧面的金属屏蔽与电源图形的连接因为是通过用金属屏蔽覆盖露出于基板侧面的薄的接地配线来达成的，所以还会有连接可靠性变得不充分的担忧。
因此，本发明的目的在于提供一种能够容易而且切实地将被形成于铸模树脂上表面的金属屏蔽连接于电源图形的电子电路模块以及其制造方法。
解决技术问题的手段
本发明所涉及的电子电路模块的特征在于：具备：基板，具有电源图形；电子部件，被搭载于所述基板的表面；铸模树脂，以埋入所述电子部件的形式覆盖所述基板的所述表面；金属屏蔽，覆盖所述铸模树脂；贯通导体，贯通所述铸模树脂而设置并连接所述金属屏蔽和所述电源图形。
根据本发明，因为金属屏蔽和电源图形通过贯通铸模树脂的贯通导体被连接，所以没有必要将连接用金属导体形成于电子电路模块的侧面，并且制造变得容易。而且，因为金属屏蔽切实地被贯通导体连接于电源图形，所以对于连接可靠性来说也有大幅度提高。
在本发明中，所述贯通导体优选以在俯视图中包围所述电子部件的形式被设置多个。由此，就能够屏蔽从电子部件辐射出来的电磁噪音或入射到电子部件的外来噪音。
在本发明中，所述贯通导体优选露出于所述铸模树脂的侧面。由此，露出于侧面的贯通导体成作为侧面电磁屏蔽层行使其功能。另外，在从集合基板取多个电子电路模块的情况下，因为1个贯通导体成为被2个以上电子电路模块共有，所以能够对于电子电路模块的平面尺寸进行小型化。
在本发明中，所述金属屏蔽也可以覆盖所述铸模树脂的上表面的整个面。由此，能够提高在上表面侧的电磁屏蔽效应。或者，在所述金属屏蔽上也可以设置使所述铸模树脂的上表面露出的开口部。由此，因为包含于铸模树脂中的水分在回流焊时通过开口部被释放出来，所以能够提高产品的可靠性。
在本发明中，所述金属屏蔽也可以被选择性地设置于覆盖所述电子部件的位置。由此，电磁屏蔽层不需要的地方被薄型化并且金属屏蔽与其他电子部件的短路也变得难以发生。
本发明所涉及的电子电路模块还可以进一步具备：金属导体，覆盖所述铸模树脂而设置并与所述金属屏蔽绝缘分离；其他的贯通导体，贯通所述铸模树脂而设置并被连接于所述金属导体。由此，因为能够将不同的电位提供给金属屏蔽和金属导体，所以能够例如将金属导体作为天线辐射导体来进行利用。
在本发明中，所述电源图形被设置于所述基板的所述表面，所述贯通导体的底部优选与所述电源图形的上表面相接。由此，因为贯通孔不贯通基板，所以由于贯通导体的存在而基板背面的可利用的面积也不会减少。
在本发明中，所述金属屏蔽优选其所述铸模树脂侧的表面被粗糙化。由此，能够提高金属屏蔽与铸模树脂的紧密附着性。
本发明所涉及的电子电路模块优选进一步具备被埋入到所述基板的半导体芯片。由此，能够提供一种更高性能的电子电路模块。
本发明所涉及的电子电路模块的制造方法的特征在于：具备：第1工序，将电子部件搭载于具有电源图形的集合基板的表面；第2工序，以埋入所述电子部件的形式用铸模树脂覆盖所述集合基板的所述表面并且用金属屏蔽覆盖所述铸模树脂的上表面；第3工序，通过将贯通孔形成于所述铸模树脂从而使所述电源图形露出；第4工序，通过将贯通导体形成于所述贯通孔的内部从而连接所述金属屏蔽和所述电源图形；第5工序，通过切断所述集合基板从而对电子电路模块进行单片化。
根据本发明，因为金属屏蔽和电源图形被贯通铸模树脂的贯通导体连接，所以没有必要将连接用的金属导体形成于电子电路模块的侧面，并且制造变得容易。而且，因为金属屏蔽由贯通导体而被切实地连接于电源图形，所以对于连接可靠性来说也有大幅度提高。
在本发明中，所述第2工序优选通过将树脂和金属箔导入到模具的空腔从而同时形成所述铸模树脂和所述金属屏蔽。由此，因为没有必要以其他的途径来形成金属屏蔽，所以能够削减制造工序数。
在此情况下，所述金属箔优选其与所述树脂相接触的一侧的表面被粗糙化。由此，因为被粗糙化了的金属箔的表面形状被转移复制到铸模树脂的表面，所以能够确保高度紧密附着性。
进一步在此情况下，在进行了所述第2工序之后并在进行所述第4工序之前进一步具备暂且除去所述金属屏蔽的工序，在所述第4工序中优选通过进行镀敷加工从而将所述贯通导体形成于所述贯通孔的内部，与此同时再次将金属屏蔽形成于所述铸模树脂的所述上表面。由此，即使是在将规定的开口部形成于金属屏蔽的情况下，对金属屏蔽进行图形化的工序也变得不再需要。例如，如果在所述第4工序中以所述金属屏蔽不被形成于所述铸模树脂的所述上表面的一部分的形式选择性地进行镀敷加工，则不用对金属屏蔽进行图形化，并且能够将规定的开口部形成于金属屏蔽。
本发明所涉及的电子电路模块的制造方法可以进一步具备通过除去所述金属屏蔽的一部分从而使所述铸模树脂的所述上表面的一部分露出的工序。由此，因为包含于铸模树脂中的水分在回流焊时通过开口部被释放出来，所以能够提高产品的可靠性。
在本发明中，所述电源图形被形成于所述集合基板的所述表面，在所述第3工序中优选使所述电源图形的上表面露出。由此，因为贯通孔不到达基板，所以不会减少基板背面的可利用的面积。
在所述第5工序中，优选在分割所述贯通孔的位置切断所述集合基板。由此，因为变成1个贯通导体成为被2个以上电子电路模块共有，所以能够对于电子电路模块的平面尺寸进行小型化。
发明效果
根据本发明，能够容易而且切实地将被形成于铸模树脂的上表面的金属屏蔽连接于电源图形。
附图说明
图1是表示本发明的第1实施方式所涉及的电子电路模块11的外观的大致立体图。
图2是电子电路模块11的顶面图。
图3是电子电路模块11的底面图。
图4是电子电路模块11的侧面图。
图5是沿着图2所表示的A-A线的截面图。
图6是图5所表示的区域B的放大图。
图7是为了说明电子电路模块11的制造方法的工序图。
图8是为了说明电子电路模块11的制造方法的工序图。
图9是为了说明电子电路模块11的制造方法的工序图。
图10是为了说明电子电路模块11的制造方法的工序图。
图11是为了说明电子电路模块11的制造方法的工序图。
图12是为了说明电子电路模块11的制造方法的工序图。
图13是表示本发明的第2实施方式所涉及的电子电路模块12的外观的大致立体图。
图14是电子电路模块12的截面图。
图15是为了说明电子电路模块12的制造方法的工序图。
图16是为了说明电子电路模块12的制造方法的工序图。
图17是为了说明电子电路模块12的制造方法的工序图。
图18是表示本发明的第3实施方式所涉及的电子电路模块13的外观的大致立体图。
图19是电子电路模块13的截面图。
图20是表示本发明的第4实施方式所涉及的电子电路模块14的外观的大致立体图。
图21是电子电路模块14的截面图。
图22是表示本发明的第5实施方式所涉及的电子电路模块15的外观的大致立体图。
图23是电子电路模块15的截面图。
具体实施方式
以下是参照附图并就本发明的优选的实施方式进行详细说明。
＜第1实施方式＞
图1是表示本发明的第1实施方式所涉及的电子电路模块11外观的大致立体图。另外，图2～图4分别是电子电路模块11的顶面图、底面图以及侧面图，图5是沿着图2所表示的A-A线的截面图。
如图1～图5所示，本实施方式所涉及的电子电路模块11具备半导体芯片31被埋入的基板20、被搭载于基板20的多个电子部件32、以埋入电子部件32的形式覆盖基板20的表面的铸模树脂40、覆盖铸模树脂40的上表面的金属屏蔽50。虽然没有特其他的限定，但是电子电路模块11的x方向上的长度大约为6mm，y方向上的宽度大约为3mm，z方向上的高度大约为1mm。
基板20为半导体芯片31被埋入到内部的多层电路基板，在其表面21上形成多个焊盘图形23以及多个电源图形(内层可称为连接盘)24。在本发明中，将半导体芯片31埋入到基板20并不是必须的，但是能够通过内藏半导体芯片31来提供一种高性能的电子电路模块。例如，本发明所涉及的电子电路模块11如果是电源控制模块的话，则作为半导体芯片31使用的电源控制器。半导体芯片31优选使用厚度为100μm以下并被薄型化了的芯片。
焊盘图形23是为了与电子部件32相连接的内部电极，两者是通过没有图示的焊料被电连接并且被机械连接。作为电子部件32例如可以列举电容器和线圈等被动元件。焊盘图形23通过被形成于基板20的没有图示的内部配线也被连接于半导体芯片31。电源图形24在俯视图中(从z方向来看)是被设置于基板20的外周部，并且被连接于后面所述的贯通导体60。电源图形24是典型的提供接地电位的接地图形，但如果是提供固定电位的图形的话则并不限定于接地图形。
在基板20的背面22上设置多个外部端子25,26。外部端子25例如是信号的输出输入端子，并且如图3所示被排列于基板20的背面22的中央部。另外，外部端子26例如是接地端子，并且如图3所示以围绕外部端子25的形式被排列于基板20的背面22的外周部。在实际使用时，电子电路模块11被安装于没有图示的母板等，母板上的端子电极和电子电路模块11的外部端子25,26被电连接。
铸模树脂40是通过以埋入电子部件32的形式覆盖基板20的表面21而设置的。在本实施方式中，多个贯通孔41在俯视图中是沿着电子电路模块11的外周部被设置于铸模树脂40，在其底部露出电源图形24。如后面所述因为贯通孔41被2个电子电路模块11共有所以对于最终产品来说贯通孔41的内壁不闭合，且向电子电路模块11的侧面开放。因此，在本发明中所谓“贯通孔”并不限定于持有闭合的内壁的筒状体，也可以是通过在z方向上削除铸模树脂40从而连结铸模树脂40的上表面和下表面的缺口。
在贯通孔41的内壁上形成贯通导体60。由此，贯通导体60的底部与电源图形24的上表面相接触，并且成为两者被电连接。另外，在本实施方式中因为铸模树脂40的贯通孔41向侧面开放，所以成为贯通导体60也露出于铸模树脂40的侧面。如图1以及图2所示，贯通导体60以规定间隔被排列于电子电路模块11的侧面，由此作为在侧面方向上的电磁屏蔽来行使其功能。贯通导体60的排列间距，也可以对应于本实施方式所涉及的电子电路模块11进行处理的信号或者电源的频率来决定。总之，可以以能够屏蔽对应于电子电路模块11进行处理的信号或者电源的频率的电磁噪音的间距来排列贯通导体60。
铸模树脂40的上表面被由铜等构成的金属屏蔽50覆盖。金属屏蔽50因为是通过多个贯通导体60被连接于电源图形24，所以提供固定电位(例如接地电位)，并且由此而作为上表面方向上的电磁屏蔽来行使其功能。在本实施方式中，铸模树脂40的整个上表面被金属屏蔽50覆盖，由此就提高了屏蔽效果。
就这样本实施方式所涉及的电子电路模块11因为金属屏蔽50对于上表面方向来说是作为电磁屏蔽来行使其功能且多个贯通导体60对于侧面方向来说是作为电磁屏蔽来行使其功能，所以能够获得一种与铸模树脂40的全体被金属屏蔽盒覆盖的情况相同的状态。由此，有效地屏蔽辐射噪音以及外来噪音成为可能。而且，贯通导体60因为被连接于被形成于基板20表面21的电源图形24，所以谋求与基板20的侧面部分连接的情况不同，发生连接不良等的可能性基本上没有。
图6是图5所表示的区域B的放大图。如图6所示，在本实施方式中金属屏蔽50的下表面51与上表面52的表面性质是不同的。具体地来说相对于金属屏蔽50的上表面52具有比较平坦的表面性质，与铸模树脂40相接触的下表面51相对被粗糙化。于是，被粗糙化的下表面51的表面性质被转移复制到铸模树脂40的上表面，由此就提高了两者的紧密附着性。如此结构是取决于后面所述的制造方法。
接着，就本实施方式所涉及的电子电路模块11的制造方法作如下说明。
图7～图12是为了说明本实施方式所涉及的电子电路模块11的制造方法的工序图。
首先，如图7所示准备多个半导体芯片31被埋入的集合基板20A。在集合基板20A的表面21上形成焊盘图形23以及电源图形24。另外，在集合基板20A的背面22上形成外部端子25,26。还有，图7所表示的虚线C是指在之后的切割工序中应该被切断的部分。如图7所示，被形成于集合基板20A表面21的电源图形24在俯视图中是被设置于与虚线C相重叠的位置。
接着，如图8所示以被连接于焊盘图形23的形式将多个电子部件32搭载于集合基板20A的表面21。具体地来说可以在将焊料提供给焊盘图形23上之后搭载电子部件32并通过回流焊从而将电子部件32连接于焊盘图形23。
接着，如图9所示以埋入电子部件32的形式用铸模树脂40覆盖集合基板20A的表面21并且用金属屏蔽50覆盖铸模树脂40的上表面。具体地来说优选将树脂和金属箔导入到没有图示的模具的空腔，通过以模具的形状进行铸模成形从而同时形成铸模树脂40和金属屏蔽50。根据该方法，因为没有必要以其他的途径来形成金属屏蔽50，所以能够削减制造工序。
在此情况下，所使用的金属箔优选其与树脂相接触的一侧的表面被粗糙化。由此，因为金属箔的表面性质被转移复制到软化了的树脂，所以就如用图6来进行说明的那样能够获得高紧密附着性。而且，为了对铸模树脂40进行粗糙化的专门工序也不再需要。但是，在本发明中同时形成铸模树脂40和金属屏蔽50并不是必须的，即使在形成了铸模树脂40之后以其他的途径来将金属屏蔽50形成于铸模树脂40上表面也是可以的。
接着，如图10所示通过将贯通孔41形成于铸模树脂40从而使电源图形24露出。对于贯通孔41的形成方法来说并没有特其他的限定，可以使用激光加工法或钻头加工法。在使用激光加工法的情况下，可以通过除去应该形成贯通孔41的位置的金属屏蔽50从而使铸模树脂40的上表面露出并且通过将激光束照射于该部分从而形成贯通孔41。对于激光加工法来说因为电源图形24是作为阻挡来行使其功能，所以会有所谓在控制性方面表现优异的优点。另外，在使用钻头加工法的情况下，可以在钻头前端接触到电源图形24的时间点就使钻头停止下降。钻头加工具有所谓能够以短时间来形成多个贯通孔41的优点。
接着，如图11所示通过进行镀敷加工从而将贯通导体60形成于贯通孔41的内部。此时，也在金属屏蔽50的上表面镀敷成膜。如同以上所述因为电源图形24露出于贯通孔41的底部，所以贯通导体60成为电连接电源图形24和金属屏蔽50。但是，贯通导体60的形成方法并不限定于镀敷法。
然后，如果如图12所示沿着与虚线C相一致的切割线D切断集合基板20A的话则能够取出被单片化了的多个电子电路模块11。在本实施方式中，因为贯通孔41是沿着切割线D进行排列，所以如果沿着切割线D切断集合基板20A的话则1个贯通导体60倍分割成2个，并变成这2个分别属于互相邻接的电子电路模块11。由此，因为铸模树脂40的侧面被有效利用，所以电子电路模块11的平面尺寸能够被小型化。
这样，根据本实施方式所涉及的电子电路模块11的制造方法，如果通过切断集合基板20A来对电子电路模块11进行单片化，则主要工序就结束了，之后就没有必要相对于切断面即侧面进行导体的形成等追加工序。为此，与将连接用导体形成于侧面的现有方法相比较相对简化制造工序成为可能。
如以上所述，本实施方式所涉及的电子电路模块11因为是通过在z方向上贯通铸模树脂40进行设置的贯通导体60来连接电源图形24和金属屏蔽50，两者的连接可靠性被提高，并且因为没有必要相对于由切割产生的切断面形成导体，所以能够简化制造工序。
而且，在本实施方式中因为铸模树脂40的侧面被多个贯通导体60包围，所以相对于被铸模树脂40覆盖的所有电子部件32实施电磁屏蔽成为可能。再有，在本实施方式中因为贯通孔41不贯通基板20，所以有效地利用基板20的背面22成为可能。
＜第2实施方式＞
图13是表示本发明的第2实施方式所涉及的电子电路模块12的外观的大致立体图。另外，图14是电子电路模块12的截面图。
如图13以及图14所示，本实施方式所涉及的电子电路模块12在多个开口部53被形成于金属屏蔽50这一点上与第1实施方式所涉及的电子电路模块11不同。对于其他结构来说因为与第1实施方式所涉及的电子电路模块11相同，所以将相同符号标注于相同要素，并省略重复的说明。
被设置于金属屏蔽50的开口部53在x方向以及y方向上被有规则地排列，在该部分上铸模树脂40的上表面露出。由此，因为被包含于铸模树脂40中的水分从开口部53被释放到外部，所以防止由在回流焊时的水分的膨胀引起的可靠性降低成为可能。开口部53的数量根据大小以及排列方法并没有特其他的限定，可以以不损害由金属屏蔽50起到的电磁屏蔽效应的形式考虑作为对象的频带来做任意设计。例如，对应于应该进行屏蔽的频带既可以在每个区域对开口部53数量、大小、间距进行最适化，也可以根据开口部53的形状以及布局构成表示产品编号或批次编号的二维码。在图13所表示的例子中，通过仅仅扩大1个位于左下角部的开口部53的尺寸从而将其作为方向性标记来进行利用。
图15是为了说明本实施方式所涉及的电子电路模块12的制造方法一个例子的工序图。在本例中，在结束了用图7～图11来进行说明的各个工序之后如图15所示通过对金属屏蔽50进行图形化并形成开口部53，从而使铸模树脂40的上表面的一部分露出。金属屏蔽50的图形化能够按照光刻法来进行。由此，就能够形成持有任意数量、位置、形状的开口部53。
图16以及图17是为了说明本实施方式所涉及的电子电路模块12的制造方法的其他的例子的工序图。在本例中，在结束了用图7～图9来进行说明的各个工序之后如图16所示暂且完全除去金属屏蔽50。作为金属屏蔽50的除去方法例如能够采用使用了酸的湿法蚀刻等。由此，金属屏蔽50暂且变成全无，但是因为金属屏蔽50的被粗糙化的下表面51的表面性质被转移复制到铸模树脂40的上表面，所以铸模树脂40的上表面成为被极其高密度地粗糙化的状态。
接着，通过将贯通孔41形成于铸模树脂40从而使电源图形24露出。本工序就如同用图10来进行说明的那样能够使用激光加工法或钻头加工法。还有，与以上所述工序相反先形成贯通孔41然后在除去金属屏蔽50也是可以的。
接着，如图17所示以在应该形成开口部53的地方形成掩模54的状态进行镀敷加工。由此，在贯通导体60被形成于贯通孔41内部的同时金属屏蔽50a再次被形成于铸模树脂40的上表面。根据该方法，因为由掩模54而被选择性地镀敷加工，所以之后省略对金属屏蔽50a进行图形化的工序成为可能。而且，被再次形成的金属屏蔽50a因为是被形成于被高密度地粗糙化的铸模树脂40的上表面，所以与最初形成的金属屏蔽50相同相对于铸模树脂40能够获得极其高的紧密附着性。
＜第3实施方式＞
图18是表示本发明的第3实施方式所涉及的电子电路模块13的外观的大致立体图。另外，图19是电子电路模块13的截面图。
如图18以及图19所示，本实施方式所涉及的电子电路模块13在贯通导体60不露出于树脂40的侧面并且在俯视图中以包围规定区域E的形式被设置多个这一点上与第2实施方式所涉及的电子电路模块12不同。对于其他结构来说因为与第2实施方式所涉及的电子电路模块12相同，所以将相同符号标注于相同要素，并省略重复的说明。
在本实施方式中，规定区域E在俯视图中是位于基板20的大致中央部。该区域E为强烈接受成为噪音源的或者外来噪音的影响的电子部件32a被搭载的区域。于是，因为在俯视图中电子部件32a被多个贯通导体60包围并且电子部件32a的上方被金属屏蔽50覆盖，所以能够正确地屏蔽强烈接受成为噪音源的或者外来噪音的影响的电子部件32a。其他的电子部件32b位于区域E的外部，因此，没有被贯通导体60包围。
就这样在本发明中由贯通导体60来包围所有电子部件32a,32b并不是必须的，即使由贯通导体60来仅仅包围应该进行屏蔽的特定的电子部件32a也是可以的。另外，在本发明中贯通导体60露出于铸模树脂40的侧面也不是必须的，如本实施方式那样如果是贯通导体60不露出于铸模树脂40侧面的结构的话则因为没有必要在切割工序中切断贯通导体60，所以也会有所谓切割条件被缓和的优点。
另外，在图18所表示的例子中，在区域E中开口部53没有被设置于金属屏蔽50，由此就提高了屏蔽效果。另外，在区域E的外部多个开口部53被设置于金属屏蔽50，由此就促进了在回流焊时的水分的释放。
＜第4实施方式＞
图20是表示本发明的第4实施方式所涉及的电子电路模块14的外观的大致立体图。另外，图21是电子电路模块14的截面图。
如图20以及图21所示，本实施方式所涉及的电子电路模块14在金属屏蔽50被选择性地设置于区域E这一点上与第3实施方式所涉及的电子电路模块13不同。对于其他结构来说因为与第3实施方式所涉及的电子电路模块13相同，所以将相同符号标注于相同要素，并省略重复的说明。
在本实施方式中，在俯视图中位于区域E的外部的区域F为不需要电磁屏蔽的区域，在该区域F中金属屏蔽50被削除。就这样金属屏蔽50被形成于铸模树脂40的上表面的全部区域并不是必须的，即使被选择性地设置于覆盖应该进行屏蔽的特定电子部件32a的位置也是可以的。在此情况下，能够对区域F中的电子电路模块14的高度进行薄型化并且金属屏蔽50与其他电子部件的短路也变得难以发生。另外，因为在切割工序中没有必要切断金属屏蔽50以及贯通导体60，所以会有所谓切割条件被更加缓和的优点。再有，在区域F因为铸模树脂40的上表面完全露出，所以包含于铸模树脂40中的水分在回流焊时容易被释放到外部。
＜第5实施方式＞
图22是表示本发明的第5实施方式所涉及的电子电路模块15的外观的大致立体图。另外，图23是电子电路模块15的截面图。
如图22以及图23所示，本实施方式所涉及的电子电路模块15是在铸模树脂40的上表面中，金属屏蔽50被设置于区域G，并且与金属屏蔽50相绝缘隔离的金属导体55被设置于其他的区域H。金属导体55通过其他的贯通导体61被连接于配线图形27。对于其他结构来说因为与第1实施方式所涉及的电子电路模块11相同，所以将相同符号标注于相同要素，并且省略重复的说明。
金属导体55例如是天线的辐射导体。在此情况下，配线图形27以及贯通导体61构成被连接于没有图示的天线电路的供电图形。如此结构能够通过对金属屏蔽50的一部分进行图形化来获得。就这样对被设置于铸模树脂40的上表面的金属屏蔽50的一部分实施电分离，即使将将此运用于天线的辐射导体等其他的用途也是可以的。
以上已就本发明的优选的实施方式作了说明，但是本发明并不限定于以上所述的实施方式，只要是在不脱离本发明的宗旨的范围内各种各样的变更都是可能的，毋庸置疑那些变更也包含于本发明的范围内。
例如，以上所述的各个实施方式所涉及的电子电路模块哪一个都具备多个贯通导体60，但是在本发明中这一点并不是必须的，如果侧面方向的屏蔽效果不需要，可以使用单一贯通导体60来电连接金属屏蔽50和电源图形24。
符号说明
11～15.电子电路模块
20.基板
20A.集合基板
21.基板的表面
22.基板的背面
23.焊盘图形
24.电源图形
25,26.外部端子
27.配线图形
31.半导体芯片
32,32a,32b.电子部件
40.铸模树脂
41.贯通孔
50,50a.金属屏蔽
51.金属屏蔽的下表面
52.金属屏蔽的上表面
53.开口部
54.掩模
55.金属导体
60,61.贯通导体

Claims (18)

1.一种电子电路模块，其特征在于：
具备：
基板，具有电源图形；
电子部件，被搭载于所述基板的表面；
铸模树脂，以埋入所述电子部件的形式覆盖所述基板的所述表面；
金属屏蔽，覆盖所述铸模树脂；及
贯通导体，贯通所述铸模树脂而设置并连接所述金属屏蔽和所述电源图形。
2.如权利要求1所述的电子电路模块，其特征在于：
所述贯通导体以在俯视时包围所述电子部件的形式被设置多个。
3.如权利要求1所述的电子电路模块，其特征在于：
所述贯通导体露出于所述铸模树脂的侧面。
4.如权利要求1所述的电子电路模块，其特征在于：
所述金属屏蔽覆盖所述铸模树脂的上表面的整个面。
5.如权利要求1所述的电子电路模块，其特征在于：
在所述金属屏蔽上设置使所述铸模树脂的上表面露出的开口部。
6.如权利要求2所述的电子电路模块，其特征在于：
所述金属屏蔽被选择性地设置于覆盖所述电子部件的位置。
7.如权利要求1所述的电子电路模块，其特征在于：
进一步具备：
金属导体，覆盖所述铸模树脂而设置并与所述金属屏蔽相绝缘分离；
其他的贯通导体，贯通所述铸模树脂而设置并被连接于所述金属导体。
8.如权利要求1所述的电子电路模块，其特征在于：
所述电源图形被设置于所述基板的所述表面，所述贯通导体的底部与所述电源图形的上表面相接。
9.如权利要求1所述的电子电路模块，其特征在于：
所述金属屏蔽的所述铸模树脂侧的表面被粗糙化。
10.如权利要求1所述的电子电路模块，其特征在于：
进一步具备被埋入到所述基板的半导体芯片。
11.一种电子电路模块的制造方法，其特征在于：
具备：
第1工序，将电子部件搭载于具有电源图形的集合基板的表面；
第2工序，以埋入所述电子部件的形式用铸模树脂覆盖所述集合基板的所述表面并且用金属屏蔽覆盖所述铸模树脂的上表面；
第3工序，通过将贯通孔形成于所述铸模树脂从而使所述电源图形露出；
第4工序，通过将贯通导体形成于所述贯通孔的内部从而连接所述金属屏蔽和所述电源图形；及
第5工序，通过切断所述集合基板从而对电子电路模块进行单片化。
12.如权利要求11所述的电子电路模块的制造方法，其特征在于：
所述第2工序通过将树脂和金属箔导入到模具的空腔从而同时形成所述铸模树脂和所述金属屏蔽。
13.如权利要求12所述的电子电路模块的制造方法，其特征在于：
所述金属箔的与所述树脂相接的一侧的表面被粗糙化。
14.如权利要求13所述的电子电路模块的制造方法，其特征在于：
在进行了所述第2工序之后且进行所述第4工序之前进一步具备暂且除去所述金属屏蔽的工序，
在所述第4工序中通过进行镀敷加工从而将所述贯通导体形成于所述贯通孔的内部，与此同时再次将金属屏蔽形成于所述铸模树脂的所述上表面。
15.如权利要求14所述的电子电路模块的制造方法，其特征在于：
在所述第4工序中以所述金属屏蔽不被形成于所述铸模树脂的所述上表面的一部分的形式选择性地进行镀敷加工。
16.如权利要求11所述的电子电路模块的制造方法，其特征在于：
进一步具备通过除去所述金属屏蔽的一部分从而使所述铸模树脂的所述上表面的一部分露出的工序。
17.如权利要求11所述的电子电路模块的制造方法，其特征在于：
所述电源图形被形成于所述集合基板的所述表面，在所述第3工序中使所述电源图形的上表面露出。
18.如权利要求11～17中任意一项所述的电子电路模块的制造方法，其特征在于：
在所述第5工序中，在分割所述贯通孔的位置切断所述集合基板。
CN201710236573.8A 2016-04-12 2017-04-12 电子电路模块以及其制造方法 Active CN107424981B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-079765 2016-04-12
JP2016079765A JP6728917B2 (ja) 2016-04-12 2016-04-12 電子回路モジュールの製造方法

Publications (2)

Publication Number Publication Date
CN107424981A true CN107424981A (zh) 2017-12-01
CN107424981B CN107424981B (zh) 2022-03-29

Family

ID=59998574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710236573.8A Active CN107424981B (zh) 2016-04-12 2017-04-12 电子电路模块以及其制造方法

Country Status (5)

Country Link
US (1) US10225923B2 (zh)
JP (1) JP6728917B2 (zh)
KR (1) KR101940904B1 (zh)
CN (1) CN107424981B (zh)
TW (1) TWI636711B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109561570A (zh) * 2018-11-21 2019-04-02 奥特斯(中国)有限公司 部件承载件及其制造方法以及使用填料颗粒的方法
CN109920779A (zh) * 2019-03-19 2019-06-21 吴静雯 一种封装产品电磁屏蔽层的制备方法及封装产品
CN110299346A (zh) * 2019-06-24 2019-10-01 通富微电子股份有限公司 一种电磁屏蔽封装器件及其制造方法
CN110444514A (zh) * 2018-05-04 2019-11-12 三星电子株式会社 扇出型半导体封装件
CN110444540A (zh) * 2018-05-04 2019-11-12 三星电子株式会社 扇出型半导体封装件
CN115000050A (zh) * 2022-08-08 2022-09-02 江苏长晶浦联功率半导体有限公司 一种电磁屏蔽封装结构及制作方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7130958B2 (ja) * 2017-12-27 2022-09-06 株式会社村田製作所 モジュール
JP7056226B2 (ja) * 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール
KR20200001102A (ko) * 2018-06-26 2020-01-06 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
JP7102609B2 (ja) * 2018-09-04 2022-07-19 中芯集成電路（寧波）有限公司 ウェハレベルシステムパッケージング方法及びパッケージング構造
CN110958758A (zh) * 2018-09-26 2020-04-03 奥特斯(中国)有限公司 部件承载件及板件
KR102639441B1 (ko) * 2018-11-09 2024-02-22 삼성전자주식회사 반도체 패키지 및 이에 이용되는 전자파 차폐 구조물
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
CN110213952A (zh) * 2019-05-28 2019-09-06 青岛歌尔微电子研究院有限公司 一种电磁屏蔽结构及其制造方法及电子设备
CN114424333A (zh) * 2019-09-19 2022-04-29 株式会社村田制作所 模块
US20220406727A1 (en) * 2019-10-29 2022-12-22 Kyocera Corporation Lid, electronic component-housing package, and electronic device
US11587881B2 (en) 2020-03-09 2023-02-21 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device
US11335646B2 (en) 2020-03-10 2022-05-17 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device and method of manufacturing the same
WO2021234969A1 (ja) * 2020-05-22 2021-11-25 三菱電機株式会社 半導体装置、半導体装置の製造方法
KR20220000087A (ko) * 2020-06-25 2022-01-03 삼성전기주식회사 전자 소자 모듈
CN113035845B (zh) 2021-02-05 2022-07-12 珠海越亚半导体股份有限公司 具有天线的封装结构及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1914727A (zh) * 2004-02-13 2007-02-14 株式会社村田制作所 电子零部件及其制造方法
TWI277185B (en) * 2006-01-27 2007-03-21 Advanced Semiconductor Eng Semiconductor package structure
WO2008026247A1 (fr) * 2006-08-29 2008-03-06 Nihon Houzai Co., Ltd. Structure de barrière à onde électromagnétique et son procédé de formation
CN102054821A (zh) * 2009-10-30 2011-05-11 日月光半导体制造股份有限公司 具有内屏蔽体的封装结构及其制造方法
CN102779762A (zh) * 2011-05-13 2012-11-14 夏普株式会社 制造半导体模块的方法以及半导体模块
JP2013038162A (ja) * 2011-08-05 2013-02-21 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
CN103311213A (zh) * 2012-05-04 2013-09-18 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件
JP2014179821A (ja) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd アンテナ一体型モジュールの製造方法およびアンテナ一体型モジュール

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005078796A1 (ja) 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
EP2009692A1 (en) 2007-06-29 2008-12-31 TDK Corporation Electronic module and fabrication method thereof
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP5565548B2 (ja) 2009-03-23 2014-08-06 Ｔｄｋ株式会社 樹脂封止型電子部品及びその製造方法
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
JP2013058513A (ja) * 2011-09-07 2013-03-28 Sharp Corp 高周波モジュールおよびその製造方法
US9978688B2 (en) * 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
JP5576548B1 (ja) * 2013-07-10 2014-08-20 太陽誘電株式会社 回路モジュール及びその製造方法
JP5756500B2 (ja) * 2013-08-07 2015-07-29 太陽誘電株式会社 回路モジュール
JP5517378B1 (ja) * 2013-08-13 2014-06-11 太陽誘電株式会社 回路モジュール
JP5576543B1 (ja) * 2013-09-12 2014-08-20 太陽誘電株式会社 回路モジュール
KR102143653B1 (ko) 2013-12-31 2020-08-11 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조방법
JP6262776B2 (ja) * 2014-02-04 2018-01-17 太陽誘電株式会社 回路モジュール
US9826630B2 (en) * 2014-09-04 2017-11-21 Nxp Usa, Inc. Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
US10259952B2 (en) * 2014-09-30 2019-04-16 Tatsuta Electric Wire & Cable Co., Ltd. Conductive coating material for shielding electronic component package and method for producing shielded package
US9461001B1 (en) * 2015-07-22 2016-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
US9721903B2 (en) * 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1914727A (zh) * 2004-02-13 2007-02-14 株式会社村田制作所 电子零部件及其制造方法
TWI277185B (en) * 2006-01-27 2007-03-21 Advanced Semiconductor Eng Semiconductor package structure
WO2008026247A1 (fr) * 2006-08-29 2008-03-06 Nihon Houzai Co., Ltd. Structure de barrière à onde électromagnétique et son procédé de formation
CN102054821A (zh) * 2009-10-30 2011-05-11 日月光半导体制造股份有限公司 具有内屏蔽体的封装结构及其制造方法
CN102779762A (zh) * 2011-05-13 2012-11-14 夏普株式会社 制造半导体模块的方法以及半导体模块
JP2013038162A (ja) * 2011-08-05 2013-02-21 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
CN103311213A (zh) * 2012-05-04 2013-09-18 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件
JP2014179821A (ja) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd アンテナ一体型モジュールの製造方法およびアンテナ一体型モジュール

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444514A (zh) * 2018-05-04 2019-11-12 三星电子株式会社 扇出型半导体封装件
CN110444540A (zh) * 2018-05-04 2019-11-12 三星电子株式会社 扇出型半导体封装件
CN110444514B (zh) * 2018-05-04 2023-06-23 三星电子株式会社 扇出型半导体封装件
CN110444540B (zh) * 2018-05-04 2023-06-30 三星电子株式会社 扇出型半导体封装件
CN109561570A (zh) * 2018-11-21 2019-04-02 奥特斯(中国)有限公司 部件承载件及其制造方法以及使用填料颗粒的方法
US11330706B2 (en) 2018-11-21 2022-05-10 At&S (China) Co. Ltd. Component carrier with embedded large die
CN109920779A (zh) * 2019-03-19 2019-06-21 吴静雯 一种封装产品电磁屏蔽层的制备方法及封装产品
CN110299346A (zh) * 2019-06-24 2019-10-01 通富微电子股份有限公司 一种电磁屏蔽封装器件及其制造方法
CN115000050A (zh) * 2022-08-08 2022-09-02 江苏长晶浦联功率半导体有限公司 一种电磁屏蔽封装结构及制作方法
CN115000050B (zh) * 2022-08-08 2022-11-04 江苏长晶浦联功率半导体有限公司 一种电磁屏蔽封装结构及制作方法

Also Published As

Publication number Publication date
JP6728917B2 (ja) 2020-07-22
JP2017191835A (ja) 2017-10-19
US20170295643A1 (en) 2017-10-12
KR20170116959A (ko) 2017-10-20
TWI636711B (zh) 2018-09-21
US10225923B2 (en) 2019-03-05
KR101940904B1 (ko) 2019-01-21
CN107424981B (zh) 2022-03-29
TW201742518A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
CN107424981A (zh) 电子电路模块以及其制造方法
US7293716B1 (en) Secure digital memory card using land grid array structure
US7261596B2 (en) Shielded semiconductor device
US8199518B1 (en) Top feature package and method
US7745910B1 (en) Semiconductor device having RF shielding and method therefor
KR102143653B1 (ko) 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조방법
CN107408551A (zh) 倒装芯片（fc）模块中的分隔屏蔽
US20070284727A1 (en) Printed circuit board with coextensive electrical connectors and contact pad areas
US20060214278A1 (en) Shield and semiconductor die assembly
KR20090060132A (ko) 전자기적으로 격리된 집적회로 패키지 시스템
CN107919348B (zh) 具有电感的组件及其封装结构
DE112013000419T5 (de) System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat
EP2937900A2 (en) Reconstitution techniques for semiconductor packages
JP2010010441A (ja) 回路モジュールの製造方法および回路モジュール
DE102015109154A1 (de) Hochdichte Chip-Chip-Verbindung
US20170223839A1 (en) Printed circuit board with compartmental shields for electronic components and methods of fabricating the same
TW201318138A (zh) 晶圓等級應用上的射頻遮蔽件
DE102005013270A1 (de) Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet
CN103247580B (zh) 电子器件模块以及制造方法
CN110010597A (zh) 芯片封装结构及其封装方法
CN108666300A (zh) 芯片封装结构及其制造方法
US20140008772A1 (en) Semiconductor devices and methods of fabricating the same
CN105720021B (zh) 集成电路封装件及其制造方法
JPH0864983A (ja) シールドケース
JPH08236979A (ja) 混成集積回路装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant