CN108666300A - 芯片封装结构及其制造方法 - Google Patents

芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN108666300A
CN108666300A CN201710206369.1A CN201710206369A CN108666300A CN 108666300 A CN108666300 A CN 108666300A CN 201710206369 A CN201710206369 A CN 201710206369A CN 108666300 A CN108666300 A CN 108666300A
Authority
CN
China
Prior art keywords
chip
shell
packaging structure
pattern
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710206369.1A
Other languages
English (en)
Inventor
郭瑞君
邱创沂
吴贵圣
罗文深
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Unimicron Technology Corp
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN201710206369.1A priority Critical patent/CN108666300A/zh
Publication of CN108666300A publication Critical patent/CN108666300A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明提供一种芯片封装结构及其制造方法。所述芯片封装结构包括线路板、芯片、壳体、天线图案、导线图案以及遮蔽层。所述芯片配置于所述线路板上。所述壳体配置于所述线路板上，且覆盖所述芯片，其中所述壳体包括顶盖与侧壁，且所述壳体中含有触媒粒子。所述天线图案配置于所述顶盖的外表面中。所述导线图案配置于所述侧壁的外表面中，并电性连接所述天线图案与所述线路板。所述遮蔽层至少配置于所述顶盖的内表面中。

Description

芯片封装结构及其制造方法
技术领域
本发明涉及一种芯片封装结构，尤其涉及一种具有包括天线图案与遮蔽层的壳体的芯片封装结构及其制造方法。
背景技术
对于现行的具有天线(antenna)层的芯片封装结构来说，在制造过程中，通常是将天线层与芯片同时设置于线路板上，然后利用封装胶体(moulding compound)来包覆天线层与芯片。
然而，在上述的芯片封装结构中，由于天线层与芯片同时设置于线路板上，因此需要较大面积的线路板来满足此结构设计需求。如此一来，具有此芯片封装结构的产品会具有较大的尺寸，因此不容易符合现今对于电子产品微型化与轻量化的需求。
发明内容
本发明提供一种芯片封装结构，其具有包括天线图案与遮蔽层的壳体。
本发明提供一种芯片封装结构的制造方法，其将包括天线图案与遮蔽层的壳体覆盖于芯片上。
本发明的芯片封装结构包括线路板、芯片、壳体、天线图案、导线图案以及遮蔽层。所述芯片配置于所述线路板上。所述壳体配置于所述线路板上，且覆盖所述芯片，其中所述壳体包括顶盖与侧壁，且所述壳体中含有触媒粒子。所述天线图案配置于所述顶盖的外表面中。所述导线图案配置于所述侧壁的外表面中，并电性连接所述天线图案与所述线路板。所述遮蔽层至少配置于所述顶盖的内表面中。
在本发明的芯片封装结构的一实施例中，所述遮蔽层例如配置于所述壳体的整个内表面中。
在本发明的芯片封装结构的一实施例中，所述遮蔽层的厚度例如不超过30μm。
在本发明的芯片封装结构的一实施例中，还包括封装胶体。所述封装胶体包覆所述芯片。
在本发明的芯片封装结构的一实施例中，所述触媒粒子例如为金属粒子、石墨粒子或其组合。
本发明的芯片封装结构的制造方法包括以下步骤：形成壳体，所述壳体包括顶盖与侧壁，且所述壳体中含有触媒粒子；在所述顶盖的外表面中形成天线图案沟槽、在所述侧壁的外表面中形成导线图案沟槽以及至少在所述顶盖的内表面中形成遮蔽图案沟槽，且同时暴露所述触媒粒子；在所述天线图案沟槽、所述导线图案沟槽与所述遮蔽图案沟槽中形成导电层，其中所述天线图案沟槽中形成有天线图案，所述导线图案沟槽中形成有导线图案，所述遮蔽图案沟槽中形成有遮蔽层；将芯片设置于线路板上；将所述壳体设置于所述线路板上并覆盖所述芯片，且使所述导线图案电性连接所述天线图案与所述线路板。
在本发明的芯片封装结构的制造方法的一实施例中，所述壳体的形成方法例如是进行射出成型制程。
在本发明的芯片封装结构的制造方法的一实施例中，所述天线图案沟槽、所述导线图案沟槽与所述遮蔽图案沟槽的形成方法例如是进行激光雕刻制程。
在本发明的芯片封装结构的制造方法的一实施例中，所述导电层的形成方法例如是进行化学沉积制程或电镀制程。
在本发明的芯片封装结构的制造方法的一实施例中，所述将所述壳体设置于所述线路板上的方法例如是进行表面接着技术(surface mounting technology，SMT)制程。
在本发明的芯片封装结构的制造方法的一实施例中，所述遮蔽图案沟槽例如形成于所述壳体的整个内表面中。
在本发明的芯片封装结构的制造方法的一实施例中，所述遮蔽层的厚度例如不超过30μm。
在本发明的芯片封装结构的制造方法的一实施例中，在将所述芯片设置于所述线路板上之后以及在将所述壳体设置于所述线路板上之前，还包括形成覆盖所述芯片的封装胶体。
基于上述，在本发明中，采用含有触媒粒子的材料形成壳体，并利用触媒粒子作为种子层来在壳体中形成天线图案与遮蔽层，因此可以简化制程步骤，且所形成的天线图案与遮蔽层可以具有较薄的厚度。此外，在本发明中，天线图案与遮蔽层皆设置于芯片的上方，因此不需要占据线路板的额外区域，使得所形成的芯片封装结构可符合微型化的需求。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1E为依据本发明一实施例的芯片封装结构的制造流程剖面示意图。
图2A与图2B为依据本发明一实施例的壳体的立体示意图。
图3为依据本发明另一实施例的壳体的剖面示意图。
附图标记说明
10：芯片封装结构
100：壳体
100a：顶盖
100b：侧壁
102：触媒粒子
104：天线图案沟槽
106：导线图案沟槽
108：遮蔽图案沟槽
110：天线图案
112：导线图案
114：遮蔽层
116：芯片
118：线路板
120：导线
122、124：接垫
126：焊球
具体实施方式
在以下实施例中，在壳体上形成天线图案与遮蔽层之后，再将壳体与芯片设置于其上的线路板接合。壳体的制造程序与在线路板上设置芯片的程序可单独各自进行，且本发明并不对两者的顺序进行限定。
图1A至图1E为依据本发明实施例的芯片封装结构的制造流程剖面示意图。首先，请照图1A，形成壳体100。壳体100用以覆盖设置于线路板上的芯片。壳体100的材料例如是塑胶等绝缘材料。此外，壳体100中含有触媒粒子102。触媒粒子102例如是金属粒子、石墨粒子或其组合。壳体100的形成方法例如是使用混合有触媒粒子102的绝缘材料来进行射出成型制程。因此，触媒粒子102可均匀地分散于壳体100中。壳体100包括顶盖100a与侧壁100b。在本实施例中，壳体100为矩形壳体(如图2A与图2B所示)，因此具有4个与顶盖100a连接的侧壁100b，但本发明不限于此。在其他实施例中，视实际需求，壳体100也可以是具有其他形状的壳体。
然后，请参照图1B，在顶盖100a的外表面中形成天线图案沟槽104、在侧壁100b的外表面中形成导线图案沟槽106以及于顶盖100a的内表面中形成遮蔽图案沟槽108，其中导线图案沟槽106与天线图案沟槽104连接。在本文中，“内表面”表示与壳体100所包覆的空间相邻的表面，而“外表面”则为壳体100中与“内表面”相对的表面。天线图案沟槽104、导线图案沟槽106与遮蔽图案沟槽108的形成方法例如是对壳体100进行激光雕刻制程。在以激光对壳体100雕刻的过程中，激光可移除部分的壳体100。此时，在经雕刻的区域中，壳体100中所包含的触媒粒子102会被暴露出来，且吸收激光的能量，以被“活化”。如图1B所示，在天线图案沟槽104、导线图案沟槽106与遮蔽图案沟槽108的侧壁与底部处，触媒粒子102被暴露出来。
天线图案沟槽104、线图案沟槽106与遮蔽图案沟槽108为后续形成天线图案、导线图案与遮蔽层的区域，而被暴露出来的触媒粒子102可作为形成天线图案、导线图案与遮蔽层的种子层。因此，根据所需的天线图案、导线图案与遮蔽层的厚度，可控制激光雕刻所形成的沟槽的深度。在本实施例中，天线图案沟槽104、线图案沟槽106与遮蔽图案沟槽108的深度不超过30μm。也就是说，后续形成于天线图案沟槽104、线图案沟槽106与遮蔽图案沟槽108的天线图案、导线图案与遮蔽层的厚度不超过30μm。在此厚度范围中，天线图案、导线图案与遮蔽层可具有所需的电性，且不会因厚度过厚而浪费过多的材料。
接着，请参照图1C，在天线图案沟槽104、导线图案沟槽106与遮蔽图案沟槽108中形成导电层。导电层的形成方法例如是以经活化的触媒粒子102(暴露于沟槽中)作为种子层来进行化学沉积制程或电镀制程。形成于天线图案沟槽104中的导电层做为天线图案110，形成于导线图案沟槽106中的导电层做为导线图案112，而形成于遮蔽图案沟槽108中的导电层做为遮蔽层114。导线图案112与天线图案110连接，因此通过导线图案112可使天线图案110与其他元件电性连接。遮蔽层114用以避免被壳体100覆盖的元件受到来自天线图案110及其他来自外界电磁波的电磁效应影响，以防止电子信号受干扰而导致信号损耗。
在本实施例中，天线图案110的形状并不受到图2A所示的限制。在其他实施例中，可视实际需求而将天线图案110形成为任何形状。此外，在本实施例中，导线图案112仅形成于一个侧壁100b中，但本发明不限于此。在其他实施例中，导线图案112也可以形成于多个侧壁100b中，以与天线图案110连接。另外，在本实施例中，遮蔽层114仅形成于顶盖100a的内表面中，但本发明不限于此。在其他实施例中，遮蔽层114也可以形成于壳体100的整个内表面中，即形成于顶盖100a的内表面以及全部的侧壁100b的内表面中，以进一步提高遮蔽层114的电磁遮蔽效果，如图3所示。
请参照图1D，将芯片116设置于线路板118上。在本实施例中，芯片116通过打线接合(wire bonding)的方式经由导线120而与线路板118的接垫122连接，使得芯片116与线路板118电性连接。在其他实施例中，芯片116也可通过覆晶(flip chip)的方式与线路板118电性连接。此外，于线路板118的底部的接垫124上形成焊球126。焊球126做为将线路板118连接至外部元件的接点。
之后，请参照图1E，将壳体100设置于线路板118上，且使壳体100覆盖芯片116，以完成本实施例的芯片封装结构10。将壳体100设置于线路板118上的方法例如是进行表面接着技术制程。在将壳体100设置于线路板118上之后，导线图案112可与线路板118的接垫连接，以使天线图案110电性连接至线路板118。在芯片封装结构10中，由于遮蔽层114位于天线图案110与芯片116之间，因此可以避免芯片116受到来自天线图案110及其他来自外界电磁波的电磁效应影响，以防止电子信号受干扰而导致信号损耗。
在本实施例中，在将芯片116设置于线路板118上之后，可直接将壳体100设置于线路板118上，而不需事先形成封装胶体来包覆芯片118。在其他实施例中，也可以在将芯片116设置于线路板118上之后，于线路板118上形成包覆芯片116的封装胶体，之后再将壳体100设置于线路板118上。
此外，在本实施例中，天线图案110与遮蔽层114皆位于芯片116的上方，因此不需要额外使用线路板118的其他区域来设置天线图案与遮蔽层。如此一来，芯片封装结构10可具有较小的尺寸，以符合微型化的需求。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (13)

1.一种芯片封装结构，包括：
线路板；
芯片，配置于所述线路板上；
壳体，配置于所述线路板上，且覆盖所述芯片，其中所述壳体包括顶盖与侧壁，且所述壳体中含有触媒粒子；
天线图案，配置于所述顶盖的外表面中；
导线图案，配置于所述侧壁的外表面中，并电性连接所述天线图案与所述线路板；以及
遮蔽层，至少配置于所述顶盖的内表面中。
2.根据权利要求1所述的芯片封装结构，其中所述遮蔽层配置于所述壳体的整个内表面中。
3.根据权利要求1所述的芯片封装结构，其中所述遮蔽层的厚度不超过30μm。
4.根据权利要求1所述的芯片封装结构，还包括封装胶体，所述封装胶体包覆所述芯片。
5.根据权利要求1所述的芯片封装结构，其中所述触媒粒子包括金属粒子、石墨粒子或其组合。
6.一种芯片封装结构的制造方法，包括：
形成壳体，所述壳体包括顶盖与侧壁，且所述壳体中含有触媒粒子；
在所述顶盖的外表面中形成天线图案沟槽、在所述侧壁的外表面中形成导线图案沟槽以及至少于所述顶盖的内表面中形成遮蔽图案沟槽，且同时暴露所述触媒粒子；
在所述天线图案沟槽、所述导线图案沟槽与所述遮蔽图案沟槽中形成导电层，其中所述天线图案沟槽中形成有天线图案，所述导线图案沟槽中形成有导线图案，所述遮蔽图案沟槽中形成有遮蔽层；
将芯片设置于线路板上；以及
将所述壳体设置于所述线路板上并覆盖所述芯片，且使所述导线图案电性连接所述天线图案与所述线路板。
7.根据权利要求6所述的芯片封装结构的制造方法，其中所述壳体的形成方法包括进行射出成型制程。
8.根据权利要求6所述的芯片封装结构的制造方法，其中所述天线图案沟槽、所述导线图案沟槽与所述遮蔽图案沟槽的形成方法包括进行激光雕刻制程。
9.根据权利要求6所述的芯片封装结构的制造方法，其中所述导电层的形成方法包括进行化学沉积制程或电镀制程。
10.根据权利要求6所述的芯片封装结构的制造方法，其中将所述壳体设置于所述线路板上的方法包括进行表面接着技术制程。
11.根据权利要求6所述的芯片封装结构的制造方法，其中所述遮蔽图案沟槽形成于所述壳体的整个内表面中。
12.根据权利要求6所述的芯片封装结构的制造方法，其中所述遮蔽层的厚度不超过30μm。
13.根据权利要求6所述的芯片封装结构的制造方法，其中在将所述芯片设置于所述线路板上之后以及在将所述壳体设置于所述线路板上之前，还包括形成覆盖所述芯片的封装胶体。
CN201710206369.1A 2017-03-31 2017-03-31 芯片封装结构及其制造方法 Withdrawn CN108666300A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710206369.1A CN108666300A (zh) 2017-03-31 2017-03-31 芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710206369.1A CN108666300A (zh) 2017-03-31 2017-03-31 芯片封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN108666300A true CN108666300A (zh) 2018-10-16

Family

ID=63786823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710206369.1A Withdrawn CN108666300A (zh) 2017-03-31 2017-03-31 芯片封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN108666300A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350301A (zh) * 2019-06-13 2019-10-18 张明 一种毫米波雷达天线
CN113035845A (zh) * 2021-02-05 2021-06-25 珠海越亚半导体股份有限公司 具有天线的封装结构及其制作方法
CN116705772A (zh) * 2023-05-05 2023-09-05 中山思睿科技有限公司 一种带有电磁屏蔽的芯片封装结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049682B1 (en) * 2001-05-14 2006-05-23 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
CN101834168A (zh) * 2009-03-09 2010-09-15 欣兴电子股份有限公司 复合式线路基板结构
CN102299142A (zh) * 2010-06-23 2011-12-28 环旭电子股份有限公司 具有天线的封装结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049682B1 (en) * 2001-05-14 2006-05-23 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
CN101834168A (zh) * 2009-03-09 2010-09-15 欣兴电子股份有限公司 复合式线路基板结构
CN102299142A (zh) * 2010-06-23 2011-12-28 环旭电子股份有限公司 具有天线的封装结构及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350301A (zh) * 2019-06-13 2019-10-18 张明 一种毫米波雷达天线
CN113035845A (zh) * 2021-02-05 2021-06-25 珠海越亚半导体股份有限公司 具有天线的封装结构及其制作方法
US11984414B2 (en) 2021-02-05 2024-05-14 Zhuhai Access Semiconductor Co., Ltd Packaging structure with antenna and manufacturing method thereof
CN116705772A (zh) * 2023-05-05 2023-09-05 中山思睿科技有限公司 一种带有电磁屏蔽的芯片封装结构及其制作方法
CN116705772B (zh) * 2023-05-05 2024-03-22 中山思睿科技有限公司 一种带有电磁屏蔽的芯片封装结构及其制作方法

Similar Documents

Publication Publication Date Title
CN103400825B (zh) 半导体封装件及其制造方法
CN209592023U (zh) 半导体器件
US7261596B2 (en) Shielded semiconductor device
CN105304582B (zh) 封装结构及其制法
CN101645436B (zh) 具有电磁干扰防护体的半导体封装件及其形成方法
CN107887344B (zh) 电子封装结构及其制法
CN107305883A (zh) 电子封装件及其制法
CN105990318B (zh) 半导体装置封装和其制造方法
CN110349938A (zh) 电子装置模块
US20150235966A1 (en) Wiring board and semiconductor device using the same
TWI453836B (zh) 半導體封裝件及其製法
US9953930B1 (en) Semiconductor package structure and method for manufacturing the same
CN104576674A (zh) 摄像头模组及其影像感测晶片封装结构
CN108666300A (zh) 芯片封装结构及其制造方法
CN106328633B (zh) 电子装置模块及其制造方法
CN103021969B (zh) 基板、半导体封装件及其制法
CN105336629B (zh) 电子封装模块的制造方法以及电子封装模块
CN107689364A (zh) 电子封装件及其制法
US20130133940A1 (en) System in package module and method of fabricating the same
CN107452696B (zh) 电磁屏蔽封装体以及制造方法
TWI620300B (zh) 晶片封裝結構及其製造方法
CN104966709B (zh) 封装基板及其制作方法
US9048199B2 (en) Semiconductor package and method of manufacturing the semiconductor package
CN109661125A (zh) 电路板及其制作方法
TW201240058A (en) Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20181016

WW01 Invention patent application withdrawn after publication