WO2021234969A1 - 半導体装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
WO2021234969A1
WO2021234969A1 PCT/JP2020/020392 JP2020020392W WO2021234969A1 WO 2021234969 A1 WO2021234969 A1 WO 2021234969A1 JP 2020020392 W JP2020020392 W JP 2020020392W WO 2021234969 A1 WO2021234969 A1 WO 2021234969A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
hole
metal
holes
multilayer substrate
Prior art date
Application number
PCT/JP2020/020392
Other languages
English (en)
French (fr)
Inventor
良洋 塚原
実人 木村
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2020/020392 priority Critical patent/WO2021234969A1/ja
Priority to JP2022524857A priority patent/JP7188643B2/ja
Priority to DE112020007228.2T priority patent/DE112020007228T5/de
Priority to CN202080096741.8A priority patent/CN115516619A/zh
Priority to US17/758,481 priority patent/US20230026891A1/en
Publication of WO2021234969A1 publication Critical patent/WO2021234969A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

配線パターンと接地用パターンが形成された多層基板と、該多層基板の上に実装された複数の半導体素子と、該多層基板の上に設けられ、該複数の半導体素子を覆う絶縁性封止材と、該絶縁性封止材の上に設けられた金属膜と、該絶縁性封止材の側面上端から該多層基板の側面下端に至る複数の溝に接して設けられた溝内金属と、該絶縁性封止材を貫通し該多層基板に至る孔の内壁に、該金属膜と該接地用パターンとに接して設けられた孔内金属と、を備える。

Description

半導体装置、半導体装置の製造方法
　この開示は半導体装置とその半導体装置の製造方法に関する。
　例えば高周波帯で動作する半導体装置においては、小型化と高密度化にともない、パッケージからの不要電波放射による干渉等を抑制するため、導電性シールド膜等で覆われたパッケージ構造を用いるのが有効である。また、半導体パッケージ製品自体の小型化、さらには、パッケージ内に実装される半導体素子の性能向上にともない、電磁シールドされたことによるパッケージ内でのキャビティ―共振又は各半導体間の干渉が発生しやすい等の懸念がある。
　特許文献１には、複数の高周波素子が実装された基板上に絶縁性樹脂を形成し、その絶縁性樹脂の高周波素子の間の部分に上面より分離溝が設けられ、その分離溝を含む上面、及び側面に金属薄膜を形成した高周波集積回路装置が開示されている。
日本特開２００５－３４０６５６号公報
　特許文献１の構造ではパッケージ個片化後に電磁シールド層を形成するため、個片化されたパッケージに対するシールド膜形成工程を必要とする。この場合、パッケージ製品間の電磁シールド層の厚みがばらついてしまうことがある。
　本開示は上述の問題を解決するためになされたものであり、電磁シールド機能を有する半導体装置の高品質化に好適な半導体装置とその半導体装置の製造方法を提供することを目的とする。
　本願の開示にかかる半導体装置は、配線パターンと接地用パターンが形成された多層基板と、該多層基板の上に実装された複数の半導体素子と、該多層基板の上に設けられ、該複数の半導体素子を覆う絶縁性封止材と、該絶縁性封止材の上に設けられた金属膜と、該絶縁性封止材の側面上端から該多層基板の側面下端に至る複数の溝に接して設けられた溝内金属と、該絶縁性封止材を貫通し該多層基板に至る孔の内壁に、該金属膜と該接地用パターンとに接して設けられた孔内金属と、を備えたことを特徴とする。
　本願の開示にかかる半導体装置の製造方法は、配線パターンと接地用パターンを有する多層基板の上に複数の半導体素子を実装することと、該多層基板の上に該複数の半導体素子を覆う絶縁性封止材を形成することと、該絶縁性封止材と該多層基板を貫通する複数の分離用貫通孔を、平面視で該複数の半導体素子を囲むように形成することと、該絶縁性封止材を貫通し該多層基板に至る孔を、平面視で該複数の分離用貫通孔に囲まれた位置に形成することと、該絶縁性封止材の上の金属膜と、該複数の分離用貫通孔の中に設けられ該金属膜と該接地用パターンとに接する金属部と、該孔の内壁に該金属膜と該接地用パターンとに接して設けられた孔内金属と、を形成することと、該複数の分離用貫通孔に沿って該多層基板と該絶縁性封止材を割り、半導体装置を個片化することと、を備えたことを特徴とする。
　本開示のその他の特徴は以下に明らかにする。
　この開示によれば、半導体装置の個片化前に電磁シールド、キャビティ内共振及び素子間干渉を抑制するための金属を形成するので、高品質化に好適な半導体装置と半導体装置の製造方法を提供できる。
実施の形態１に係る半導体装置の斜視図である。 内部を可視化した半導体装置の斜視図である。 フローチャートである。 半導体素子の実装を示す図である。 孔と分離用貫通孔の形成を示す図である。 図５の内部を可視化した図である。 個片化前の半導体装置の断面図である。 個片化前の半導体装置の断面図である。 変形例に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の斜視図である。 個片化前の半導体装置の断面図である。 個片化前の半導体装置の断面図である。 変形例に係る半導体装置の断面図である。
　本開示の実施の形態に係る半導体装置と半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る半導体装置の斜視図である。半導体装置１０は、配線パターンと接地用パターンが形成された多層基板１２を備えている。多層基板１２の表面、裏面、及び内部には、配線パターン又は接地用パターンが形成されている。多層基板１２は、例えばセラミック基板又はガラエポ基板とすることができる。
　多層基板１２の上には複数の半導体素子が実装されている。一例によれば複数の半導体素子は半導体チップである。多層基板１２の上に、複数の半導体素子を覆う絶縁性封止材１３が設けられている。絶縁性封止材１３は例えばモールド樹脂である。絶縁性封止材１３の上に金属膜１４Ａが設けられている。
　絶縁性封止材１３の側面と多層基板１２の側面には、絶縁性封止材１３の上端から多層基板１２の下端に至る複数の溝１６が形成されている。その結果、絶縁性封止材１３の側面と多層基板１２の側面は、複数の溝１６と、それらの間にある平坦面とを備えている。複数の溝１６には溝内金属１４Ｂが設けられている。溝内金属１４Ｂは、溝１６に形成された結果、絶縁性封止材１３の側面上端から多層基板１２の側面下端に至る。そのため、半導体装置１０の側面には、溝内金属１４Ｂと、絶縁性封止材１３とが露出している。溝内金属１４Ｂは、金属膜１４Ａと、多層基板１２の接地用パターンとに接している。
　この半導体装置１０には、絶縁性封止材１３を貫通し多層基板１２に至る孔１５が形成されている。孔１５は多層基板１２を貫通してもよいし、多層基板１２の途中まで形成されることで多層基板１２を貫通しなくてもよい。この孔１５の内壁に孔内金属１４Ｅが形成されている。孔内金属１４Ｅは、金属膜１４Ａと、多層基板１２の接地用パターンとに接している。
　金属膜１４Ａ、溝内金属１４Ｂ及び孔内金属１４Ｅの材料として、例えば、金又はニッケルなどの低抵抗金属を用いることができる。
　図２は、図１の半導体装置１０の内部構造を示す斜視図である。図２では、図１に示す金属膜１４Ａ、溝内金属１４Ｂ及び孔内金属１４Ｅは省略し、絶縁性封止材１３については外形だけを表示することで、半導体装置の内部が可視化されている。多層基板１２の上には複数の半導体素子２２が実装されている。一例によれば、複数の半導体素子２２は、第１半導体素子２２ａと第２半導体素子２２ｂを備える。別の例によれば、多層基板１２の上に３つ以上の半導体素子を実装することができる。
　多層基板１２は上面側に配線パターン３２を備えている。ワイヤ１８は、複数の半導体素子２２と、多層基板１２の配線パターン３２を接続している。
　図３は実施の形態１に係る半導体装置の製造方法を示すフローチャートである。このフローチャートに沿って半導体装置の製造方法を説明する。まずステップＳ１にて、多層基板の上に複数の半導体素子を実装する。図４は、半導体素子を実装した多層基板の平面図である。第１半導体素子２２ａと第２半導体素子２２ｂが多層基板１２に実装されている。第１半導体素子２２ａと第２半導体素子２２ｂは、ワイヤ１８によって配線パターン３２又は接続端子１９に接続されている。接続端子１９は、半導体装置の入出力電力が伝送されるパターンである。
　図４には、分離位置２０が破線で示されている。分離位置２０は、将来多層基板を分割し半導体装置を個片化するときの分割位置となる仮想的な線である。図４には、分割される前の４つの半導体装置が示されている。
　次いで、ステップＳ２に処理を進める。ステップＳ２では、多層基板１２の上に複数の半導体素子２２とワイヤ１８を覆う絶縁性封止材１３を形成する。一例によれば、絶縁性封止材１３は多層基板１２の上面全体に形成する。
　次いで、ステップＳ３に処理を進める。ステップＳ３では、複数の分離用貫通孔２１と孔１５を形成する。図５は、分離用貫通孔２１と孔１５が形成された半導体装置の平面図である。分離用貫通孔２１は分離位置２０に沿って複数形成されている。複数の分離用貫通孔２１は、平面視で複数の半導体素子を囲むように形成されている。複数の分離用貫通孔２１は絶縁性封止材１３と多層基板１２を貫通する。
　孔１５は、平面視で複数の分離用貫通孔２１に囲まれた位置に形成されている。環状に形成された複数の分離用貫通孔２１で囲まれた領域に１つの孔１５を形成してもよいし、複数の孔１５を形成してもよい。図５の例では、環状に形成された複数の分離用貫通孔２１で囲まれた領域に２つの孔１５が形成されている。孔１５は、絶縁性封止材１３を貫通し多層基板１２に至る。この例では、孔１５は絶縁性封止材１３と多層基板１２を貫通している。
　図６は、図５の絶縁性封止材１３を透明にした図である。孔１５の少なくとも一部は、平面視で複数の半導体素子の間にある。この例では、第１半導体素子２２ａと第２半導体素子２２ｂの間に２つの孔１５がある。別の例によれば、孔１５は、環状に形成された分離用貫通孔２１に囲まれた任意の位置に形成することができる。
　孔１５と分離用貫通孔２１の形成方法として、機械的方法、レーザ加工、又は金型を用いることができる。一例によれば、分離用貫通孔２１と孔１５の径を一致させることができる。この場合、すべての分離用貫通孔２１とすべての孔１５の径が同一となる。そうすると、機械的方法又は金型を用いる場合は１つの加工用工具ですべての分離用貫通孔２１とすべての孔１５を形成することができ、レーザ加工する場合は単一の工程ですべての分離用貫通孔２１とすべての孔１５を一括形成できる。
　次いで、ステップＳ４に処理を進める。ステップＳ４では、絶縁性封止材１３の上面と、分離用貫通孔２１の中と、孔１５の中に金属を形成する。図７、８は、金属形成後の半導体装置の例を示す断面図である。図７は、分離用貫通孔２１が含まれる位置における半導体装置の断面図である。図７は、図６のＡ－Ａ´線に対応する位置における断面図である。図７の例における多層基板１２は、絶縁層３４と、配線パターン３２と、裏面接地用パターン１７と、内装接地用パターン３０とを備える。この例では、接地用パターンとして、多層基板１２の裏面に露出する裏面接地用パターン１７と、多層基板１２の内部に設けられた内装接地用パターン３０とが提供されている。別の例によれば、多層基板の異なる階層に３つ以上の接地用パターンを設けることができる。
　図７には、絶縁性封止材１３の上の金属膜１４Ａと、分離用貫通孔２１の中に設けられた金属部１４Ｂ´とが示されている。金属部１４Ｂ´は、金属膜１４Ａと、裏面接地用パターン１７と、内装接地用パターン３０とに接している。
　図８は、孔１５が含まれる位置における半導体装置の断面図である。図８は、図６のＢ－Ｂ´線に対応する位置における断面図である。孔１５の内壁には、孔内金属１４Ｅが形成されている。孔１５は絶縁性封止材１３と多層基板１２を貫通している。孔内金属１４Ｅは、金属膜１４Ａと、裏面接地用パターン１７と、内装接地用パターン３０とに接している。
　金属膜１４Ａと、金属部１４Ｂ´と、孔内金属１４Ｅとは、例えば蒸着又はめっき法で一括して形成することができる。このような一括形成は工程簡素化に寄与する。
　次いで、ステップＳ５に処理を進める。ステップＳ５では、複数の分離用貫通孔２１に沿って多層基板１２と絶縁性封止材１３を割り、半導体装置を個片化する。この個片化により、分離用貫通孔２１は、図１に示される溝１６となる。これに伴い、分離用貫通孔２１の内壁に形成された金属部１４Ｂ´は、図１に示される溝内金属１４Ｂとなる。この個片化処理により、図１、２に示される半導体装置が完成する。
　溝内金属１４Ｂは半導体装置の電磁シールドとして機能する。溝内金属１４Ｂの間隔が電磁シールドの性能に寄与する。分離用貫通孔２１の間隔は、半導体装置１０の電磁シールド性を確保するため、半導体装置１０が動作する高周波帯域の１／４波長以下とすることができる。
　半導体素子２２から例えば２倍波、３倍波、ｎ倍波（ｎは整数）の高調波電力が発生する場合がある。そこで、基本波電力だけでなく高調波電力もシールドできるように溝内金属１４Ｂの間隔を定めることができる。絶縁性封止材１３として例えば比誘電率Ｅｒが５のモールド材を用い、半導体装置の動作帯域が１０ＧＨｚの時の１／４波長は、４ｍｍとなる。高調波電力のシールド性を高めるには、複数の溝１６の隣接する２つの溝の間隔は０．６ｍｍから１ｍｍとすることができる。この場合、当然ながら、溝内金属１４Ｂの間隔も０．６ｍｍから１ｍｍとなる。なお、分離用貫通孔２１の加工精度が概ね０．３ｍｍの場合、ある溝１６の位置は予め定められた位置から最大０．３ｍｍずれ、その溝に隣接する溝１６の位置も予め定められた位置から最大０．３ｍｍずれることになる。そのため、上述のとおり、複数の溝１６の間隔を０．６ｍｍから１ｍｍとすることで、２つの溝がつながることを回避しつつ、溝の間隔を小さくすることができる。溝内金属１４Ｂの間隔を小さくすることで、高調波電力のシールド性を高めることができる。
　上述のとおり、接地用パターンを設ける位置は任意であるが、例えば、多層基板１２の表面、裏面及び内部に接地用パターンを形成することができる。分離用貫通孔２１の内壁に接地用パターンを露出されることで、分離用貫通孔２１の中に金属部１４Ｂ´を形成するだけで、金属部１４Ｂ´と接地用パターンを簡単に接続できる。
　上述した半導体装置の製造方法では、半導体装置を個片に分離する前に金属膜１４Ａと、金属部１４Ｂ´と、孔内金属１４Ｅを形成するので、半導体装置の個片化後にこれらを形成する場合と比べて、工程数削減による製造コストの低減と、電磁シールド膜のばらつき低減に好適である。
　孔内金属１４Ｅは半導体装置１０のキャビティ内共振による誤動作を抑制するために設けられる。孔１５の位置を、平面視で半導体チップ６の間の位置とすることで、半導体素子間の干渉を抑制することができる。言いかえれば、孔内金属１４Ｅの少なくとも一部を平面視で第１半導体素子２２ａと第２半導体素子２２ｂの間に位置させることが、半導体素子間の干渉を抑制する。別の例によれば、孔１５を任意の位置に設けることができる。孔１５の数は特に限定されない。孔１５を複数形成する場合は、孔１５の加工精度を考慮して、２つの孔１５が接しないようにすべきである。孔１５の加工ばらつきは例えば０．１ｍｍである。キャビティ内共振を抑制するために、孔１５の半径を大きくしたり、孔１５の数を増やしたりすることができる。
　図９は、変形例に係る孔内金属の例を示す半導体装置の断面図である。図９に示される孔１５は、絶縁性封止材１３を貫通しつつ多層基板１２の途中まで及ぶことで多層基板１２を貫通しない。孔１５は内装接地用パターン３０が露出するように設ける。この孔１５に孔内金属１４Ｅ´を形成することで、孔内金属１４Ｅ´と内装接地用パターン３０を接触させることができる。この孔内金属１４Ｅ´は金属膜１４Ａにも接している。孔内金属１４Ｅ´はキャビティ内共振を抑制する。孔１５が多層基板１２を貫通しないことで、孔１５が多層基板１２を貫通する場合と比べて半導体装置１０の強度を高めることが可能となる。
　実施の形態１に記載した変形例、修正例又は代案については、以下の実施の形態に係る半導体装置と半導体装置の製造方法に応用し得る。以下の実施の形態に係る半導体装置と半導体装置の製造方法については、主として実施の形態１との相違点を説明する。
実施の形態２．
　図１０は、実施の形態２に係る半導体装置５０の斜視図である。複数の溝５２の幅は絶縁性封止材１３の上面から多層基板１２の下面にかけて減少している。つまり、溝５２は、下方向に先細の形状となっている。孔１５は絶縁性封止材１３の上面から多層基板１２の下面に近づくにしたがって小径となるテーパ形状となっている。孔１５の内壁に孔内金属１４Ｆが形成されている。
　図１１は、分離用貫通孔２１の断面図である。分離用貫通孔２１は分離位置２０に沿って円錐形に形成される。分離用貫通孔２１は、半導体装置の上面から下面にかけて径が漸減する孔である。この例では、分離用貫通孔２１が多層基板１２を貫通している。分離用貫通孔２１の内壁に形成される金属部１４Ｂ´は、金属膜１４Ａと、裏面接地用パターン１７と、内装接地用パターン３０とに接続される。
　図１２は、孔１５の断面図である。孔１５も、分離用貫通孔２１と同様、半導体装置の上面から下面にかけて径が漸減する孔である。孔内金属１４Ｆは、金属膜１４Ａと、裏面接地用パターン１７と、内装接地用パターン３０とに接続される。
　図１１、１２に例示したとおり、複数の分離用貫通孔２１と孔１５は、絶縁性封止材１３の上面から多層基板１２の下面に近づくにしたがって小径となるテーパ形状を有している。
　このようなテーパ形状の分離用貫通孔２１と孔１５は、これらの最下部及びその近傍における金属部１４Ｂ´と孔内金属１４Ｆの厚膜化を容易にする。一例として、蒸着法によって金属部１４Ｂ´と孔内金属１４Ｆを形成すれば、これらの下端部分及びその近傍の部分を容易に厚膜化できる。金属部１４Ｂ´と孔内金属１４Ｆの厚膜化は、これらが接地用パターンと接触することを確実にするので、プロセスばらつきによらず電磁シールド性とキャビティ共振の抑制が可能となる。
　図１３は、変形例に係る孔内金属１４Ｆの断面図である。孔１５が多層基板１２の途中まで及び多層基板１２を貫通しない場合、孔内金属１４Ｆと内装接地用パターン３０とを接触させることができる。孔１５が多層基板１２を貫通しないことで、孔１５が多層基板１２を貫通する場合と比べて半導体装置の強度を高めることができる。
　実施の形態１、２及びそれらの変形例における分離用貫通孔２１と孔１５の形状、深さ、及び配置は、半導体装置の用途に応じて変更することができる。
　１０　半導体装置、　１２　多層基板、　１３　絶縁性封止材、　１４Ａ　金属膜、　１４Ｂ　溝内金属、　１４Ｂ´　金属部、　１４Ｅ，１４Ｆ　孔内金属、　１５　孔、　１７　裏面接地用パターン、　２１　分離用貫通孔、　３０　内装接地用パターン

Claims (16)

  1. 　配線パターンと接地用パターンが形成された多層基板と、
    　前記多層基板の上に実装された複数の半導体素子と、
    　前記多層基板の上に設けられ、前記複数の半導体素子を覆う絶縁性封止材と、
    　前記絶縁性封止材の上に設けられた金属膜と、
    　前記絶縁性封止材の側面上端から前記多層基板の側面下端に至る複数の溝に接して設けられた溝内金属と、
    　前記絶縁性封止材を貫通し前記多層基板に至る孔の内壁に、前記金属膜と前記接地用パターンとに接して設けられた孔内金属と、を備えた半導体装置。
  2. 　前記接地用パターンは前記多層基板の裏面に露出する裏面接地用パターンを有し、
    　前記孔は前記絶縁性封止材と前記多層基板を貫通し、
    　前記孔内金属は前記裏面接地用パターンと接したことを特徴とする請求項１に記載の半導体装置。
  3. 　前記接地用パターンは前記多層基板の内部に設けられた内装接地用パターンを有し、
    　前記孔は前記絶縁性封止材を貫通しつつ前記多層基板の途中まで及ぶことで前記多層基板を貫通せず、
    　前記孔内金属は前記内装接地用パターンと接したことを特徴とする請求項１に記載の半導体装置。
  4. 　前記複数の半導体素子と、前記配線パターンを接続するワイヤを備えたことを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
  5. 　前記複数の溝の幅は前記絶縁性封止材の上面から前記多層基板の下面にかけて減少することを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
  6. 　前記孔は前記絶縁性封止材の上面から前記多層基板の下面に近づくにしたがって小径となるテーパ形状となっていることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
  7. 　前記複数の溝の隣接する２つの溝の間隔は０．６ｍｍから１ｍｍであることを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
  8. 　前記複数の半導体素子は第１半導体素子と第２半導体素子を備え、
    　前記孔内金属の少なくとも一部は、平面視で前記第１半導体素子と前記第２半導体素子の間にあることを特徴とする請求項１から７のいずれか１項に記載の半導体装置。
  9. 　前記孔と前記孔内金属を複数備えたことを特徴とする請求項１から８のいずれか１項に記載の半導体装置。
  10. 　配線パターンと接地用パターンを有する多層基板の上に複数の半導体素子を実装することと、
    　前記多層基板の上に前記複数の半導体素子を覆う絶縁性封止材を形成することと、
    　前記絶縁性封止材と前記多層基板を貫通する複数の分離用貫通孔を、平面視で前記複数の半導体素子を囲むように形成することと、
    　前記絶縁性封止材を貫通し前記多層基板に至る孔を、平面視で前記複数の分離用貫通孔に囲まれた位置に形成することと、
    　前記絶縁性封止材の上の金属膜と、前記複数の分離用貫通孔の中に設けられ前記金属膜と前記接地用パターンとに接する金属部と、前記孔の内壁に前記金属膜と前記接地用パターンとに接して設けられた孔内金属と、を形成することと、
    　前記複数の分離用貫通孔に沿って前記多層基板と前記絶縁性封止材を割り、半導体装置を個片化することと、を備えた半導体装置の製造方法。
  11. 　前記孔の少なくとも一部は、平面視で前記複数の半導体素子の間にあることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 　前記孔は、前記多層基板を貫通していることを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
  13. 　前記孔は、前記多層基板の途中まで及ぶことで前記多層基板を貫通しないことを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
  14. 　前記複数の分離用貫通孔と前記孔の径が同じであることを特徴とする請求項１０から１３のいずれか１項に記載の半導体装置の製造方法。
  15. 　前記金属膜と前記金属部と前記孔内金属は、蒸着又はめっき法で一括して形成することを特徴とする請求項１０から１４のいずれか１項に記載の半導体装置の製造方法。
  16. 　前記複数の分離用貫通孔と前記孔は、前記絶縁性封止材の上面から前記多層基板の下面に近づくにしたがって小径となるテーパ形状となっていることを特徴とする請求項１０から１５のいずれか１項に記載の半導体装置の製造方法。
PCT/JP2020/020392 2020-05-22 2020-05-22 半導体装置、半導体装置の製造方法 WO2021234969A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2020/020392 WO2021234969A1 (ja) 2020-05-22 2020-05-22 半導体装置、半導体装置の製造方法
JP2022524857A JP7188643B2 (ja) 2020-05-22 2020-05-22 半導体装置、半導体装置の製造方法
DE112020007228.2T DE112020007228T5 (de) 2020-05-22 2020-05-22 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN202080096741.8A CN115516619A (zh) 2020-05-22 2020-05-22 半导体装置、半导体装置的制造方法
US17/758,481 US20230026891A1 (en) 2020-05-22 2020-05-22 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/020392 WO2021234969A1 (ja) 2020-05-22 2020-05-22 半導体装置、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2021234969A1 true WO2021234969A1 (ja) 2021-11-25

Family

ID=78708324

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/020392 WO2021234969A1 (ja) 2020-05-22 2020-05-22 半導体装置、半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20230026891A1 (ja)
JP (1) JP7188643B2 (ja)
CN (1) CN115516619A (ja)
DE (1) DE112020007228T5 (ja)
WO (1) WO2021234969A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901286B2 (en) * 2021-01-28 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Diagonal via pattern and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109132A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP2012039104A (ja) * 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
WO2015194435A1 (ja) * 2014-06-20 2015-12-23 株式会社村田製作所 回路モジュール及びその製造方法
JP2017191835A (ja) * 2016-04-12 2017-10-19 Tdk株式会社 電子回路モジュール及びその製造方法
JP2019117866A (ja) * 2017-12-27 2019-07-18 株式会社村田製作所 モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340656A (ja) 2004-05-28 2005-12-08 Matsushita Electric Ind Co Ltd 高周波集積回路装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109132A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP2012039104A (ja) * 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
WO2015194435A1 (ja) * 2014-06-20 2015-12-23 株式会社村田製作所 回路モジュール及びその製造方法
JP2017191835A (ja) * 2016-04-12 2017-10-19 Tdk株式会社 電子回路モジュール及びその製造方法
JP2019117866A (ja) * 2017-12-27 2019-07-18 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
DE112020007228T5 (de) 2023-03-09
US20230026891A1 (en) 2023-01-26
CN115516619A (zh) 2022-12-23
JPWO2021234969A1 (ja) 2021-11-25
JP7188643B2 (ja) 2022-12-13

Similar Documents

Publication Publication Date Title
CN105304582B (zh) 封装结构及其制法
TWI569398B (zh) 半導體元件封裝及其製作方法
JP5837515B2 (ja) 回路モジュール
EP2787530B1 (en) High-frequency semiconductor package and high-frequency semiconductor device
WO2012023332A1 (ja) 電子部品及びその製造方法
US20150296667A1 (en) Method of manufacturing electronic component
TWI605564B (zh) 封裝結構及其製法
JP2015053298A (ja) 回路モジュール
JP7046723B2 (ja) 無線モジュールおよびその製造方法並びに電子装置
JP5904674B2 (ja) 電子部品実装モジュール及びその製造方法
JP2008244289A (ja) 電磁シールド構造
JP2011187779A (ja) モジュール
WO2021234969A1 (ja) 半導体装置、半導体装置の製造方法
KR20160026920A (ko) 선택적으로 조정된 전기적 특성을 갖는 전자 소자
TWI532424B (zh) 蓋板結構及其製作方法
TWI491009B (zh) 晶片級電磁干擾屏蔽結構及製造方法
US10021790B2 (en) Module with internal wire fence shielding
JP2707996B2 (ja) 混成集積回路装置およびその製造方法
JP2004200477A (ja) 電子回路基板および電子回路装置
CN115377666B (zh) 封装天线的制作方法以及封装天线
US20240063108A1 (en) Semiconductor package and semiconductor electronic device
JP2004259959A (ja) 配線基板
KR102060307B1 (ko) 반도체 패키지
TWI526152B (zh) 電子模組及其製造方法
JP6441697B2 (ja) 配線基板および電子装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20936429

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022524857

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20936429

Country of ref document: EP

Kind code of ref document: A1