DE112020007228T5 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112020007228T5
DE112020007228T5 DE112020007228.2T DE112020007228T DE112020007228T5 DE 112020007228 T5 DE112020007228 T5 DE 112020007228T5 DE 112020007228 T DE112020007228 T DE 112020007228T DE 112020007228 T5 DE112020007228 T5 DE 112020007228T5
Authority
DE
Germany
Prior art keywords
semiconductor device
hole
sealing member
metal
insulating sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020007228.2T
Other languages
English (en)
Inventor
Yoshihiro Tsukahara
Makoto Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112020007228T5 publication Critical patent/DE112020007228T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Halbleitervorrichtung weist eine mehrschichtige Platte auf, an der eine Verdrahtungsstruktur und eine Erdungsstruktur ausgebildet sind. Eine Vielzahl von Halbleiterelementen ist auf der mehrschichtigen Platte montiert. Ein isolierendes Versiegelungsbauteil ist auf der mehrschichtigen Platte angeordnet und bedeckt die Vielzahl von Halbleiterelementen. Ein Metallfilm ist auf dem isolierenden Versiegelungsbauteil angeordnet. Ein Rillenmetall ist in Kontakt mit einer Vielzahl von Rillen angeordnet, die sich von einem oberen Ende an einer seitlichen Oberfläche des isolierenden Versiegelungsbauteils zu einem unteren Ende an einer seitlichen Oberfläche der mehrschichtigen Platte erstrecken. Ein Lochmetall ist auf einer Innenwand eines Lochs angeordnet, das das isolierende Versiegelungsbauteil durchdringt, und erstreckt sich bis zur mehrschichtigen Platte. Das Lochmetall ist in Kontakt mit dem Metallfilm und der Erdungsstruktur.

Description

  • Gebiet
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • Hintergrund
  • Beispielsweise ist es in einer Halbleitervorrichtung, die dafür konfiguriert ist, in einem Hochfrequenzband zu arbeiten, zusammen mit einer Reduzierung der Größe und einer hochdichten Integration effektiv, eine Gehäusestruktur zu verwenden, die von einem leitfähigen Abschirmungsfilm oder dergleichen bedeckt ist, um eine Interferenz und dergleichen aufgrund unnötiger Strahlung elektromagnetischer Wellen von einem Gehäuse zu reduzieren. Beispielsweise ist es bedenklich, dass einhergehend mit einer Größenreduzierung eines Halbleitergehäuseprodukts sowie einer Leistungsverbesserung von im Gehäuse montierten Halbleiterelementen wahrscheinlich eine Hohlraumresonanz oder Interferenz zwischen Halbleitern aufgrund einer elektrischen Abschirmung in einem Gehäuse auftritt.
  • PTL 1 offenbart eine Vorrichtung mit einer integrierten Hochfrequenzschaltung, in der ein isolierendes Harz auf einem Substrat ausgebildet ist, auf dem eine Vielzahl von Hochfrequenzelementen montiert ist, eine Trennungsrille von einer oberen Oberfläche an jedem Teil des isolierenden Harzes zwischen den Hochfrequenzelementen angeordnet ist und ein dünner Metallfilm auf der oberen Oberfläche einschließlich der Trennungsrillen und auf einer seitlichen Oberfläche ausgebildet ist.
  • Zitatliste
  • Patentliteratur
  • [PTL 1] JP 2005-340656 A
  • Zusammenfassung
  • Technisches Problem
  • In einer Struktur der PTL 1 wird nach einem Zerteilen des Gehäuses eine elektromagnetische Abschirmungsschicht ausgebildet, und somit wird für jedes zerteilte Gehäuse ein Prozess zur Ausbildung eines Abschirmungsfilms benötigt. In diesem Fall tritt unter Gehäuseprodukten möglicherweise eine Abweichung bzw. Varianz der Dicke der elektromagnetischen Abschirmungsschicht auf.
  • Die vorliegende Offenbarung ist dazu gedacht, das oben beschriebene Problem zu lösen und eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung bereitzustellen, welche für die Produktion einer qualitativ verbesserten Halbleitervorrichtung mit einer elektromagnetischen Abschirmungsfunktion vorzuziehen bzw. besser sind.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung umfasst: eine mehrschichtige Platte, an der eine Verdrahtungsstruktur und eine Erdungsstruktur ausgebildet sind; eine Vielzahl von Halbleiterelementen, die auf der mehrschichtigen Platte montiert sind; ein isolierendes Versiegelungsbauteil, das auf der mehrschichtigen Platte angeordnet ist und die Vielzahl von Halbleiterelementen bedeckt; einen Metallfilm, der auf dem isolierenden Versiegelungsbauteil angeordnet ist; ein Rillenmaterial, das in Kontakt mit einer Vielzahl von Rillen angeordnet ist, die sich von einem oberen Ende an einer seitlichen Oberfläche des isolierenden Versiegelungsbauteils zu einem unteren Ende an einer seitlichen Oberfläche der mehrschichtigen Platte erstrecken; und ein Lochmaterial, das auf einer Innenwand eines Lochs angeordnet ist, das das isolierende Versiegelungsbauteil durchdringt und sich bis zur mehrschichtigen Platte erstreckt, wobei das Lochmetall mit dem Metallfilm und der Erdungsstruktur in Kontakt ist.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Offenbarung umfasst: ein Montieren einer Vielzahl von Halbleiterelementen auf einer mehrschichtigen Platte, die eine Verdrahtungsstruktur und eine Erdungsstruktur aufweist; ein Ausbilden eines isolierenden Versiegelungsbauteils auf der mehrschichtigen Platte, wobei das isolierende Versiegelungsbauteil die Vielzahl von Halbleiterelementen bedeckt; ein Ausbilden einer Vielzahl von Trennungsdurchgangslöchern durch das isolierende Versiegelungsbauteil und die mehrschichtige Platte, die in Draufsicht die Vielzahl von Halbleiterelementen umgeben; ein Ausbilden eines Lochs an einer Position, die in Draufsicht von der Vielzahl von Trennungsdurchgangslöchern umgeben ist, wobei das Loch das isolierende Versiegelungsbauteil durchdringt und sich bis zur mehrschichtigen Platte erstreckt; ein Ausbilden eines Metallfilms auf dem isolierenden Versiegelungsbauteil, eines Metallteils, der in jedem der Vielzahl von Trennungsdurchgangslöchern angeordnet ist und mit dem Metallfilm und der Erdungsstruktur in Kontakt ist, und eines Lochmetalls, das auf einer Innenwand des Lochs angeordnet ist, wobei das Lochmetall mit dem Metallfilm und der Erdungsstruktur in Kontakt ist; und ein Aufspalten der mehrschichtigen Platte und des isolierenden Versiegelungsbauteils entlang der Vielzahl von Trennungsdurchgangslöchern, um ein Zerteilen in die Halbleitervorrichtung durchzuführen.
  • Andere Merkmale der vorliegenden Offenbarung werden unten näher erläutert.
  • Vorteilhafte Effekte der Erfindung
  • Gemäß der vorliegenden Offenbarung werden eine elektromagnetische Abschirmung und ein Metall zum Reduzieren einer Hohlraumresonanz und einer Interferenz zwischen Elementen vor einem Zerteilen der Halbleitervorrichtung ausgebildet. Daher können eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung, die für eine Qualitätsverbesserung vorzuziehen bzw. besser sind, bereitgestellt werden.
  • Figurenliste
    • 1 ist eine perspektivische Ansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform.
    • 2 ist eine perspektivische Ansicht der Halbleitervorrichtung, deren Inneres visualisiert ist.
    • 3 ist ein Flussdiagramm.
    • 4 ist eine Ansicht, die eine Montage von Halbleiterelementen veranschaulicht.
    • 5 ist eine Ansicht, die eine Ausbildung von Löchern und Trennungsdurchgangslöchern veranschaulicht.
    • 6 ist ein Diagramm, das das Innere von 5 veranschaulicht.
    • 7 ist eine Querschnittsansicht der Halbleitervorrichtung vor einem Zerteilen.
    • 8 ist eine Querschnittsansicht der Halbleitervorrichtung vor einem Zerteilen.
    • 9 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Modifikation.
    • 10 ist eine perspektivische Ansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform.
    • 11 ist eine Querschnittsansicht der Halbleitervorrichtung vor einem Zerteilen.
    • 12 ist eine Querschnittsansicht der Halbleitervorrichtung vor einem Zerteilen.
    • 13 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Modifikation.
  • Beschreibung der Ausführungsformen
  • Eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß jeder Ausführungsform der vorliegenden Offenbarung werden unten mit Verweis auf die beiliegenden Zeichnungen beschrieben. Gleiche oder entsprechende Bestandteilelemente sind mit dem gleichen Bezugszeichen bezeichnet, und deren wiederholte Beschreibung wird in einigen Fällen weggelassen.
  • Erste Ausführungsform
  • 1 ist eine perspektivische Ansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform. Eine Halbleitervorrichtung 10 weist eine mehrschichtige Platte 12 auf, an der eine Verdrahtungsstruktur und eine Erdungsstruktur ausgebildet sind. Die Verdrahtungsstruktur oder die Erdungsstruktur sind auf der vorderen Oberfläche, auf der rückseitigen Oberfläche und im Innern der mehrschichtigen Platte 12 ausgebildet. Die mehrschichtige Platte 12 kann beispielsweise ein Keramiksubstrat oder ein Glas-Epoxid-Substrat sein.
  • Eine Vielzahl von Halbleiterelementen ist auf der mehrschichtigen Platte 12 montiert. In einem Beispiel handelt es sich bei der Vielzahl von Halbleiterelementen um Halbleiter-Chips. Ein isolierendes Versiegelungsbauteil 13, das die Vielzahl von Halbleiterelementen bedeckt, ist auf der mehrschichtigen Platte 12 angeordnet. Das isolierende Versiegelungsbauteil 13 ist beispielsweise ein Gussformharz. Auf dem isolierenden Versiegelungsbauteil 13 ist ein Metallfilm 14A angeordnet.
  • Eine Vielzahl von Vertiefungen bzw. Rillen 16, die sich vom oberen Ende des isolierenden Versiegelungsbauteils 13 zum unteren Ende der mehrschichtigen Platte 12 erstrecken, ist an der seitlichen Oberfläche des isolierenden Versiegelungsbauteils 13 und der seitlichen Oberfläche der mehrschichtigen Platte 12 ausgebildet. Infolgedessen weisen die seitliche Oberfläche des isolierenden Versiegelungsbauteils 13 und die seitliche Oberfläche der mehrschichtigen Platte 12 die Vielzahl von Rillen 16 und zwischen den Rillen 16 positionierte flache Oberflächen auf. Ein Rillenmetall 14B (engl.: in-groove metal) ist in der Vielzahl von Rillen 16 angeordnet. Da das Rillenmetall 14B in den Rillen 16 ausgebildet ist, erstreckt sich das Rillenmetall 14B vom oberen Ende der seitlichen Oberfläche des isolierenden Versiegelungsbauteils 13 zum unteren Ende der seitlichen Oberfläche der mehrschichtigen Platte 12. Somit liegen das Rillenmetall 14B und das isolierende Versiegelungsbauteil 13 auf der seitlichen Oberfläche der Halbleitervorrichtung 10 frei. Das Rillenmetall 14B ist in Kontakt mit dem Metallfilm 14A und der Erdungsstruktur der mehrschichtigen Platte 12.
  • In der Halbleitervorrichtung 10 ist ein Loch 15 ausgebildet, das das isolierende Versiegelungsbauteil 13 durchdringt und sich bis zur mehrschichtigen Platte 12 erstreckt. Das Loch 15 kann die mehrschichtige Platte 12 durchdringen oder kann bis zur Hälfte durch die mehrschichtige Platte 12 ausgebildet sein und die mehrschichtige Platte 12 nicht durchdringen. Auf der Innenwand des Lochs 15 ist ein Lochmetall 14E (engl.: in-hole metal) ausgebildet. Das Lochmetall 14E ist in Kontakt mit dem Metallfilm 14A und der Erdungsstruktur der mehrschichtigen Platte 12.
  • Beispielsweise kann als Materialien des Metallfilms 14A, des Rillenmetalls 14B und des Lochmetalls 14E ein Metall mit niedrigem Widerstand wie etwa Gold oder Nickel verwendet werden.
  • 2 ist eine perspektivische Ansicht, die eine interne Struktur der Halbleitervorrichtung 10 in 1 veranschaulicht. In 2 sind der Metallfilm 14A, das Rillenmetall 14B und das Lochmetall 14E, die in 1 veranschaulicht sind, weggelassen und ist nur das Profil des isolierenden Versiegelungsbauteils 13 veranschaulicht, und dementsprechend ist das Innere der Halbleitervorrichtung visualisiert. Eine Vielzahl von Halbleiterelementen 22 ist auf der mehrschichtigen Platte 12 montiert. In einem Beispiel umfasst die Vielzahl von Halbleiterelementen 22 ein erstes Halbleiterelement 22a und ein zweites Halbleiterelement 22b. In einem anderen Beispiel können drei oder mehr Halbleiterelemente auf der mehrschichtigen Platte 12 montiert sein.
  • Die mehrschichtige Platte 12 weist auf der Seite der oberen Oberfläche eine Verdrahtungsstruktur 32 auf. Ein Draht 18 verbindet jedes der Vielzahl von Halbleiterelementen 22 und die Verdrahtungsstruktur 32 der mehrschichtigen Platte 12.
  • 3 ist ein Flussdiagramm, das ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht. Das Verfahren zum Herstellen der Halbleitervorrichtung wird unten mit Verweis auf das Flussdiagramm beschrieben. Zunächst wird in Schritt S1 die Vielzahl von Halbleiterelementen auf der mehrschichtigen Platte montiert. 4 ist eine Draufsicht der mehrschichtigen Platte, auf der die Halbleiterelemente montiert sind. Das erste Halbleiterelement 22a und das zweite Halbleiterelement 22b sind auf der mehrschichtigen Platte 12 montiert. Das erste Halbleiterelement 22a und das zweite Halbleiterelement 22b sind jeweils über einen Draht 18 mit der Verdrahtungsstruktur 32 oder einem Verbindungsanschluss 19 verbunden. Der Verbindungsanschluss 19 ist eine Struktur, über die elektrische Eingangs-/Ausgangsleistung der Halbleitervorrichtung übertragen wird.
  • In 4 ist eine Trennungsposition 20 mit einer gestrichelten Linie veranschaulicht. Die Trennungsposition 20 ist eine virtuelle Linie, die als Teilungsposition genutzt werden soll, wenn die mehrschichtige Platte geteilt und in Halbleitervorrichtungen zerteilt wird. 4 veranschaulicht vier, noch zu teilende Halbleitervorrichtungen.
  • Der Prozess geht dann zu Schritt S2 weiter. In Schritt S2 wird das isolierende Versiegelungsbauteil 13, das die Vielzahl von Halbleiterelementen 22 und den Draht 18 bedeckt, auf der mehrschichtigen Platte 12 ausgebildet. In einem Beispiel wird das isolierende Versiegelungsbauteil 13 auf der gesamten oberen Oberfläche der mehrschichtigen Platte 12 ausgebildet.
  • Der Prozess geht danach zu Schritt S3 weiter. In Schritt S3 werden eine Vielzahl von Trennungsdurchgangslöchern 21 und die Löcher 15 ausgebildet. 5 ist eine Draufsicht der Halbleitervorrichtung, in der die Trennungsdurchgangslöcher 21 und die Löcher 15 ausgebildet sind. Die Vielzahl von Trennungsdurchgangslöchern 21 wird entlang der Trennungsposition 20 ausgebildet. Die Vielzahl von Trennungsdurchgangslöchern 21 wird so ausgebildet, dass sie in Draufsicht eine Vielzahl von Halbleiterelementen umgibt. Die Vielzahl von Trennungsdurchgangslöchern 21 durchdringt das isolierende Versiegelungsbauteil 13 und die mehrschichtige Platte 12.
  • Jedes Loch 15 wird an einer Position ausgebildet, die in Draufsicht von der Vielzahl von Trennungsdurchgangslöchern 21 umgeben ist. Ein Loch 15 oder eine Vielzahl von Löchern 15 kann in einem Bereich ausgebildet werden, der von der Vielzahl von Trennungsdurchgangslöchern 21 umgeben ist, die in einer Ringform ausgebildet sind. In dem in 5 veranschaulichten Beispiel sind zwei Löcher 15 in dem Bereich ausgebildet, der von der Vielzahl von Trennungsdurchgangslöchern 21 umgeben ist, die in einer Ringform ausgebildet sind. Jedes Loch 15 durchdringt das isolierende Versiegelungsbauteil 13 und erstreckt sich bis zur mehrschichtigen Platte 12. In diesem Beispiel durchdringt das Loch 15 das isolierende Versiegelungsbauteil 13 und die mehrschichtige Platte 12.
  • 6 ist ein Diagramm, in dem das isolierende Versiegelungsbauteil 13 in 5 transparent ist. Zumindest ein Teil jedes Lochs 15 ist in Draufsicht zwischen der Vielzahl von Halbleiterelementen positioniert. In diesem Beispiel sind zwei Löcher 15 zwischen dem ersten Halbleiterelement 22a und dem zweiten Halbleiterelement 22b angeordnet. In einem anderen Beispiel kann jedes Loch 15 an einer beliebigen Position ausgebildet sein, die von den Trennungsdurchgangslöchern 21 umgeben ist, die in einer Ringform ausgebildet sind.
  • Als Verfahren zum Ausbilden der Löcher 15 und der Trennungsdurchgangslöcher 21 kann ein mechanisches Verfahren, eine Laserherstellung oder ein Gussverfahren verwendet werden. In einem Beispiel können der Durchmesser jedes Trennungsdurchgangslochs 21 und der Durchmesser jedes Lochs 15 gleich sein. In diesem Fall sind die Durchmesser aller Trennungsdurchgangslöcher 21 und aller Löcher 15 gleich. Folglich können alle Trennungsdurchgangslöcher 21 und alle Löcher 15 mit einem Fertigungswerkzeug gebildet werden, wenn das mechanische Verfahren oder das Gussverfahren verwendet wird, und können alle Trennungsdurchgangslöcher 21 und alle Löcher 15 durch einen einzigen Prozess zusammen gebildet werden, wenn die Laserfertigung verwendet wird.
  • Danach geht das Verfahren zu Schritt S4 weiter. In Schritt S4 wird ein Metall an der oberen Oberfläche des isolierenden Versiegelungsbauteils 13, der Innenseite jedes Trennungsdurchgangslochs 21 und der Innenseite jedes Lochs 15 ausgebildet. 7 und 8 sind jeweils eine Querschnittsansicht, die eine beispielhafte Halbleitervorrichtung nach der Metallausbildung veranschaulicht. 7 ist eine Querschnittsansicht der Halbleitervorrichtung an einer Position, in der die Trennungsdurchgangslöcher 21 enthalten sind. Die Querschnittsansicht in 7 ist an einer einer Linie A-A' in 6 entsprechenden Position genommen. Die mehrschichtige Platte 12 in dem Beispiel, das in 7 veranschaulicht ist, umfasst eine Isolierschicht 34, die Verdrahtungsstruktur 32, eine Erdungsstruktur 17 an der rückseitigen Oberfläche und eine interne Erdungsstruktur 30. In diesem Beispiel sind die Erdungsstruktur 17 an der rückseitigen Oberfläche, die auf der rückseitigen Oberfläche der mehrschichtigen Platte 12 freiliegt, und die interne Erdungsstruktur 30, die innerhalb der mehrschichtigen Platte 12 angeordnet ist, als Erdungsstrukturen angeordnet. In einem anderen Beispiel können drei oder mehr Erdungsstrukturen in verschiedenen Ebenen der mehrschichtigen Platte angeordnet sein.
  • 7 veranschaulicht den Metallfilm 14A auf dem isolierenden Versiegelungsbauteil 13 und ein innerhalb jedes Trennungsdurchgangslochs 21 angeordnetes Metallteil 14B'. Der Metallteil 14B' ist in Kontakt mit dem Metallfilm 14A, der Erdungsstruktur 17 auf der rückseitigen Oberfläche und der internen Erdungsstruktur 30.
  • 8 ist eine Querschnittsansicht der Halbleitervorrichtung an einer Position, in der Löcher 15 enthalten sind. Die Querschnittsansicht in 8 ist an einer einer Linie B-B' in 6 entsprechenden Position genommen. Das Lochmetall 14E ist auf der Innenwand jedes Lochs 15 ausgebildet. Das Loch 15 durchdringt das isolierende Versiegelungsbauteil 13 und die mehrschichtige Platte 12. Das Lochmetall 14E ist in Kontakt mit dem Metallfilm 14A, der Erdungsstruktur 17 an der rückseitigen Oberfläche und der internen Erdungsstruktur 30.
  • Der Metallfilm 14A, der Metallteil 14B' und das Lochmetall 14E können durch beispielsweise ein Verfahren zur Aufdampfungsbeschichtung oder Plattierung gemeinsam gebildet werden. Solch eine gemeinsame Ausbildung trägt zu einer Prozessvereinfachung bei.
  • Der Prozess geht dann zu Schritt S5 weiter. In Schritt S5 wird ein Zerteilen in Halbleitervorrichtungen durchgeführt, indem die mehrschichtige Platte 12 und das isolierende Versiegelungsbauteil 13 entlang der Vielzahl von Trennungsdurchgangslöchern 21 aufgespalten werden. Die Trennungsdurchgangslöcher 21 werden durch das Zerteilen die in 1 veranschaulichten Rillen 16. Dementsprechend wird der auf der Innenwand jedes Trennungsdurchgangslochs 21 ausgebildete Metallteil 14B' das in 1 veranschaulichte Rillenmetall 14B. Die in 1 und 2 veranschaulichte Halbleitervorrichtung wird durch diese Verarbeitung zur Zerteilung fertiggestellt.
  • Das Rillenmetall 14B fungiert als elektromagnetische Abschirmung der Halbleitervorrichtung. Der Abstand des Rillenmetalls 14B trägt zur Leistung einer elektromagnetischen Abschirmung bei. Um die Leistung einer elektromagnetischen Abschirmung der Halbleitervorrichtung 10 sicherzustellen, kann der Abstand der Trennungsdurchgangslöcher 21 gleich einer oder kürzer als eine ¼-Wellenlänge in einem Hochfrequenzband sein, in dem die Halbleitervorrichtung 10 arbeitet.
  • Beispielsweise tritt in einigen Fällen von den Halbleiterelementen 22 elektrische Leistung von Oberschwingungen einer Oberschwingung zweiter Ordnung, einer Oberschwingung dritter Ordnung und einer Oberschwingung n-ter Ordnung (n ist eine ganze Zahl) auf. Folglich kann der Abstand des Rillenmetalls 14B so bestimmt werden, dass nicht nur elektrische Leistung einer Grundschwingung, sondern auch elektrische Leistung von Oberschwingungen abgeschirmt wird. Die ¼-Wellenlänge ist beispielsweise 4 mm, wenn als das isolierende Versiegelungsbauteil 13 ein Gussformmaterial mit einer spezifischen Dielektrizitätskonstante Er gleich fünf verwendet wird und das Betriebsband der Halbleitervorrichtung 10 GHz ist. Die Vielzahl von Rillen 16 kann einen Abstand von 0,6 mm bis 1 mm zwischen zwei benachbarten Rillen aufweisen, um die Leistung einer Abschirmung elektrischer Leistung von Oberschwingungen zu verbessern. In diesem Fall beträgt der Abstand des Rillenmetalls 14B ebenfalls 0,6 mm bis 1 mm. Man beachte, dass, wenn die Fertigungsgenauigkeit der Trennungsdurchgangslöcher 21 im Wesentlichen 0,3 mm beträgt, sich die Position einer Rille 16 aus einer vorbestimmten Position um maximal 0,3 mm verschiebt und sich die Position einer der Rille benachbarten anderen Rille 16 aus einer vorbestimmten Position ebenfalls um höchstens 0,3 mm verschiebt. Folglich ist es möglich, eine Verbindung von zwei Rillen zu vermeiden und den Rillenabstand zu reduzieren, indem der Abstand der Vielzahl von Rillen 16 wie oben beschrieben auf 0,6 mm bis 1 mm festgelegt wird. Es ist möglich, die Leistung einer Abschirmung elektrischer Leistung von Oberschwingungen zu erhöhen, indem der Abstand des Rillenmetalls 14B reduziert wird.
  • Die Erdungsstrukturen sind wie oben beschrieben an beliebigen Positionen angeordnet, können aber an beispielsweise der vorderen Oberfläche, der rückseitigen Oberfläche und dem Inneren der mehrschichtigen Platte 12 ausgebildet sein. Da die Erdungsstrukturen auf der Innenwand jedes Trennungsdurchgangslochs 21 freiliegen, ist es möglich, den Metallteil 14B' und die Erdungsstrukturen einfach zu verbinden, nur indem der Metallteil 14B' innerhalb der Trennungsdurchgangslöcher 21 ausgebildet wird.
  • Im oben beschriebenen Verfahren zum Herstellen der Halbleitervorrichtung werden der Metallfilm 14A, der Metallteil 14B' und das Lochmetall 14E ausgebildet, bevor die Halbleitervorrichtung als einzelnes Stück abgetrennt wird, und somit ist das Verfahren aufgrund der Reduzierung der Anzahl von Prozessen zur Reduzierung der Herstellungskosten und zur Reduzierung einer Varianz zwischen elektromagnetischen Abschirmungsfilmen eher vorzuziehen bzw. besser als ein Verfahren, bei dem der Metallfilm 14A, der Metallteil 14B' und das Lochmetall 14E nach einem Zerteilen in Halbleitervorrichtungen ausgebildet werden.
  • Das Lochmetall 14E ist vorgesehen, um eine Fehlfunktion der Halbleitervorrichtung 10 aufgrund einer Hohlraumresonanz zu reduzieren. Interferenzen zwischen Halbleiterelementen können reduziert werden, indem jedes Loch 15 in Draufsicht zwischen Halbleiter-Chips 6 positioniert wird. Mit anderen Worten wird eine Interferenz zwischen Halbleiterelementen reduziert, indem zumindest ein Teil des Lochmetalls 14E in Draufsicht zwischen dem ersten Halbleiterelement 22a und dem zweiten Halbleiterelement 22b positioniert wird. In einem anderen Beispiel kann jedes Loch 15 an einer beliebigen Position vorgesehen werden. Die Anzahl an Löchern 15 ist nicht sonderlich beschränkt. Wenn eine Vielzahl von Löchern 15 ausgebildet wird, muss ein Kontakt zwischen zwei Löchern 15 unter Berücksichtigung der Fertigungsgenauigkeit der Löcher 15 vermieden werden. Die Fertigungsvarianz zwischen den Löchern 15 beträgt beispielsweise 0,1 mm. Um eine Hohlraumresonanz zu reduzieren, kann der Radius jedes Lochs 15 vergrößert werden oder kann die Anzahl an Löchern 15 erhöht werden.
  • 9 ist eine Querschnittsansicht der Halbleitervorrichtung, die ein beispielhaftes Lochmetall gemäß einer Modifikation veranschaulicht. Jedes in 9 veranschaulichte Loch 15 durchdringt das isolierende Versiegelungsbauteil 13, erstreckt sich bis zur Hälfte durch die mehrschichtige Platte 15 und dringt nicht durch die mehrschichtige Platte 12. Das Loch 15 ist so angeordnet, dass die interne Erdungsstruktur 30 freiliegt. Ein Lochmetall 14E' ist im Loch 15 so ausgebildet, dass es mit der internen Erdungsstruktur 30 in Kontakt ist. Das Lochmetall 14E' ist auch in Kontakt mit dem Metallfilm 14A. Das Lochmetall 14E' reduziert die Hohlraumresonanz. Da das Loch 15 die mehrschichtige Platte 12 nicht durchdringt, wird die Festigkeit der Halbleitervorrichtung 10 im Vergleich mit einer Konfiguration, in der das Loch 15 die mehrschichtige Platte 12 durchdringt, erhöht.
  • Die in der ersten Ausführungsform beschriebene Modifikation, ein Korrekturbeispiel oder ein alternativer Gedanke ist auf eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß einer Ausführungsform unten anwendbar. Der Unterschied gegenüber der ersten Ausführungsform wird für die Halbleitervorrichtung und das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform unten vorwiegend beschrieben.
  • Zweite Ausführungsform
  • 10 ist eine perspektivische Ansicht einer Halbleitervorrichtung 50 gemäß einer zweiten Ausführungsform. Eine Vielzahl von Rillen 52 weist eine Breite auf, die in einer Richtung von der oberen Oberfläche des isolierenden Versiegelungsbauteils 13 zur unteren Oberfläche der mehrschichtigen Platte 12 abnimmt. Mit anderen Worten hat jede Rille 52 eine Form, die in der Abwärtsrichtung verjüngt ist. Jedes Loch 15 weist eine Konusform mit einem Durchmesser auf, der in der Richtung von der oberen Oberfläche des isolierenden Versiegelungsbauteils 13 zur unteren Oberfläche der mehrschichtigen Platte 12 abnimmt. Auf der Innenwand des Lochs 14 ist ein Lochmetall 14F ausgebildet.
  • 11 ist eine Querschnittsansicht der Trennungsdurchgangslöcher 21. Die Trennungsdurchgangslöcher 21 sind in kreisförmigen Konusformen entlang der Trennungsposition 20 ausgebildet. Bei den Trennungsdurchgangslöchern 21 handelt es sich jeweils um ein Loch mit einem Durchmesser, der von der oberen Oberfläche der Halbleitervorrichtung zu deren unteren Oberfläche graduell abnimmt. In diesem Beispiel durchdringt jedes Trennungsdurchgangsloch 21 die mehrschichtige Platte 12. Der auf der Innenwand des Trennungsdurchgangslochs 21 ausgebildete Metallteil 14B' ist mit dem Metallfilm 14A, der Erdungsstruktur 17 auf der rückseitigen Oberfläche und der internen Erdungsstruktur 30 verbunden.
  • 12 ist eine Querschnittsansicht der Löcher 15. Ähnlich den Trennungsdurchgangslöchern 21 handelt es sich bei den Löchern 15 jeweils um ein Loch mit einem Durchmesser, der von der oberen Oberfläche der Halbleitervorrichtung zu deren unteren Oberfläche graduell abnimmt. Das Lochmetall 14F ist mit dem Metallfilm 14A, der Erdungsstruktur 17 auf einer rückseitigen Oberfläche und der internen Erdungsstruktur 30 verbunden.
  • Wie in 11 und 12 beispielhaft veranschaulicht ist, weisen die Vielzahl von Trennungsdurchgangslöchern 21 und die Löcher 15 jeweils eine Konusform mit einem Durchmesser auf, der in der Richtung von der oberen Oberfläche des isolierenden Versiegelungsbauteils 13 zur unteren Oberfläche der mehrschichtigen Platte 12 graduell abnimmt.
  • Die Trennungsdurchgangslöcher 21 und die Löcher 15 mit solchen Konusformen erleichtern eine Vergrößerung der Dicke des Metallteils 14B' und des Lochmetalls 14F bei und in der Nähe der untersten Teile der Trennungsdurchgangslöcher 21 und der Löcher 15. Beispielsweise können die Dicken der unteren Endteile und nahegelegenen Teile des Metallteils 14B' und des Lochmetalls 14F durch Ausbildung mittels des Verfahrens zur Aufdampfungsbeschichtung leicht erhöht werden. Die Vergrößerung der Dicke des Metallteils 14B' und des Lochmetalls 14F stellt deren Kontakt mit den Erdungsstrukturen sicher, und somit können ungeachtet einer Prozessvarianz die Leistung einer elektromagnetischen Abschirmung und Unterdrückung einer Hohlraumresonanz sichergestellt werden.
  • 13 ist eine Querschnittsansicht des Lochmetalls 14F gemäß einer Modifikation. Wenn sich jedes Loch 15 halb durch die mehrschichtige Platte 12 erstreckt und die mehrschichtige Platte 12 nicht durchdringt, können das Lochmetall 14F und die interne Erdungsstruktur 30 miteinander in Kontakt gebracht werden. Da das Loch 15 die mehrschichtige Platte 12 nicht durchdringt, wird die Festigkeit der Halbleitervorrichtung im Vergleich mit einer Konfiguration, in der das Loch 15 die mehrschichtige Platte 12 durchdringt, erhöht.
  • Die Form, die Tiefe und die Anordnung sowohl der Trennungsdurchgangslöcher 21 als auch der Löcher 15 in den ersten und zweiten Ausführungsformen und ihren Modifikationen können entsprechend einer Nutzung der Halbleitervorrichtung geändert werden.
  • Bezugszeichenliste
    • 10
    Halbleitervorrichtung,
    12
    mehrschichtige Platte,
    13
    isolierendes Versiegelungsbauteil,
    14A
    Metallfilm,
    14B
    Rillenmetall,
    14B'
    Metallteil,
    14E,14F
    Lochmetall,
    15
    Loch,
    17
    Erdungsstruktur auf der rückseitigen Oberfläche,
    21
    Trennungsdurchgangsloch,
    30
    interne Erdungsstruktur
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2005340656 A [0004]

Claims (16)

  1. Halbleitervorrichtung, aufweisend: eine mehrschichtige Platte, an der eine Verdrahtungsstruktur und eine Erdungsstruktur ausgebildet sind; eine Vielzahl von Halbleiterelementen, die auf der mehrschichtigen Platte ausgebildet sind; ein isolierendes Versiegelungsbauteil, das auf der mehrschichtigen Platte angeordnet ist und die Vielzahl von Halbleiterelementen bedeckt; einen Metallfilm, der auf dem isolierenden Versiegelungsbauteil angeordnet ist; ein Rillenmetall, das in Kontakt mit einer Vielzahl von Rillen ausgebildet ist, die sich von einem oberen Ende an einer seitlichen Oberfläche des isolierenden Versiegelungsbauteils zu einem unteren Ende an einer seitlichen Oberfläche der mehrschichtigen Platte erstrecken; und ein Lochmetall, das auf einer Innenwand eines Lochs angeordnet ist, das das isolierende Versiegelungsbauteil durchdringt und sich bis zur mehrschichtigen Platte erstreckt, wobei das Lochmetall mit dem Metallfilm und der Erdungsstruktur in Kontakt ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Erdungsstruktur eine Erdungsstruktur auf einer rückseitigen Oberfläche umfasst, die auf einer rückseitigen Oberfläche der mehrschichtigen Platte freiliegt, das Loch das isolierende Versiegelungsbauteil und die mehrschichtige Platte durchdringt und das Lochmetall mit der Erdungsstruktur auf einer rückseitigen Oberfläche in Kontakt ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die Erdungsstruktur eine interne Erdungsstruktur umfasst, die innerhalb der mehrschichtigen Platte angeordnet ist, das Loch das isolierende Versiegelungsbauteil durchdringt, sich bis zur Hälfte durch die mehrschichtige Platte erstreckt und die mehrschichtige Platte nicht durchdringt und das Lochmetall mit der internen Erdungsstruktur in Kontakt ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, ferner aufweisend einen Draht, der die Vielzahl von Halbleiterelementen und die Verdrahtungsstruktur verbindet.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Vielzahl von Rillen jeweils eine Breite aufweist, die in einer Richtung von einer oberen Oberfläche des isolierenden Versiegelungsbauteils zu einer unteren Oberfläche der mehrschichtigen Platte abnimmt.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei das Loch eine Konusform mit einem Durchmesser aufweist, der in einer Richtung von einer oberen Oberfläche des isolierenden Versiegelungsbauteils zu einer unteren Oberfläche der mehrschichtigen Platte abnimmt.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die Vielzahl von Rillen einen Abstand von 0,6 mm bis 1 mm zwischen zwei benachbarten Rillen aufweist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Vielzahl von Halbleiterelementen ein erstes Halbleiterelement und ein zweites Halbleiterelement umfasst und in Draufsicht zumindest ein Teil des Lochmetalls zwischen dem ersten Halbleiterelement und dem zweiten Halbleiterelement positioniert ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei das Loch und das Lochmetall mehrfach angeordnet sind.
  10. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: ein Montieren einer Vielzahl von Halbleiterelementen auf einer mehrschichtigen Platte, die eine Verdrahtungsstruktur und eine Erdungsstruktur aufweist; ein Ausbilden eines isolierenden Versiegelungsbauteils auf der mehrschichtigen Platte, wobei das isolierende Versiegelungsbauteil die Vielzahl von Halbleiterelementen bedeckt; ein Ausbilden einer Vielzahl von Trennungsdurchgangslöchern durch das isolierende Versiegelungsbauteil und die mehrschichtige Platte, die in Draufsicht die Vielzahl von Halbleiterelementen umgeben; ein Ausbilden eines Lochs an einer Position, die in Draufsicht von der Vielzahl von Trennungsdurchgangslöchern umgeben ist, wobei das Loch das isolierende Versiegelungsbauteil durchdringt und sich bis zur mehrschichtigen Platte erstreckt; ein Ausbilden eines Metallfilms auf dem isolierenden Versiegelungsbauteil, eines Metallteils, der in jedem der Vielzahl von Trennungsdurchgangslöchern angeordnet wird und mit dem Metallfilm und der Erdungsstruktur in Kontakt ist, und eines Lochmetalls, das auf einer Innenwand des Lochs angeordnet wird, wobei das Lochmetall mit dem Metallfilm und der Erdungsstruktur in Kontakt ist; und ein Aufspalten der mehrschichtigen Platte und des isolierenden Versiegelungsbauteils entlang der Vielzahl von Trennungsdurchgangslöchern, um ein Zerteilen in die Halbleitervorrichtung durchzuführen.
  11. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 10, wobei in Draufsicht zumindest ein Teil des Lochs zwischen der Vielzahl von Halbleiterelementen positioniert ist.
  12. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 10 oder 11, wobei das Loch die mehrschichtige Platte durchdringt.
  13. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 10 oder 11, wobei sich das Loch bis zur Hälfte durch die mehrschichtige Platte erstreckt und die mehrschichtige Platte nicht durchdringt.
  14. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 10 bis 13, wobei die Vielzahl von Trennungsdurchgangslöchern und das Loch einander gleiche Durchmesser aufweisen.
  15. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 10 bis 14, wobei der Metallfilm, der Metallteil und das Lochmetall mittels eines Verfahrens zur Aufdampfungsbeschichtung oder Plattierung gemeinsam gebildet werden.
  16. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 10 bis 15, wobei die Vielzahl von Trennungsdurchgangslöchern und das Loch jeweils eine Konusform mit einem Durchmesser aufweisen, der in einer Richtung von einer oberen Oberfläche des isolierenden Versiegelungsbauteils zu einer unteren Oberfläche der mehrschichtigen Platte abnimmt.
DE112020007228.2T 2020-05-22 2020-05-22 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Pending DE112020007228T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/020392 WO2021234969A1 (ja) 2020-05-22 2020-05-22 半導体装置、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112020007228T5 true DE112020007228T5 (de) 2023-03-09

Family

ID=78708324

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020007228.2T Pending DE112020007228T5 (de) 2020-05-22 2020-05-22 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20230026891A1 (de)
JP (1) JP7188643B2 (de)
CN (1) CN115516619A (de)
DE (1) DE112020007228T5 (de)
WO (1) WO2021234969A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220237357A1 (en) * 2021-01-28 2022-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Diagonal via pattern and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340656A (ja) 2004-05-28 2005-12-08 Matsushita Electric Ind Co Ltd 高周波集積回路装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US9362196B2 (en) 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
WO2015194435A1 (ja) * 2014-06-20 2015-12-23 株式会社村田製作所 回路モジュール及びその製造方法
JP6728917B2 (ja) * 2016-04-12 2020-07-22 Tdk株式会社 電子回路モジュールの製造方法
JP7130958B2 (ja) * 2017-12-27 2022-09-06 株式会社村田製作所 モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340656A (ja) 2004-05-28 2005-12-08 Matsushita Electric Ind Co Ltd 高周波集積回路装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220237357A1 (en) * 2021-01-28 2022-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Diagonal via pattern and method
US11901286B2 (en) * 2021-01-28 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Diagonal via pattern and method

Also Published As

Publication number Publication date
CN115516619A (zh) 2022-12-23
JPWO2021234969A1 (de) 2021-11-25
WO2021234969A1 (ja) 2021-11-25
JP7188643B2 (ja) 2022-12-13
US20230026891A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
DE2212735C3 (de) Hochfrequenz-Übertragungsleitung in Streifenleiterbauweise
DE3245658C2 (de)
DE3011068C2 (de) Verfahren zur Herstellung einer Gegenplatte mit elektrisch voneinander isolierten Potential- und Masseplatten
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE10016064A1 (de) Substrat,Einzelsubstrat und Verfahren zur Herstellung derselben
DE1615701C2 (de) Elektrische Schaltungsanordnung
DE112017007890B4 (de) Halbleitervorrichtung, Hochfrequenz-Leistungsverstärker und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112020007228T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE10010086A1 (de) Filter mit verteilten Konstanten, Verfahren zur Herstellung desselben sowie Schaltungsmodul mit einem solchen
WO2012016898A2 (de) Verfahren zur herstellung einer mehrzahl von elektronischen bauelementen mit elektromagnetischer schirmung und insbesondere mit wärmeabführung und elektronisches bauelement mit elektromagnetischer schirmung und insbesondere mit wärmeabführung
DE112017007145T5 (de) Zwischenplattenverbindungsstruktur
DE102017210901B4 (de) Halbleitervorrichtung und Verfahren einer Fertigung derselben
DE102016010066B3 (de) Abschirmungssystem mit an einem Substrat ausgebildetem Stützelement und Verfahren zum Herstellen des Systems
EP0710432B1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
DE102017123342A1 (de) TO-Gehäuse mit hoher Reflexionsdämpfung
DE102013103578B4 (de) Gehäuseanordnung und Verfahren zum Herstellen derselben
DE102007046351A1 (de) Hochfrequenzplatine, die einen Übertragungsmodus zur Befestigung einer Halbleitervorrichtung wandelt
DE69631162T2 (de) Abgeschirmte leiterplatte gegen elektromagnetische interferenzen
DE102019133597A1 (de) Elektronik-Baugruppe
EP2529398B1 (de) Verbesserung der ebenheit durch freischnitte an den prägen
DE112017002029T5 (de) Leiterplatte, Schaltungsanordnung und Herstellungsverfahren für eine Leiterplatte
EP1360881B1 (de) Verfahren zur herstellung von verdrahtungen mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
DE102017106923B4 (de) Akustische Volumenresonator-Vorrichtungen und Prozesse zum Herstellen von akustischen Volumenresonator-Vorrichtungen
DE112015003410T5 (de) Verfahren zur Herstellung elektronischer Bauteile

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence