CN115377666B - 封装天线的制作方法以及封装天线 - Google Patents
封装天线的制作方法以及封装天线 Download PDFInfo
- Publication number
- CN115377666B CN115377666B CN202110541500.6A CN202110541500A CN115377666B CN 115377666 B CN115377666 B CN 115377666B CN 202110541500 A CN202110541500 A CN 202110541500A CN 115377666 B CN115377666 B CN 115377666B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric
- substrate
- forming
- dielectric stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000003825 pressing Methods 0.000 claims abstract description 17
- 238000001816 cooling Methods 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims abstract description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 83
- 229910052802 copper Inorganic materials 0.000 claims description 47
- 239000010949 copper Substances 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 12
- 239000000945 filler Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000003475 lamination Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229920000106 Liquid crystal polymer Polymers 0.000 description 3
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- -1 Polytetrafluoroethylene Polymers 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种封装天线的制作方法，包括以下步骤：提供一中间体；在所述中间体的一表面压合形成介质叠层，在所述中间体背离所述介质叠层的表面压合形成线路基板，所述介质叠层包括第一介质层，所述线路基板包括第二介质层以及埋设于所述第二介质层中的线路层，其中，所述介质叠层与所述线路基板的厚度不同，所述第一介质层的层数与所述第二介质层的层数相同，其中，在压合降温过程中，降温速率小于1.0℃/min；在所述介质叠层背离所述中间体的表面形成天线；以及形成贯穿所述天线、所述介质叠层、所述中间体以及所述线路基板的导电孔，从而形成所述封装天线。本申请还提供一种封装天线。
Description
技术领域
本申请涉及封装天线领域，尤其涉及一种封装天线的制作方法以及封装天线。
背景技术
随着5G高速率通信时代的来临，毫米波通信逐步成为焦点，毫米波天线的设计和应用需求也越来越旺盛。由于毫米波频段传输路径长短对信号幅度损耗影响非常大，且毫米波天线的加工精度要求非常高，因此具有极短天线馈线路径和高加工精度的AiP(Antenna in Package，封装天线集成)技术成为毫米波天线领域的主流技术之一。
AiP结构分为三部分，包括天线、介质层以及线路基板，所述介质层位于天线与线路基板之间。其中，通常为满足特定频段的性能需要，介质层的厚度与线路基板的厚度不一致。现有形成AiP结构的方法，在形成封装天线的过程中，会引起封装天线的翘曲。
发明内容
有鉴于此，有必要提供一种在减小翘曲的封装天线的制作方法。
另，还有必要提供一种封装天线。
一种封装天线的制作方法，包括以下步骤：提供一中间体；在所述中间体的一表面压合形成介质叠层，在所述中间体背离所述介质叠层的表面压合形成线路基板，所述介质叠层包括第一介质层，所述线路基板包括第二介质层以及埋设于所述第二介质层中的线路层，其中，所述介质叠层与所述线路基板的厚度不同，所述第一介质层的层数与所述第二介质层的层数相同，其中，在压合降温过程中，降温速率小于1.0℃/min；在所述介质叠层背离所述中间体的表面形成天线；以及形成贯穿所述天线、所述介质叠层、所述中间体以及所述线路基板的导电孔，从而形成所述封装天线。
在一些实施方式中，所述中间体包括基材层以及位于所述基材层相对两表面的第一残铜层以及屏蔽层，所述基材层包括产品区与非产品区，所述第一残铜层位于所述非产品区，所述屏蔽层位于所述产品区。
在一些实施方式中，形成所述中间体的步骤包括：提供一基板，包括所述基材层与位于所述基材层相对两表面的第一铜层与第二铜层，所述基板包括所述产品区与所述非产品区；以及去除位于所述产品区的所述第一铜层露出所述基材层，剩余部分第一铜层即为所述第一残铜层，将所述第二铜层制作形成所述屏蔽层。
在一些实施方式中，形成所述介质叠层以及所述线路基板的步骤包括：在所述基材层表面压合形成所述第一介质层，所述第一介质层覆盖所述第一残铜层；在所述基材层表面压合形成所述第二介质层以及所述线路层，所述第二介质层覆盖所述屏蔽层，所述线路层位于所述第二介质层背离所述基材层表面。
在一些实施方式中，所述介质叠层还包括第二残铜层，所述线路基板还包括第三残铜层，所述第二残铜层与所述第三残铜层位于所述非产品区，形成所述介质叠层以及所述线路基板的步骤包括：在所述第一介质层背离所述基材层表面形成所述第二残铜层；以及在所述第二介质层背离所述基材层表面形成所述第三残铜层。
在一些实施方式中，形成所述介质叠层以及所述线路基板的步骤包括：将所述第一介质层覆盖所述第二残铜层；以及将所述第二介质层覆盖所述第三残铜层。
在一些实施方式中，所述封装天线的制作方法还包括：去除所述非产品区，以使所述第一残铜层、所述第二残铜层以及所述第三残铜层去除，得到位于所述产品区的所述封装天线。
在一些实施方式中，所述基材层、所述第一介质层以及所述第二介质层中设置有填充物。
一种封装天线，包括中间体、介质叠层、线路基板以及天线。介质叠层位于所述中间体的一表面，所述介质叠层包括第一介质层；线路基板，位于所述中间体背离所述介质叠层的表面，所述线路基板包括第二介质层；天线位于所述介质叠层背离所述中间体的表面；其中，所述天线与所述线路基板通过贯穿所述介质叠层、所述中间体以及所述线路基板的导电孔电连接，所述第一介质层的厚度与所述第二介质层的厚度不同。
在一些实施方式中，所述中间体包括基材层以及屏蔽层，所述屏蔽层位于所述基材层的表面，所述屏蔽层与所述导电孔电连接。
本申请提供的封装天线的制作方法，通过多次压合的方法形成所述介质叠层以及线路基板，从而将不对称的应力分散，能够有效避免应力差导致的翘曲；另外，在压合过程中，通过控制降温速率，进一步改善翘曲。
附图说明
图1为本申请实施例提供的基板的截面示意图。
图2为将图1所示的基板形成中间体的截面示意图。
图3为在图2所示的中间体相对两表面形成一层介质叠层以及一层线路基板的截面示意图。
图4为分别对图3所示的介质叠层以及线路基板进行增层后的截面示意图。
图5为在图4所示的介质叠层背离所述中间体的表面形成天线后的截面示意图。
图6为形成贯穿图5所示的天线、介质叠层、中间体以及线路基板的导电孔的截面示意图。
图7为去除图6所示的非产品区得到的产品区的封装天线的截面示意图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
为了能够更清楚地理解本申请的上述目的、特征和优点，下面结合附图和具体实施方式对本申请进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本申请，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的所有的和任意的组合。
在本申请的各实施例中，为了便于描述而非限制本申请，本申请专利申请说明书以及权利要求书中使用的术语“连接”并非限定于物理的或者机械的连接，不管是直接的还是间接的。“上”、“下”、“上方”、“下方”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
请参阅图1至图7，本申请实施例提供一种封装天线100的制作方法，可以包括以下步骤：
步骤S1：请参阅图1和图2，提供一中间体10。
在一些实施方式中，所述中间体10包括基材层12以及位于所述基材层12相对两表面的第一残铜层16以及屏蔽层14，所述中间体10包括产品区I与非产品区II，所述第一残铜层16位于所述非产品区II，所述屏蔽层14位于所述产品区I。其中，所述屏蔽层用于屏蔽电磁干扰。
所述基材层12的材质可以为树脂材料或半固化片(Prepreg，PP)中的一种，树脂材料可以选自聚酰亚胺(polyimide，PI)、液晶高分子聚合物(Liquid Crystal Polymer，LCP)以及改性聚酰亚胺(modified polyimide，MPI)、环氧树脂(Glass Epoxy)以及聚四氟乙烯(Polytetrafluoroethylene，PTFE)等材料中的一种。
在一些实施方式中，所述中间体10可以通过以下步骤形成：
步骤S101：请参阅图1，提供一基板20，包括所述基材层12与位于所述基材层12相对两表面的第一铜层22与第二铜层24，所述基板20包括所述产品区I与所述非产品区II。
所述基材层12、所述第一铜层22与所述第二铜层24的厚度可以根据需要进行设置。在一些实施方式中，所述基材层12的厚度可以为75μm-100μm，所述第一铜层22与所述第二铜层24的厚度可以为12μm。
所述非产品区II在后续制程中去除，保留所述产品区I。在本实施方式中，所述非产品区II围设于所述产品区I的周缘。
步骤S102：请参阅图2，去除位于所述产品区I的所述第一铜层22露出所述基材层12，剩余部分第一铜层22即为所述第一残铜层16，将所述第二铜层24制作形成所述屏蔽层14。
形成所述屏蔽层14时，位于所述非产品区II的第二铜层24均被蚀刻，保留部分位于产品区I的第二铜层24即为所述屏蔽层14。
蚀刻位于所述产品区I的第一铜层22，保留位于所述非产品区II的第一铜层22(第一残铜层16)，以使所述基材层12相对两表面的第一残铜层16与屏蔽层14相平衡，以便于在后续压合过程中，降低翘曲。
在一些实施方式中，形成所述中间体10的步骤还可以是先提供一基材层12，然后在所述基材层12相对两表面分别形成所述第一残铜层16以及所述屏蔽层14。
步骤S2：请参阅图3和图4，在所述中间体10的一表面压合形成介质叠层30，在所述中间体10背离所述介质叠层30的表面压合形成线路基板40，所述介质叠层30包括第一介质层32，所述线路基板40包括第二介质层42，其中，所述介质叠层30与所述线路基板40的厚度不同，所述第一介质层32的层数与所述第二介质层42的层数相同，其中，在压合降温过程中，降温速率小于1.0℃/min。
所述第一介质层32与所述第二介质层42可以选自上述树脂材料。树脂材料可以优先选自杨氏模量高、介质损耗低的材料，可以从根本上改善翘曲。
在一些实施方式中，在露出的所述基材层12具有所述第一残铜层16的表面形成介质叠层30，在所述基材层12具有所述屏蔽层14的表面形成线路基板40。在另一实施方式中，所述介质叠层30与所述线路基板40的位置也可以调换。
所述线路基板40还包括线路层46，所述线路层46埋设于所述第二介质层42中。
由于所述介质叠层30与所述线路基板40的厚度不同，通过设置相同层数的所述第一介质层32的层数与所述第二介质层42，能够平衡在后续压合过程中的应力，降低翘曲。
在一些实施方式中，所述基材层12、所述第一介质层32与所述第二介质层42中还可以设置填充物50，所述填充物50可以选自玻纤布、玻璃粉以及陶瓷粉中的至少一种，用于增强基材层12、所述第一介质层32与所述第二介质层42的刚性，改善翘曲。在本实施方式中，所述填充物50为玻纤布。
由于介质叠层30中的第一介质层32与线路基板40中的第二介质层42的厚度不一致，降低降温速率，延长冷却时间，可以有效改善翘曲。
在一些实施方式中，步骤S2可以具体包括以下步骤：
步骤S201：请参阅图3，在所述基材层12表面压合形成所述第一介质层32与第二残铜层34，所述第一介质层32覆盖所述第一残铜层16，所述第二残铜层34位于所述第一介质层32背离所述基材层12表面，所述第二残铜层34位于所述非产品区II。
步骤S202：请参阅图3，在所述基材层12表面压合形成所述第二介质层42、所述线路层46以及第三残铜层44，所述第二介质层42覆盖所述屏蔽层14，所述线路层46与所述第三残铜层44位于所述第二介质层42背离所述基材层12表面。
所述线路层46位于产品区I，所述第三残铜层44位于非产品区II。所述线路层46与所述第三残铜层44绝缘连接。
步骤S203：请参阅图4，重复步骤S201与步骤S202进行增层处理，其中，所述第一介质层32与所述第二介质层42的层数相同，每层所述第一介质层32与所述第二介质层42的厚度不同。
其中，由于最外侧的第一介质层32表面后续需形成天线65(请参阅图5)，最外侧的第二介质层42表面具有线路层46，为降低压合过程中的翘曲，在最外侧的第一介质层32的表面未设置第二残铜层34，在最外侧的第二介质层42表面未设置第三残铜层44，即所述步骤S2还可以包括步骤S204：在所述第一介质层32背离所述基材层12表面形成所述第二残铜层34，在所述第二介质层42背离所述基材层12表面形成所述第三残铜层44，以使所有的第二残铜层34均埋设于所述第一介质层32中，所有的第三残铜层44埋设于所述第二介质层42中。
在一些实施方式中，由于树脂材料(即基材层12、第一介质层32以及第二介质层42)与金属铜(线路层46)的热膨胀系数差异较大，故保持位于所述产品区I的线路层46与位于非产品区II的第一残铜层16、第二残铜层34以及第三残铜层44之间的含量差异小于30％，以减小应力差，从而降低翘曲。
压合处理后，所述第一介质层32与所述第二残铜层34形成所述介质叠层30，所述第二介质层42、所述线路层46以及第三残铜层44形成所述线路基板40。其中，所述线路基板40中的线路层46相互电连接。
步骤S3：请参阅图5，在所述介质叠层30背离所述中间体10的表面形成天线65。
所述天线65位于所述产品区I。所述天线65的数量可以为多个，所述天线65的排列方式可以根据需要进行设置，在本实施方式中，所述天线65呈阵列式排布。
步骤S4：请参阅图6，形成贯穿所述天线65、所述介质叠层30、所述中间体10以及所述线路基板40的导电孔60，从而形成所述封装天线100。
所述导电孔60位于所述产品区I。所述导电孔60电连接所述天线65、所述屏蔽层14以及所述线路基板40。
请参阅图7，在一些实施方式中，还可以包括步骤S5：去除所述第一残铜层16、所述第二残铜层34以及所述第三残铜层44的步骤，即去除非产品区II，得到产品区I的所述封装天线100。
在一些实施方式中，还可以将所述封装天线100在一定温度下进行压烤，进一步改善封装天线100的翘曲。
请参阅图7，本申请还提供一种封装天线100，包括中间体10、介质叠层30、线路基板40以及天线65，所述中间体10位于所述介质叠层30与线路基板40之间，所述天线65位于所述介质叠层30背离所述线路基板40的表面。所述天线65与所述线路基板40通过导电孔60电连接。
在一些实施方式中，所述中间体10包括基材层12以及位于所述基材层12其中一表面的屏蔽层14，所述屏蔽层14通过所述导电孔60与所述天线65以及所述线路基板40电连接。
所述介质叠层30与所述线路基板40的厚度不同。所述介质叠层30与所述线路基板40位于所述中间体10相对两表面。在一些实施方式中，所述介质叠层30可以位于所述中间体10具有所述屏蔽层14的表面。在本实施方式中，所述线路基板40位于所述中间体10具有所述屏蔽层14的表面。
所述介质叠层30中包括层叠设置的第一介质层32，所述线路基板40包括层叠设置的第二介质层42与埋设于所述第二介质层42中的线路层46。
在一些实施方式中，所述基材层12、所述第一介质层32以及所述第二介质层42中还可以设置填充物50，所述填充物50可以选自玻纤布、玻璃粉以及陶瓷粉中的至少一种，用于增强基材层12、所述第一介质层32与所述第二介质层42的刚性，改善翘曲。在本实施方式中，所述填充物50为玻纤布。
本申请提供的封装天线100的制作方法，通过多次压合的方法形成所述介质叠层30以及线路基板40，从而将不对称的应力分散，能够有效避免应力差导致的翘曲；另外，在压合过程中，通过控制降温速率，进一步降低翘曲。
以上实施方式仅用以说明本申请的技术方案而非限制，尽管参照以上较佳实施方式对本申请进行了详细说明，本领域的普通技术人员应当理解，可以对本申请的技术方案进行修改或等同替换都不应脱离本申请技术方案的精神和范围。
Claims (9)
1.一种封装天线的制作方法，其特征在于，包括以下步骤：
提供一中间体，包括基材层以及位于所述基材层相对两表面的第一残铜层以及屏蔽层，所述中间体包括产品区与非产品区，所述非产品区围设于所述产品区的周缘，所述第一残铜层位于所述非产品区，所述屏蔽层位于所述产品区；
在所述中间体的一表面压合形成介质叠层，在所述中间体背离所述介质叠层的表面压合形成线路基板，所述介质叠层包括第一介质层，所述线路基板包括第二介质层以及埋设于所述第二介质层中的线路层，其中，所述介质叠层与所述线路基板的厚度不同，所述第一介质层的层数与所述第二介质层的层数相同，其中，在压合降温过程中，降温速率小于1.0℃/min；
在所述介质叠层背离所述中间体的表面形成天线；以及
形成贯穿所述天线、所述介质叠层、所述中间体以及所述线路基板的导电孔，去除所述非产品区，从而形成所述封装天线。
2.根据权利要求1所述的封装天线的制作方法，其特征在于，形成所述中间体的步骤包括：
提供一基板，包括所述基材层与位于所述基材层相对两表面的第一铜层与第二铜层，所述基板包括所述产品区与所述非产品区；以及
去除位于所述产品区的所述第一铜层露出所述基材层，剩余部分第一铜层即为所述第一残铜层，将所述第二铜层制作形成所述屏蔽层。
3.根据权利要求2所述的封装天线的制作方法，其特征在于，形成所述介质叠层以及所述线路基板的步骤包括：
在所述基材层表面压合形成所述第一介质层，所述第一介质层覆盖所述第一残铜层；以及
在所述基材层表面压合形成所述第二介质层以及所述线路层，所述第二介质层覆盖所述屏蔽层，所述线路层位于所述第二介质层背离所述基材层表面。
4.根据权利要求3所述的封装天线的制作方法，其特征在于，所述介质叠层还包括第二残铜层，所述线路基板还包括第三残铜层，所述第二残铜层与所述第三残铜层位于所述非产品区，形成所述介质叠层以及所述线路基板的步骤包括：
在所述第一介质层背离所述基材层表面形成所述第二残铜层；以及
在所述第二介质层背离所述基材层表面形成所述第三残铜层。
5.根据权利要求4所述的封装天线的制作方法，其特征在于，形成所述介质叠层以及所述线路基板的步骤包括：
将所述第一介质层覆盖所述第二残铜层；以及
将所述第二介质层覆盖所述第三残铜层。
6.根据权利要求4所述的封装天线的制作方法，其特征在于，所述封装天线的制作方法还包括：去除所述第二残铜层以及所述第三残铜层，得到位于所述产品区的所述封装天线。
7.根据权利要求1所述的封装天线的制作方法，其特征在于，所述基材层、所述第一介质层以及所述第二介质层中设置有填充物。
8.一种由权利要求1-7中任意一项所述的制作方法制作的封装天线，其特征在于，所述封装天线包括：
中间体；
介质叠层，位于所述中间体的一表面，所述介质叠层包括第一介质层；
线路基板，位于所述中间体背离所述介质叠层的表面，所述线路基板包括第二介质层；以及
天线，位于所述介质叠层背离所述中间体的表面；
其中，所述天线与所述线路基板通过贯穿所述介质叠层、所述中间体以及所述线路基板的导电孔电连接，所述第一介质层的厚度与所述第二介质层的厚度不同。
9.根据权利要求8所述的封装天线，其特征在于，所述中间体包括基材层以及屏蔽层，所述屏蔽层位于所述基材层的表面，所述屏蔽层与所述导电孔电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110541500.6A CN115377666B (zh) | 2021-05-18 | 2021-05-18 | 封装天线的制作方法以及封装天线 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110541500.6A CN115377666B (zh) | 2021-05-18 | 2021-05-18 | 封装天线的制作方法以及封装天线 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115377666A CN115377666A (zh) | 2022-11-22 |
| CN115377666B true CN115377666B (zh) | 2024-05-14 |
Family
ID=84059902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110541500.6A Active CN115377666B (zh) | 2021-05-18 | 2021-05-18 | 封装天线的制作方法以及封装天线 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115377666B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109600939A (zh) * | 2018-10-30 | 2019-04-09 | 庆鼎精密电子（淮安）有限公司 | 薄型天线电路板的制作方法 |
| WO2020124436A1 (zh) * | 2018-12-19 | 2020-06-25 | 华为技术有限公司 | 封装天线基板及其制造方法、封装天线及终端 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10886594B2 (en) * | 2018-03-16 | 2021-01-05 | Sj Semiconductor (Jiangyin) Corporation | Packaging structure and packaging method for antenna |
-
2021
- 2021-05-18 CN CN202110541500.6A patent/CN115377666B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109600939A (zh) * | 2018-10-30 | 2019-04-09 | 庆鼎精密电子（淮安）有限公司 | 薄型天线电路板的制作方法 |
| WO2020124436A1 (zh) * | 2018-12-19 | 2020-06-25 | 华为技术有限公司 | 封装天线基板及其制造方法、封装天线及终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115377666A (zh) | 2022-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10512153B2 (en) | High frequency circuit | |
| WO2012023332A1 (ja) | 電子部品及びその製造方法 | |
| EP1443561A2 (en) | Stacked chip electronic package having laminate carrier and method of making same | |
| CN102686053A (zh) | 多层布线基板的制造方法 | |
| WO2015178313A1 (ja) | プリント配線板 | |
| US11632861B2 (en) | Method for manufacturing embedded circuit board, embedded circuit board, and application | |
| US20140347834A1 (en) | Electronic component embedded printed circuit board and method for manufacturing the same | |
| WO2021230215A1 (ja) | 高周波回路 | |
| JP7480458B2 (ja) | プリント回路基板 | |
| US9773725B2 (en) | Coreless multi-layer circuit substrate with minimized pad capacitance | |
| CN110876226A (zh) | 软硬结合电路板及其制作方法 | |
| US7226653B2 (en) | Printed circuit board and method for producing a printed circuit board | |
| CN115377666B (zh) | 封装天线的制作方法以及封装天线 | |
| JP2001036246A (ja) | 配線基板およびこれを用いた多層配線基板 | |
| US20220028578A1 (en) | Multilayered substrate | |
| JP6748338B1 (ja) | 平面アンテナ基板 | |
| JP2008186878A (ja) | 配線基板およびそれを用いた半導体素子の実装構造体 | |
| JPH11112114A (ja) | プリント基板 | |
| TWI768947B (zh) | 天線封裝體的製作方法以及天線封裝體 | |
| US20150101846A1 (en) | Printed circuit board and method of manufacturing the same | |
| US9659884B2 (en) | Carrier substrate | |
| TWI852704B (zh) | 軟性電路板及其製造方法 | |
| WO2021212479A1 (zh) | 电路板及其制造方法 | |
| JP2002151854A (ja) | 多層プリント配線板およびその製造方法 | |
| JP2022034605A (ja) | 複合基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |