TWI526152B - 電子模組及其製造方法 - Google Patents
電子模組及其製造方法 Download PDFInfo
- Publication number
- TWI526152B TWI526152B TW102112106A TW102112106A TWI526152B TW I526152 B TWI526152 B TW I526152B TW 102112106 A TW102112106 A TW 102112106A TW 102112106 A TW102112106 A TW 102112106A TW I526152 B TWI526152 B TW I526152B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- distance
- material layer
- electromagnetic wave
- Prior art date
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
本發明乃關於一種電子模組,特別是指一種具有電磁波遮蔽結構的電子模組。
現今大部分的電子產品,例如:智慧型手機、膝上型電腦或平板電腦等,朝向微型化、薄型化、多功能及高速化的目標發展。為了因應市場的需求,電子產品內的電子元件需隨之縮小,同時還需具備更高的運算頻率。由於電子元件分布密度過高,且電子元件之間的訊號傳輸線路的距離越來越近,加上電子元件需在很高的工作頻率下操作,使得來自電子產品外部電磁輻射或內部的電子元件相互之間的電磁干擾情形也日益嚴重。
為了防止電磁波對電子元件造成電磁干擾(Electromagnetic Interference,EMI),各種防電磁波干擾的對策也因應而生。習知技術包括藉由適當的線路與設計,來降低來自於電子產品內部的干擾,例如藉由EMI濾波器、電容器與電感器等元件。而來自外界的電磁波輻射,則以可屏蔽電磁波的材料所製作的外殼予以阻隔。
而在公開的美國專利號5371404中,則揭示為了屏蔽電磁波對於多個電子元件的干擾,封裝時採用混摻70~75%金屬材料的環氧樹脂(epoxy)作為封裝層。但採用此種方式卻對封裝後電子元件的電性,產生不良的影響,甚至是使電子元件在封裝後效能降低或是失效。
因為70%~75%的金屬很難均勻分布於環氧樹脂內,而是沉積在封裝層底部,形成金屬聚集區與環氧樹脂區之分層結構。因金
屬熱膨脹係數遠大於環氧樹脂的熱膨脹係數,當電路板在組裝過程中受熱時,容易造成分層(De-lamination)的問題。
再者,由於金屬與金屬間夾有環氧樹脂薄膜,形成類似電容的結構,也可能影響原本電子元件的特性。並且,靠近主動元件的金屬層所造成耦合的電容效應,將使電子元件失效或降低性能。
本發明提供一種具有電磁遮蔽結構的電子模組,此電磁遮蔽結構包含立體幾何圖案之上表面,並在上表面順形地覆蓋上至少一複合電磁波遮罩層。
本發明實施例提供一種電子模組,包括基板、至少一電子元件、模封層及複合電磁波遮罩層。電子元件形成於基板上。模封層包覆電子元件與部分基板,其中模封層具有至少一側壁及一上表面,該上表面具有一立體幾何圖案。複合電磁波遮罩層順形地覆蓋於模封層上表面及側壁上,其中複合電磁波遮罩層包含一磁性材料層及一導電材料層。
本發明的實施例更提供一種具有電磁遮蔽結構電子模組的製造方法,包括改變電子模組之表面,使之成為具有立體幾何圖案之上表面,並透過順形遮蔽塗佈的方法在上表面順形地覆蓋上至少一複合電磁波遮罩層。
包括下列步驟:提供一基板,基板上已預先形成至少一電子元件;接著,在基板上形成模封層包覆電子元件與部分基板,其中該模封層並具有至少一側壁及一上表面,並在該上表面上形成一立體幾何圖案;接著,形成一複合電磁波遮罩層順形地覆蓋模封層上表面及側壁。
本發明實施例中所提供的電子模組表面具有特殊立體幾何結構,可增加電子模組的表面積,除了可輔助屏蔽電磁波之外,也可兼具散熱效果。此外,電子模組使用複合電磁波遮罩層來解決電磁干擾問題,不會影響電路的正常工作,因此不需要改變電路
設計,易整合於目前業界的製程當中。
為了能更進一步瞭解本發明為達成既定目的所採取之技術、方法及功效,請參閱以下有關本發明之詳細說明、圖式,相信本發明之目的、特徵與特點,當可由此得以深入且具體之瞭解,然而所附圖式與附件僅提供參考與說明用,並非用來對本發明加以限制者。
1‧‧‧電子模組
10‧‧‧基板
101‧‧‧承載面
102‧‧‧底面
103‧‧‧接墊
11a~11d‧‧‧電子元件
12‧‧‧模封層
120、120'‧‧‧上表面
121‧‧‧第一溝槽
122‧‧‧第二溝槽
13‧‧‧突起物
130‧‧‧基底
132‧‧‧凸部
14‧‧‧複合電磁波遮罩層
141‧‧‧導電材料層
142‧‧‧磁性材料層
200‧‧‧雷射鑽頭
L1‧‧‧第一雷射光
L2‧‧‧第二雷射光
D1‧‧‧第一距離
D2‧‧‧第二距離
d1‧‧‧第一溝槽寬度
d2‧‧‧第二溝槽寬度
圖1 顯示本發明實施例電子模組之剖面側視圖。
圖2 顯示圖1之電子模組之俯視圖。
圖3A至圖3D顯示本發明實施例的電子模組在不同階段製程的剖面示意圖。
請參考圖1。圖1顯示本發明實施例電子模組之剖面側視圖。電子模組1包括基板10、電子元件11a~11d、模封層12及複合電磁波遮罩層14。
基板10具有承載面101以及底面102。基板10並具有多個預先設置的接墊103與線路層(未繪示)。接墊103為導電材料,例如:銅所製成,以電性連接至導電線路(未繪示)或是接地面(未繪示)。其中,接墊103與線路層(未繪示)皆位於基板10上或埋入基板10。基板10之材質可依製程與產品需求而不同,例如半導體產業是含矽的半導體晶圓,在其它應用上可以是PCB基板或是玻璃基板,或是其它材質。
本實施例中,基板10的承載面101上設有四個電子元件11a~11d,分別具有不同功能。電子元件11a以覆晶接合的方式設置於基板10的承載面101上。電子元件11b、11c及11d可以是電阻器、電感器或電容器。基板10上所配置之電子元件的種類與數量是依據實際需求而設計,並非用以限制本發明。
模封層12包覆電子元件11a~11d與基板10之部份承載面
101。在一實施例中,除了基板10底面102未被模封層12所包覆之外,基板10的其他部份及電子元件11a~11d皆會被模封層12所包覆。模封體12的材質例如為環氧樹脂或矽膠。所述模封層12具有多個側壁(未標號)及一上表面120,本實施例中,所述的上表面120即為模封層12的頂面,並具有立體幾何圖案,以減弱電磁波的強度,同時亦可增加模封層12表面的散熱面積。本發明實施例中,立體幾何圖案例如包括多個分散的突起物13,這些突起物13可以呈陣列排列或是非規則排列。
突起物13的立體幾何形狀可以是立方體、圓柱體、金字塔形或圓錐體。在本發明實施例中,可藉由設計模封層12表面的幾何結構來輔助屏蔽電磁波。因為電磁波輻射到物體表面時將發生吸收與散射,而物體表面的幾何結構將對電磁波的散射產生影響。例如,物體表面幾何結構能使電磁波產生破壞性干涉,以使輻射強度衰減。
請同時參照圖2。圖2顯示圖1的電子模組未覆蓋複合電磁波遮罩層前的俯視圖。值得說明的是,在圖1及圖2的實施例中,這些突起物13凸出於上述上表面120,並呈陣列排列,且任兩相鄰突起物13的間距可依據電磁波的波長而做設計。在一實施例中,相鄰兩突起物13之間距範圍為電磁波波長的1/4倍至1/20倍。突起物13的設置可以使入射的電磁波產生破壞性干涉,而降低電磁波的強度。
在另一實施例中,每一突起物13具有基底130及凸部132,凸部132凸設於基底130上。基底130和凸部132可分別用以消減不同波長電磁波的強度,其中任兩相鄰基底130之間的第一距離D1與任兩相鄰凸部132之間的第二距離D2不同。
在一實施例中,第一電磁波頻率例如是5GHz,則任兩相鄰基底130之間的第一距離D1為第一電磁波波長的1/4至1/20倍,以消減第一電磁波強度。第二電磁波頻率例如是1GHz,則任兩相鄰
凸部132的第二距離D2為第二電磁波波長的1/4至1/10倍,以減弱第二電磁波強度。當第一電磁波及第二電磁波從電子元件發散或從電子模組外入射到模封層12表面的不同位置時,透過模封層12表面基底130及凸部132的設置,可分別使入射的第一電磁波及第二電磁波產生破壞性干涉,而減弱第一電磁波及第二電磁波的強度。
而形成立體幾何圖案的方式例如採用雷射製程(laser process),也就是以雷射鑽頭對模封層12進行切割而於平面120上,形成多個突起物13。上述雷射製程所使用的雷射可以是二氧化碳雷射或紫外光亞格雷射(UV-YAG laser)等。另外,移除部分模封體12以形成這些突起物13之方法,也可以例如採用電漿蝕刻、化學蝕刻或機械切割等方式來製作。另一實施例中,是在形成模封層12的同時,透過頂模塑封(top-gate molding)製程,一併在模封層上表面形成立體幾何圖案。
複合電磁波遮罩層14順形地覆蓋於這些突起物13及模封層12表面上,以屏蔽電磁波。本發明實施例的複合電磁波遮罩層14包括一導電材料層141及一磁性材料層142。一般而言,導電材料較磁性材料容易氧化,故本發明實施例先以導電材料層141順形地覆蓋於模封層12的上表面120及側壁上,再以磁性材料層142覆蓋於導電材料層141上。但本發明並不以為限,在不同材料的選用搭配下,也可以是先以磁性材料層142順形地覆蓋於模封層12的上表面120及側壁上,再以導電材料層141覆蓋於磁性材料層142上。
另外,磁性材料層142的厚度依據不同材料而定。磁性材料層142可選自由鉬、鎳、鈷及鐵所形成的群組其中一種,例如是碳鋼、鎢鋼或鋁鎳鈷合金等鐵磁性材料(ferromagnetic material),或例如是鋇鐵氧磁體(barium ferrate)或鍶鐵氧磁體(strontium ferrite)等亞
鐵磁性材料(ferrimagnetic material)。磁性材料層142也可以是由鐵層經氮化處理後形成氮化鐵層。
導電材料層141的電導率(σ)越高,越能有效吸收電磁波。導電材料層141的厚度依材料不同而不同,且其可由例如金屬材料、合金材料、導電高分子材料或上述材料之組合所形成的複數層導電材料層。在一實施例中,導電材料層141的組成可以選擇由金、銅、鋁及銀所組成的群組其中之一種。導電材料層141及磁性材料層142可藉由噴鍍(spray coating)、電鍍(electroplating)、無電鍍electrolessplating)、蒸鍍或濺鍍(sputtering)等製程而形成。
請參照圖3A至3D,顯示本發明實施例的電子模組在不同階段製程的剖面示意圖。請先參照圖3A,首先提供基板10,且基板10的承載面101上已預先形成至少一電子元件(例如電子元件11a~11b其中之一種)及模封層12。模封層12包覆電子元件11a~11d與基板10,並具有一上表面120’。本實施例中,是進行封膠製程以形成模封層12,而封膠製程例如為覆蓋成形製程(over-molding process)。
接著以一雷射製程於模封層的上表面120’上切割出立體幾何圖案。請參照圖3B及圖3C。在本實施例中,是利用雷射製程(laser process),以雷射鑽頭200對模封層12進行縱向及橫向切割,而於平面120上形成多個突起物13的陣列。製程所使用的雷射可以是二氧化碳雷射或紫外光亞格雷射(UV-YAG laser)等。
本實施例中形成多個突起物13分散於模封層12上表面120’的方法,還包括進行兩階段的雷射切割。請參照圖3B,進行第一階段的雷射切割時,利用雷射鑽頭200以第一雷射光L1切割模封層12表面,形成多條第一溝槽121,其中這些第一溝槽121彼此交錯,從而形成突起物13的基底130。此外,第一溝槽121的深度小於模封層12的厚度,所以在進行第一階段雷射切割之後,模封層12與基板10不會被切割成多個獨立單元。
進行第二階段的雷射切割時,請參照圖3C,雷射鑽頭200以第二雷射光L2,沿著這些第一溝槽121來切割模封層12,形成第二溝槽122,形成突起物13的凸部132。其中第一雷射光L1的光束腰(beam waist)小於第二雷射光L2的光束腰,因而第二溝槽122的寬度d2與第一溝槽121的寬度d1不同。本實施例中,第二溝槽122的寬度d2小於第一溝槽121的寬度d1,且第二溝槽122的深度小於第一溝槽121的深度。
在其他實施例中,形成突起物13之方法,也可以採用電漿蝕刻、化學蝕刻或機械切割等方式來製作。在本發明又一實施例中,則是在以一封膠製程形成模封層12時,透過一頂模塑封(top-gate molding)製程,於上表面120’一併形成立體幾何圖案。
接著請參照圖3D,形成複合電磁波遮罩層14順形地覆蓋模封層12的上表面120’及側壁。本發明實施例中,形成複合電磁波遮罩層14的步驟包括先形成一導電材料層141順形地覆蓋模封層12的側壁及上表面上,再形成磁性材料層142覆蓋導電材料層141。
如前所述,形成導電材料層141及磁性材料層142時,是藉由噴鍍(spray coating)、電鍍(electroplating)、無電鍍(electrolessplating)、蒸鍍或濺鍍(sputtering)製程。
在本實施例中,形成磁性材料層142的方法包括將溶劑及磁性材料混合,其中磁性材料例如鉬、鎳、鈷、鐵或其混合材料,再利用噴鍍(spray coating)方式形成前述的磁性材料層142之後,再加熱固化(curing)。再另一實施例中,也可以先形成一鐵層覆蓋模封層12,再進行氮化處理,以使鐵層形成一氮化鐵層,以作為磁性材料層14。
本發明實施例中,電子模組表面立體幾何結構的設計可輔助減弱電磁波的強度,並可增加電子模組的表面積,以提升散熱的效果。此外,結合複合電磁波遮罩層來解決電磁干擾問題,不會影響電路的正常工作,因此不需要改變電路設計,易合併於現有
的製程之中。
以上所述僅為本發明的實施例,其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者,在不脫離本發明的精神與範圍內,所作的更動及潤飾的等效替換,仍為本發明的專利保護範圍內。
1‧‧‧電子模組
10‧‧‧基板
101‧‧‧承載面
102‧‧‧底面
103‧‧‧接墊
11a~11d‧‧‧電子元件
12‧‧‧模封層
120‧‧‧平面
13‧‧‧突起物
130‧‧‧基底
132‧‧‧凸部
14‧‧‧複合電磁波遮罩層
141‧‧‧導電材料層
142‧‧‧磁性材料層
D1‧‧‧第一距離
D2‧‧‧第二距離
Claims (8)
- 一種電子模組,包括:一基板,具有一承載面;至少一電子元件,配置於該承載面上;一模封層,包覆該電子元件,並覆蓋部份該承載面,其中該模封層具有至少一側壁及一上表面,該上表面具有一立體幾何圖案,其中該立體幾何圖案包括多個呈陣列排列或呈非規則排列的突起物,且各該突起物包括:一基底,其中任兩相鄰基底之間相距一第一距離;及一凸部,突出於該基底上,其中任兩相鄰凸部之間相距一,第二距離,並且該第二距離與該第一距離不同;及一複合電磁波遮罩層,順形地覆蓋於該上表面及該些側壁,其中該複合電磁波遮罩層包含一磁性材料層及一導電材料層。
- 根據申請專利範圍第1項之電子模組,其中該些突起物為立方體、圓柱體、金字塔或圓錐體。
- 根據申請專利範圍第1項之電子模組,其中該第一距離為一第一電磁波波長的1/4倍至1/20倍,該第二距離為一第二電磁波波長的1/4倍至1/10倍。
- 根據申請專利範圍第1項之電子模組,其中該磁性材料層為一鐵磁性材料層或一亞鐵磁性材料層或一包含鉬、鎳、鈷以及鐵所形成的群組其中一種的材料層。
- 根據申請專利範圍第1項之電子模組,其中該磁性材料層形成於該導電材料層上。
- 一種電子模組的製造方法,包括:提供一基板,其中至少一電子元件配置於該基板;在該基板上形成一模封層包覆該電子元件與部分該基板,其中該模封層具有至少一側壁及一上表面,並且在該上表面上形成一 立體幾何圖案,其中該立體幾何圖案包括多個呈陣列排列或呈非規則排列的突起物,且各該突起物包括:一基底,其中任兩相鄰基底之間相距一第一距離;及一凸部,突出於該基底上,其中任兩相鄰凸部之間相距一第二距離,並且該第二距離與該第一距離不同;及形成一複合電磁波遮罩層順形地覆蓋該些側壁及該上表面上。
- 根據申請專利範圍第6項之製造方法,其中形成該複合電磁波遮罩層的步驟更包括:形成一導電材料層順形地覆蓋該些側壁及該上表面上;及形成一磁性材料層覆蓋該導電材料層。
- 根據申請專利範圍第6項之製造方法,其中形成該模封層的步驟包括:進行一封膠製程,形成該模封層;及以一雷射製程在該模封層的該上表面切割出該立體幾何圖案。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102112106A TWI526152B (zh) | 2013-04-03 | 2013-04-03 | 電子模組及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102112106A TWI526152B (zh) | 2013-04-03 | 2013-04-03 | 電子模組及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201440628A TW201440628A (zh) | 2014-10-16 |
TWI526152B true TWI526152B (zh) | 2016-03-11 |
Family
ID=52114005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102112106A TWI526152B (zh) | 2013-04-03 | 2013-04-03 | 電子模組及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI526152B (zh) |
-
2013
- 2013-04-03 TW TW102112106A patent/TWI526152B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201440628A (zh) | 2014-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105304582B (zh) | 封装结构及其制法 | |
US8212340B2 (en) | Chip package and manufacturing method thereof | |
US9337073B2 (en) | 3D shielding case and methods for forming the same | |
US9685413B1 (en) | Semiconductor package having an EMI shielding layer | |
TWI605564B (zh) | 封裝結構及其製法 | |
CN109585421B (zh) | 带有电磁屏蔽的双面模块及其制造方法 | |
JP7046723B2 (ja) | 無線モジュールおよびその製造方法並びに電子装置 | |
US10923435B2 (en) | Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance | |
US6232660B1 (en) | High-frequency semiconductor device provided with peripheral bumps on chip periphery that surround high-frequency semiconductor chip | |
TW201428932A (zh) | 堆疊式封裝模組與其製造方法 | |
TW202109965A (zh) | 用於毫米波之轉接結構以及多層轉接結構 | |
TWM547185U (zh) | 選擇性電磁遮蔽封裝體結構 | |
WO2022063239A1 (zh) | 封装体及其制备方法、终端和电子设备 | |
TWI484616B (zh) | 具電磁干擾屏蔽之封裝模組 | |
US10021790B2 (en) | Module with internal wire fence shielding | |
TWI526152B (zh) | 電子模組及其製造方法 | |
US20050206015A1 (en) | System and method for attenuating electromagnetic interference | |
JP7188643B2 (ja) | 半導体装置、半導体装置の製造方法 | |
CN112071808B (zh) | 集成天线和射频前端的有机基板埋入封装结构 | |
CN104103631B (zh) | 电子模块及其制造方法 | |
US20180315714A1 (en) | Chip package structure and manufacturing method thereof | |
TWI653731B (zh) | 選擇性電磁遮蔽封裝體結構及其製法 | |
US11211340B2 (en) | Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding | |
US11694969B2 (en) | Semiconductor package and method of fabricating the same | |
WO2022194217A1 (zh) | 用于抑制电磁辐射的芯片封装散热组件 |