TWI653731B - 選擇性電磁遮蔽封裝體結構及其製法 - Google Patents

選擇性電磁遮蔽封裝體結構及其製法 Download PDF

Info

Publication number
TWI653731B
TWI653731B TW106111894A TW106111894A TWI653731B TW I653731 B TWI653731 B TW I653731B TW 106111894 A TW106111894 A TW 106111894A TW 106111894 A TW106111894 A TW 106111894A TW I653731 B TWI653731 B TW I653731B
Authority
TW
Taiwan
Prior art keywords
electromagnetic shielding
electronic component
package structure
substrate
central region
Prior art date
Application number
TW106111894A
Other languages
English (en)
Other versions
TW201838133A (zh
Inventor
吳明哲
Original Assignee
吳明哲
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 吳明哲 filed Critical 吳明哲
Priority to TW106111894A priority Critical patent/TWI653731B/zh
Priority to US15/816,213 priority patent/US20180294234A1/en
Publication of TW201838133A publication Critical patent/TW201838133A/zh
Application granted granted Critical
Publication of TWI653731B publication Critical patent/TWI653731B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種選擇性電磁遮蔽封裝體結構，包含有一基板，至少一第一電子元件設置於基板的安裝面，一封膠體設置於安裝面且包覆第一電子元件，以及一電磁遮蔽層；其中封膠體具有相對遠離基板的一加工面可以區分成一中央區域與一外圍區域包圍著該中央區域，該封膠體設有一溝槽介於該中央區域與該外圍區域之間，該溝槽形成一封閉迴路且包圍第一電子元件，電磁遮蔽層分布於該中央區域與該溝槽當中。因此可以適應多變的設計需求，而且具有較低的製作成本。

Description

選擇性電磁遮蔽封裝體結構及其製法
本發明與半導體封裝結構有關，具體而言是指一種半導體封裝結構的電磁遮蔽層(EMI Shielding)及其製造方法，適用應用在整合不同功能的半導體封裝結構。
近年來數位科技的發展迅速，為了滿足使用者對於可攜帶性與使用方便性的需求，電子產品朝向輕薄短小，以及一機多工的趨勢發展，因此半導體封裝技術必須進一步進行微型化(Minimization)，在有限的體積實現更高的運算效能及整合更多功能。
為了避免電子元件之間的電磁干擾，傳統的半導體封裝結構會設置金屬蓋作為電磁遮蔽層，但是金屬蓋必須佔據相對較大的空間，因此業界研發出順形電磁遮蔽技術(Conformal EMI Shielding)，利用濺鍍(Sputtering)或鍍層(Coating)等方式將導電導磁材料均勻散佈在半導體封裝結構的封膠體(Molded Resin)外周圍來做為電磁遮蔽層，藉以縮小體積。
然而，單一基板上的兩個電子元件之間也可能會產生電磁干擾的問題，因此業界研發出分隔電磁遮蔽技術(Compartment EMI Shielding)，能夠在封膠體的內部切割形成溝槽(Trench)後填入導電材料來做 為電磁遮蔽層。
然而，當半導體封裝結構同時應用順形電磁遮蔽技術與分隔電磁遮蔽技術時，整體的製造過程必須要使用多次的切割與濺鍍等製程才能完成電磁遮蔽層，存在製程繁複與成本過高的問題。此外，所完成的電磁遮蔽層會將所有的電子元件都包覆在電磁遮蔽層之內，對於部分的半導體裝置，例如將天線整合於基板上的無線模組而言，電磁遮蔽層反而構成天線效能上的阻礙。
有鑑於此，本發明之目的在於提供一種選擇性電磁遮蔽封裝體結構及其製法，具有製程簡易的優點，而且可以在半導體封裝結構上形成局部包覆的電磁遮蔽層。
為達成前述目的，本發明提供一種選擇性電磁遮蔽封裝體結構，包含有一基板，至少一第一電子元件設置於該基板的安裝面，一封膠體設置於安裝面且包覆第一電子元件，其中該封膠體具有相對遠離該基板的一加工面，該加工面可以區分成一中央區域與一外圍區域包圍著該中央區域，該封膠體設有一溝槽介於該中央區域與該外圍區域之間，該溝槽形成一封閉迴路且包圍第一電子元件；以及一電磁遮蔽層，由導電導磁材料製成，分布於該中央區域與該溝槽當中。
本發明還提供一種選擇性電磁遮蔽封裝體結構的製造方法，其步驟包含有：準備具有一基板、至少一第一電子元件與一封膠體的封裝體結構，將封膠體相對遠離基板的加工面區分成一中央區域，一外圍區域包圍著該中央區域，以及一加工區域介於該中央區域與該外圍區域之 間，該加工區域朝向封裝體結構基板的投影形成一封閉迴路且包圍第一電子元件；以雷射加工方式沿著加工區域形成一溝槽；以及以塗佈方式將導電材料塗佈於該中央區域並填充於該溝槽當中，以形成一電磁遮蔽層。
藉此，本發明只需要對封膠體進行一次切割加工與印刷塗佈即可完成電磁遮蔽層的製作，加工程序相當簡單，而且特別適合應用在多功能整合的封裝模組。
10‧‧‧封裝體結構
20‧‧‧基板
21‧‧‧安裝面
22‧‧‧連接面
31‧‧‧第一電子元件
32‧‧‧第二電子元件
33‧‧‧接地焊墊
40‧‧‧封膠體
41A‧‧‧中央區域
41B‧‧‧外圍區域
41C‧‧‧加工區域
42‧‧‧溝槽
50‧‧‧電磁遮蔽層
第1圖為本發明封裝體結構的立體圖。
第2圖為本發明封裝體結構於雷射加工後的頂視圖。
第3圖為本發明封裝體結構於塗佈製程後的頂視圖。
第4圖為第3圖沿著4-4剖視線的剖視圖。
為了具體說明本發明之實施方式與功效，配合圖式說明如下。
請參閱第1至4圖，本發明具體實施例提供的封裝體結構10主要是由一基板20，複數個電子元件31、32，一封膠體40與一電磁遮蔽層50所構成。前述基板20為一多層電路板，具有相對的一安裝面21與一連接面22，本實施例所使用的基板20為方形，因此可以利用基板20為基準而定義出X-Y-Z座標，其中X方向、Y方向與Z方向分別為該基板20的長度方向、寬度方向與高度方向。前述方向是為了方便進行說明而定義，並且符合本領域技術人員的普通認知。
複數個電子元件包含第一電子元件31與一第二電子元件 32，前述電子元件31、32是利用表面黏著技術(Surface Mount Technology,SMT)設置於基板20的安裝面21，至於基板20的連接面22則對應設有若干焊墊(圖未繪示)能夠作為前述電子元件31、32的訊號輸入輸出介面。除此之外，基板20的安裝面21上還設有至少一個接地焊墊33，前述接地焊墊33是由銅箔製成並且與基板20內部的接地層(圖未繪示)電性連接。
封膠體40一般為環氧樹脂等絕緣材料所製成，設置於安裝面21且包覆電子元件31、32。在本實施例中，封膠體40為一立方體，具有與基板20相連的四個側面，以及不與該基板20相連的一加工面41，前述加工面41是沿著Z方向而相對遠離該基板20。
請參考第2圖，封膠體40加工面41在本實施例中為方形，可以區分為概呈L形的一中央區域41A，一外圍區域41B包圍前述中央區域，以及一加工區域41C介於中央區域41A與外圍區域41B之間，加工區域41C沿著Z方向朝著基板20的投影形成一封閉迴路且包圍第一電子元件31。在本實施例中，加工區域41C完全不與封膠體40加工面41的邊緣重疊，在其他的實施情況下，加工區域41B也可能與封膠體40加工面41的邊緣部分重疊。此外，第二電子元件32始終保持在前述封閉迴路之外。
該加工區域41C是用來作為半切製程的雷射加工路徑。前述雷射可以採用碳酸氣體(CO2)雷射或釔鋁柘榴石(Yttrium Aluminum Garnet,YAG)雷射等，沿著加工區域41C以特定功率及速度進行單次或多次掃描，藉此形成寬度與深度大致均等的溝槽42。
在本實施例中，接地焊墊33位於加工區域41C朝向基板的投影上，因此當雷射加工完成溝槽42之後，前述接地焊墊33將會位於溝槽42 的底部而顯露出來。
雷射加工完成之後，接著進行塗佈製程將導電材料塗佈於該中央區域41A並填充於溝槽42當中，進而完成電磁遮蔽層50。
請參閱第3圖與第4圖，電磁遮蔽層50完成包覆第一電子元件31，並且透過接地焊墊33進行接地，所以能提供良好的電磁遮蔽效果，並且與第二電子元件32有效區隔。對於第二電子元件32來說，完全不會受到電磁遮蔽層50的影響。
因此，本發明可以選擇性地對電子元件進行電磁遮蔽，而且只需要透過定義加工區域，進行雷射加工(半切製程)與塗佈製程等三個步驟即可完成，不需要進行繁複的製作流程。
本發明的電磁遮蔽層50除了透過前述實施例當中接地焊墊33進行接地的方式之外，還可以選擇性地採用脈衝雷射沉積(Pulsed Laser Deposition,PLD)等物理沉積或化學沉積的方式來形成電磁遮蔽層50的接地路徑，並不拘限於前述實施例使用接地焊墊的態樣。同時，前述加工區域的形狀僅為例示說明用途，本領域技術人員可以視需要進行調整。

Claims (9)

  1. 一種選擇性電磁遮蔽封裝體結構，包含有：一基板，具有一安裝面；一第一電子元件與一第二電子元件，設置於該安裝面；一封膠體，設置於該安裝面且包覆該第一電子元件，其中該封膠體具有相對遠離該基板的一加工面，該加工面可以區分成一中央區域與一外圍區域包圍該中央區域，該封膠體設有半切製程製作的一溝槽介於該中央區域與該外圍區域之間，該溝槽形成一封閉迴路且包圍該第一電子元件，且該第二電子元件位於該封閉迴路之外；以及一電磁遮蔽層，由導電導磁材料製成，分布於該中央區域與該溝槽當中；其中，該電磁遮蔽層對該第二電子元件不產生電磁遮蔽作用。
  2. 如請求項1所述的選擇性電磁遮蔽封裝體結構，其中該溝槽是利用雷射加工方式形成。
  3. 如請求項1所述的選擇性電磁遮蔽封裝體結構，其中該電磁遮蔽層是利用塗佈方式製成。
  4. 如請求項1所述的選擇性電磁遮蔽封裝體結構，其中該溝槽穿透該封膠體形成該封閉迴路且包圍該第一電子元件。
  5. 如請求項1至4其中任一項所述的選擇性電磁遮蔽封裝體結構，其中該安裝面具有至少一接地焊墊位於該溝槽底部。
  6. 一種選擇性電磁遮蔽封裝體結構之製法，其步驟包含有：準備具有一基板、一第一電子元件、一第二電子元件與一封膠體的一封裝體結構，將該封膠體相對遠離該基板的一加工面區分成一中央區域，一外圍區域包圍著該中央區域，以及一加工區域介於該中央區域與該外圍區域之間，該加工區域朝向該基板的投影形成一封閉迴路且包圍該至少一第一電子元件，該第二電子元件位於該封閉迴路之外；以雷射加工方式沿著該加工區域進行半切製程而形成一溝槽；以及以塗佈方式將導電材料塗佈於該中央區域並填充於該溝槽當中，以形成一電磁遮蔽層，該電磁遮蔽層環繞該第一電子元件的部分位於該封膠體內部，對該第二電子元件不產生電磁遮蔽作用。
  7. 如請求項6所述選擇性電磁遮蔽封裝體結構之製法，其中該安裝面具有至少一接地焊墊位於該溝槽底部。
  8. 如請求項6所述選擇性電磁遮蔽封裝體結構之製法，其中該基板上裝設有一第二電子元件，包覆於該封膠體內部且位於該加工區域投影所形成的該封閉迴路之外。
  9. 如請求項6所述選擇性電磁遮蔽封裝體結構之製法，其中該溝槽穿透該封膠體形成該封閉迴路且包圍該第一電子元件。
TW106111894A 2017-04-10 2017-04-10 選擇性電磁遮蔽封裝體結構及其製法 TWI653731B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106111894A TWI653731B (zh) 2017-04-10 2017-04-10 選擇性電磁遮蔽封裝體結構及其製法
US15/816,213 US20180294234A1 (en) 2017-04-10 2017-11-17 Module and method of a selective electronic-magnetic interference shielding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106111894A TWI653731B (zh) 2017-04-10 2017-04-10 選擇性電磁遮蔽封裝體結構及其製法

Publications (2)

Publication Number Publication Date
TW201838133A TW201838133A (zh) 2018-10-16
TWI653731B true TWI653731B (zh) 2019-03-11

Family

ID=63711842

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106111894A TWI653731B (zh) 2017-04-10 2017-04-10 選擇性電磁遮蔽封裝體結構及其製法

Country Status (2)

Country Link
US (1) US20180294234A1 (zh)
TW (1) TWI653731B (zh)

Also Published As

Publication number Publication date
TW201838133A (zh) 2018-10-16
US20180294234A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
US8212340B2 (en) Chip package and manufacturing method thereof
CN109390324B (zh) 半导体封装及其制造方法
KR102246040B1 (ko) 회로 모듈
US9899335B2 (en) Method for fabricating package structure
US10074613B2 (en) Method of fabricating semiconductor package including cutting encapsulating body and carrier to form packages
TWM547185U (zh) 選擇性電磁遮蔽封裝體結構
US8592958B2 (en) Chip package and manufacturing method thereof
US9101050B2 (en) Circuit module having electrical shield
JP7046723B2 (ja) 無線モジュールおよびその製造方法並びに電子装置
US9177881B2 (en) High-frequency semiconductor package and high-frequency semiconductor device
JP5517379B1 (ja) 回路モジュール
US20200120810A1 (en) Board-level architecture, method for manufacturing board-level architecture, and mobile terminal
JP2007318076A (ja) Ｓｉｐモジュール
TWI605564B (zh) 封裝結構及其製法
JP6239147B2 (ja) 半導体パッケージ
KR20180107877A (ko) 반도체 패키지 및 그의 제조 방법
KR20170097345A (ko) 전자 소자 모듈 및 그 제조 방법
TW201605001A (zh) 電子封裝模組之製造方法及其結構
TWI653731B (zh) 選擇性電磁遮蔽封裝體結構及其製法
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
JP6494723B2 (ja) 半導体パッケージ
TWI526152B (zh) 電子模組及其製造方法
CN108735715A (zh) 选择性电磁遮蔽封装体结构及其制法
KR20130036036A (ko) 반도체 패키지

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees