CN111415913A - 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法 - Google Patents

一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法 Download PDF

Info

Publication number
CN111415913A
CN111415913A CN202010274891.5A CN202010274891A CN111415913A CN 111415913 A CN111415913 A CN 111415913A CN 202010274891 A CN202010274891 A CN 202010274891A CN 111415913 A CN111415913 A CN 111415913A
Authority
CN
China
Prior art keywords
substrate
packaging
layer
metal cover
sip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010274891.5A
Other languages
English (en)
Other versions
CN111415913B (zh
Inventor
刘二微
彭岩滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Global Technology Shanghai Co Ltd
Original Assignee
Universal Global Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Global Technology Shanghai Co Ltd filed Critical Universal Global Technology Shanghai Co Ltd
Priority to CN202010274891.5A priority Critical patent/CN111415913B/zh
Publication of CN111415913A publication Critical patent/CN111415913A/zh
Application granted granted Critical
Publication of CN111415913B publication Critical patent/CN111415913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及了半导体制备领域,提供了一种具有电磁屏蔽结构的选择性封装SIP模组及其制备方法，其中，一种具有电磁屏蔽结构的选择性封装SIP模组包括：基板、塑封层、金属罩以及屏蔽层，所述基板的一面设有至少一封装区域和一非封装区域；至少一第一电子元件贴装在所述基板的封装区域；塑封层覆盖所述封装区域的第一电子元件；金属罩装设在所述非封装区域，所述金属罩具有与所述塑封层的侧面相贴合的第一侧壁；屏蔽层覆盖于所述塑封层的外表面以及所述基板的侧面，在塑封后，塑封胶与金属罩贴合且起到保护作用，以使整体体积达到最小；且能达到很好的屏蔽效果，提高产品的良率。

Description

一种具有电磁屏蔽结构的选择性封装SIP模组及其制备方法
技术领域
本发明涉及SIP模组的封装技术领域，尤指一种具有电磁屏蔽结构的选择性封装SIP模组及其制备方法。
背景技术
在SIP模组的制程中，往往会根据客户的需要进行选择性地封装和电磁屏蔽。在选择性封装时，多为通过设计选择性封装模具,封装后形成非封装区域,之后进行选择性涂覆屏蔽层。然而选择性封装模具为特制的模具，会导致治具加工精度难以达到，增加治具成本。
在选择性涂覆屏蔽层前，需要对此区域进行保护，以避免屏蔽材料流入造成溢镀，通过临时增加胶带或保护盖覆盖非溅镀区域是目前主要的保护方式。然而在溅镀屏蔽层前，临时增加的胶带或保护盖并不牢固，溅镀过程中溢镀风险很高。
因此，现有的技术对于选择性封装和涂覆屏蔽层制程有极大地挑战。
发明内容
本发明提供一种具有电磁屏蔽结构的选择性封装SIP模组及其制备方法，将使具有电磁屏蔽结构的选择性封装SIP模组的制程简单，并提高了产品良率。
本发明提供的技术方案如下：
一种具有电磁屏蔽结构的选择性封装SIP模组，包括：
基板，所述基板的一面设有至少一封装区域和一非封装区域；
至少一第一电子元件，贴装在所述基板的封装区域；
塑封层，覆盖所述封装区域的第一电子元件；
金属罩，装设在所述非封装区域，所述金属罩具有与所述塑封层的侧面相贴合的第一侧壁；
屏蔽层，覆盖于所述塑封层的外表面以及所述基板的侧面。
在本技术方案中，基板上设置的金属罩侧壁与塑封层的侧面贴合在一起，以使金属罩与塑封层之间不存在缝隙，从而使塑封后的塑封件在溅镀的过程中不会出现溢镀，同样的，屏蔽层能够更好的覆盖在塑封层外表面及基板的侧面，这样就能够很好的对封装区域内的第一电子元件进行屏蔽，对非封装区域没有任何影响，同时，电磁屏蔽结构的选择性封装SIP模组体积较小。
优选地，所述金属罩的高度与所述塑封层厚度等高。
在本技术方案中，通过将金属罩高度设置成与塑封层厚度等高，屏蔽层覆盖在塑封层外表面，且金属罩上方的屏蔽层与塑封层上方的屏蔽层位于同一水平面上，从而使得整个电磁屏蔽结构的选择性封装SIP模组不仅能够达到很好的屏蔽效果、减小体积，还能够更美观。
优选地，还包括至少一第二电子元件，贴装在所述基板的非封装区域。
优选地，所述非封装区域位于所述基板的边缘，所述金属罩还具有一远离所述塑封层的第二侧壁，所述第二侧壁的外表面覆盖有屏蔽层。
一种具有电磁屏蔽结构的选择性封装SIP模组的制备方法，包括如下步骤：
S10、准备一基板，所述基板包括待封装区域和非封装区域；
S20、于所述基板的待封装区域贴装第一电子元件；
S30、于所述基板的非封装区域装设一金属罩，所述金属罩与所述基板之间围设形成一密封腔室；
S40、对所述基板进行封装，使塑封胶覆盖所述待封装区域的第一电子元件并形成塑封层，所述塑封层侧壁与所述金属罩的第一侧壁贴合；
S50、于所述塑封层外表面、所述金属罩的外表面和基板的侧面溅镀屏蔽层；
S60、以镭射或切割工艺移除所述金属罩的顶面，使所述基板的非封装区域与外界相通。
在本技术方案中，通过在塑封前于基板的非封装区域装设金属罩，然后对装设金属罩的基板的封装区域进行塑封，塑封后的塑封层侧壁与金属罩的侧壁贴合在一起，然后再对塑封后的塑封层外表面、金属罩外表面以及基板侧面进行溅镀，以使屏蔽层覆盖在整个塑封层、金属罩外表面以及基板侧面，达到很好的屏蔽效果。在溅镀结束后，以镭射或切割工艺移除金属罩的顶面，使所述基板的非封装区域与外界相通。通过在塑封前贴装电子元件的同时装设金属罩，不仅不需要特殊的塑封模具进行塑封，而且装设的金属罩在塑封和溅镀的过程中都能对非封装区域起到很好的保护作用，同时缩短制备工艺流程，降低生产成本。
优选地，还包括在步骤S20中，于所述基板的非封装区域贴装第二电子元件。
优选地，在步骤S40中，所述金属罩的高度与所述塑封层厚度等高。
优选地，所述非封装区域位于所述基板的边缘，所述金属罩还包括远离所述塑封层的第二侧壁，在步骤S60中，还包括以镭射或切割工艺移除所述金属罩的第二侧壁。
与现有技术相比，本发明提供的一种具有电磁屏蔽结构的选择性封装SIP模组及其制备方法具有以下有益效果：
1、本发明通过在塑封前贴装电子元件时，于非封装区域装设一金属罩，使SIP模组从选择性塑封到选择性溅镀的制程中，金属罩都能够起到很好的保护作用。这样不仅可以实现SIP模组的选择性塑封，同时在塑封后，塑封层与金属罩侧壁贴合，以使整个SIP模组的体积达到最小；直接进行电磁屏蔽后，屏蔽层覆盖在金属罩和塑封层的外面上以及基板的侧面上，从而达到很好的屏蔽效果，且不会出现溢镀。然后，用镭射或切割工艺移除覆盖屏蔽层的金属罩的顶面，外露出非封装区域。该制程同时实现了选择性塑封和选择性溅镀，工艺简单，提高了产品的良率。
2、本发明通过在塑封前贴装电子元件时，于非封装区域装设金属罩，不需要设计特殊的封装模具进行选择性塑封，金属罩可以安装在任一非封装区域，不仅缩短了整个SIP模组的制程步骤，同时还降低了生产成本。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对一种具有电磁屏蔽结构的选择性封装SIP模组及其制备方法的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明一实施例结构示意图；
图2是本发明另一实施例结构示意图；
图3是本发明SIP模组制备流程示意图。
附图标号说明：基板100、第一电子元件200、塑封层300、金属罩400、第一侧壁401、第二侧壁402、屏蔽层500、第二电子元件600。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
根据本发明提供的一种实施例，如图1～2所示，一种具有电磁屏蔽结构的选择性封装SIP模组，包括：基板100、金属罩400、塑封层300、屏蔽层500和至少一第一电子元件200，基板100的一面，设有至少一封装区域和一非封装区域；第一电子元件200贴装在基板100的封装区域上；塑封层300覆盖封装区域的第一电子元件200；金属罩400装设在非封装区域，金属罩400具有与塑封层300的侧面相贴合的第一侧壁401；屏蔽层500覆盖于塑封层300的外表面以及基板100的侧面。具体地，金属罩400安装在非封装区域，且金属罩400的第一侧壁401位于非封装区域和封装区域的交界处，以使塑封层300的侧壁和金属罩400的第一侧壁401贴合在一起。金属罩400和塑封层300之间不会存在间隙，这样在覆盖屏蔽层500时，就不会出现溢镀，同时屏蔽层500覆盖在金属罩400和塑封层300裸露的表面以及基板100的侧面，从而对封装区域起到很好的屏蔽作用。在本实施例中，不对金属罩400的具体形状作任何的限制，只需要装设的金属罩400能围设非封装区域，金属罩400的第一侧壁401能够与塑封层300侧面贴合在一起即可。
再次参照图1～2所示，在本发明的另一实施例中，金属罩400的高度与塑封层300的厚度等高，以使金属罩400上方的屏蔽层500与塑封层300上的屏蔽层500位于同一水平面上。具体实施时，金属罩400为一长方体框形结构，且金属罩400靠近和远离基板100的两面呈开口状，金属罩400的侧壁完全围住非封装区域，金属罩400与塑封层300等高设计，即塑封层300的上表面与金属罩400的上表面位于同一水平面上。屏蔽层500覆盖在塑封层300和金属罩400裸露的表面，以及覆盖在基板100的侧面，从而使得封装区域能够达到更好的屏蔽效果，同时非封装区域通过金属罩400镂空的上表面与外界相通，实现电信号的输出。
在本实施例中，也可以同时在基板100上设置两个封装区域，非封装区域位于两个封装区域之间，非封装区域上贴装有至少一第二电子元件600(如图1a所示)，或者非封装区域上不贴装有任何第二电子元件600，仅留有电信号输出点(如图1b所示)。
如图2所示，在本发明的另一实施例中，非封装区域位于基板100的边缘，金属罩400还具有一远离塑封层300的第二侧壁402，第二侧壁402的外表面覆盖有屏蔽层500。金属罩400第一侧壁401、第二侧壁402的高度均等于塑封层300的厚度，具体地，金属罩400为长方体结构，且金属罩400的宽度与塑封层300的宽度一致，金属罩400的高度等于塑封层300的厚度，屏蔽层500覆盖在金属罩400第二侧壁402的外表面和塑封层300裸露的表面以及覆盖在基板100的侧面。
在本实施例中，非封装区域上贴装有至少一第二电子元件600(如图2a所示)，或者非封装区域上不贴装有任何第二电子元件600，仅留有电信号输出点(如图2b所示)。
根据本发明提供的另一种实施例，如图3所示，一种具有电磁屏蔽结构的选择性封装SIP模组的制备方法，包括如下步骤：
S10、准备一基板100，基板100包括待封装区域和非封装区域；
S20、于基板100的待封装区域贴装第一电子元件200；
S30、于基板100的非封装区域装设一金属罩400，金属罩400与基板100之间围设形成一密封腔室；
S40、对基板100进行封装，使塑封胶覆盖待封装区域的第一电子元件200并形成塑封层300，塑封层300的侧壁与金属罩400的第一侧壁401贴合；
S50、于塑封层300外表面、金属罩400的外表面和基板100的侧面溅镀屏蔽层500；
S60、以镭射或切割工艺移除金属罩400的顶面，使基板100的非封装区域与外界相通。
具体地，通过在塑封前于基板100的非封装区域装设金属罩400、待封装区域贴装第一电子元件200，然后对装设金属罩400和贴装第一电子元件200的基板100进行塑封，塑封后的塑封层300的侧壁与金属罩400的第一侧壁401贴合在一起。由于是将装设金属罩400的基板100直接进行塑封，塑封后，塑封层300的侧壁与金属罩400的第一侧壁401贴合在一起，塑封层300与金属罩400之间不存在脱模角，因而使塑封后的SIP模组体积更小。
然后，对塑封层300外表面、金属罩400外表面以及基板100侧面进行溅镀，使屏蔽层500覆盖在整个塑封层300、金属罩400外表面以及基板100侧面，达到很好的屏蔽效果。在溅镀结束后，以镭射或切割工艺移除金属罩400的顶面，使所述基板100的非封装区域与外界相通。
本发明通过在塑封前于贴装第一电子元件200的同时装设金属罩400，不仅不需要特殊的塑封模具进行塑封，而且装设的金属罩400在塑封和溅镀的过程中都能对非封装区域起到很好的保护作用，同时缩短制备工艺流程，降低生产成本。
在另一实施例中，还包括在步骤S20，于基板100的非封装区域贴装第二电子元件600。
具体地,非封装区域内的第二电子元件600应根据客户要求选择安装。有些电子元件，特别是光电元件，例如互补式金属氧化物半导体影像传感器、电荷耦合元件等影像感测元件或是发光二极管等发光元件，不宜被塑封层300所包覆，则可设置于非封装区域内。
非封装区域内也可不设置第二电子元件600，而是保留基板100上的电信号输出点，以方便后续外接天线等情况下使用。
在步骤S40中，金属罩400的高度与塑封层300厚度等高。
具体地，本发明通过将金属罩400的高度与塑封层300厚度等高设置，则不需要特殊的塑封模具进行塑封，使用一般的模具对装设金属罩400和贴装第一电子元件200的基板100进行塑封，塑封后即可实现塑封层300的厚度与金属罩400的高度等高，且塑封后的塑封层300的侧壁与金属罩400的侧壁紧密贴合在一起。
在另一实施例中，非封装区域位于基板100的边缘，金属罩400还包括远离塑封层300的第二侧壁402，在步骤S60中，还包括以镭射或切割工艺移除金属罩400的第二侧壁402。
具体地，由于非封装区域于基板100的边缘，则金属罩400存在一远离塑封层300的第二侧壁402，在完成溅镀屏蔽层500之后，可以根据需要以镭射或切割工艺移除金属罩400的第二侧壁402，以更好地实现非封装区域与外界相通。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种具有电磁屏蔽结构的选择性封装SIP模组，其特征在于，包括：
基板，所述基板的一面设有至少一封装区域和一非封装区域；
至少一第一电子元件，贴装在所述基板的封装区域；
塑封层，覆盖所述封装区域的第一电子元件；
金属罩，装设在所述非封装区域，所述金属罩具有与所述塑封层的侧面相贴合的第一侧壁；
屏蔽层，覆盖于所述塑封层的外表面以及所述基板的侧面。
2.根据权利要求1所述的一种具有电磁屏蔽结构的选择性封装SIP模组，其特征在于，所述金属罩的高度与所述塑封层厚度等高。
3.根据权利要求1所述的一种具有电磁屏蔽结构的选择性封装SIP模组，其特征在于，还包括至少一第二电子元件，贴装在所述基板的非封装区域。
4.根据权利要求1所述的一种具有电磁屏蔽结构的选择性封装SIP模组，其特征在于，所述非封装区域位于所述基板的边缘，所述金属罩还具有一远离所述塑封层的第二侧壁，所述第二侧壁的外表面覆盖有屏蔽层。
5.一种具有电磁屏蔽结构的选择性封装SIP模组的制备方法，其特征在于，包括如下步骤：
S10、准备一基板，所述基板包括待封装区域和非封装区域；
S20、于所述基板的待封装区域贴装第一电子元件；
S30、于所述基板的非封装区域装设一金属罩，所述金属罩与所述基板之间围设形成一密封腔室；
S40、对所述基板进行封装，使塑封胶覆盖所述待封装区域的第一电子元件并形成塑封层，所述塑封层侧壁与所述金属罩的第一侧壁贴合；
S50、于所述塑封层外表面、所述金属罩的外表面和基板的侧面溅镀屏蔽层；
S60、以镭射或切割工艺移除所述金属罩的顶面，使所述基板的非封装区域与外界相通。
6.根据权利要求5所述的一种具有电磁屏蔽结构的选择性封装SIP模组的制备方法，其特征在于：
还包括在步骤S20中，于所述基板的非封装区域贴装第二电子元件。
7.根据权利要求5所述的一种具有电磁屏蔽结构的选择性封装SIP模组的制备方法，其特征在于：
在步骤S40中，所述金属罩的高度与所述塑封层厚度等高。
8.根据权利要求5所述的一种具有电磁屏蔽结构的选择性封装SIP模组的制备方法，其特征在于：
所述非封装区域位于所述基板的边缘，所述金属罩还包括远离所述塑封层的第二侧壁，在步骤S60中，还包括以镭射或切割工艺移除所述金属罩的第二侧壁。
CN202010274891.5A 2020-04-09 2020-04-09 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法 Active CN111415913B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010274891.5A CN111415913B (zh) 2020-04-09 2020-04-09 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010274891.5A CN111415913B (zh) 2020-04-09 2020-04-09 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法

Publications (2)

Publication Number Publication Date
CN111415913A true CN111415913A (zh) 2020-07-14
CN111415913B CN111415913B (zh) 2021-10-01

Family

ID=71494890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010274891.5A Active CN111415913B (zh) 2020-04-09 2020-04-09 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法

Country Status (1)

Country Link
CN (1) CN111415913B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259528A (zh) * 2020-09-28 2021-01-22 立讯电子科技（昆山）有限公司 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
CN113125859A (zh) * 2021-03-10 2021-07-16 青岛歌尔智能传感器有限公司 一种用于测试屏蔽效能的封装结构和屏蔽效能的测试方法
CN113675100A (zh) * 2021-07-14 2021-11-19 复旦大学 一种带有光学传感器的选择性封装SiP模组及其制备方法
CN113690148A (zh) * 2021-08-31 2021-11-23 青岛歌尔微电子研究院有限公司 一种塑封方法和封装模组
CN115332093A (zh) * 2021-05-11 2022-11-11 江苏长电科技股份有限公司 分区电磁屏蔽封装结构的制造方法及封装结构
CN115763435A (zh) * 2022-11-08 2023-03-07 北京唯捷创芯精测科技有限责任公司 电磁屏蔽的封装单元及方法、基板、电路和电子设备
CN116913789A (zh) * 2023-09-12 2023-10-20 浙江星曜半导体有限公司 一种选择性封装的方法、封装结构和射频模组

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120139089A1 (en) * 2010-12-03 2012-06-07 Azurewave Technologies, Inc. Module ic package structure and method for making the same
CN106328620A (zh) * 2016-08-26 2017-01-11 苏州日月新半导体有限公司 集成电路封装体及其制造方法
CN108074887A (zh) * 2016-11-14 2018-05-25 艾马克科技公司 半导体装置以及其制造方法
CN108140637A (zh) * 2015-10-02 2018-06-08 高通股份有限公司 包括嵌入式堆叠封装（PoP）器件的集成器件
CN108735716A (zh) * 2017-04-25 2018-11-02 力成科技股份有限公司 封装结构
US20190252325A1 (en) * 2018-02-09 2019-08-15 Powertech Technology Inc. Chip package structure and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120139089A1 (en) * 2010-12-03 2012-06-07 Azurewave Technologies, Inc. Module ic package structure and method for making the same
CN108140637A (zh) * 2015-10-02 2018-06-08 高通股份有限公司 包括嵌入式堆叠封装（PoP）器件的集成器件
CN106328620A (zh) * 2016-08-26 2017-01-11 苏州日月新半导体有限公司 集成电路封装体及其制造方法
CN108074887A (zh) * 2016-11-14 2018-05-25 艾马克科技公司 半导体装置以及其制造方法
CN108735716A (zh) * 2017-04-25 2018-11-02 力成科技股份有限公司 封装结构
US20190252325A1 (en) * 2018-02-09 2019-08-15 Powertech Technology Inc. Chip package structure and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259528A (zh) * 2020-09-28 2021-01-22 立讯电子科技（昆山）有限公司 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
CN113125859A (zh) * 2021-03-10 2021-07-16 青岛歌尔智能传感器有限公司 一种用于测试屏蔽效能的封装结构和屏蔽效能的测试方法
CN115332093A (zh) * 2021-05-11 2022-11-11 江苏长电科技股份有限公司 分区电磁屏蔽封装结构的制造方法及封装结构
CN113675100A (zh) * 2021-07-14 2021-11-19 复旦大学 一种带有光学传感器的选择性封装SiP模组及其制备方法
CN113690148A (zh) * 2021-08-31 2021-11-23 青岛歌尔微电子研究院有限公司 一种塑封方法和封装模组
CN115763435A (zh) * 2022-11-08 2023-03-07 北京唯捷创芯精测科技有限责任公司 电磁屏蔽的封装单元及方法、基板、电路和电子设备
CN116913789A (zh) * 2023-09-12 2023-10-20 浙江星曜半导体有限公司 一种选择性封装的方法、封装结构和射频模组

Also Published As

Publication number Publication date
CN111415913B (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
CN111415913B (zh) 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法
US11139250B2 (en) Integrated module with electromagnetic shielding
KR100824562B1 (ko) 오버몰드 패키지 및 그 제조 방법
EP3462486B1 (en) Process for making a double-sided module with electromagnetic shielding
US10535611B2 (en) Substrate-less integrated components
US7268436B2 (en) Electronic device with cavity and a method for producing the same
US20110115059A1 (en) Semiconductor Device Packages with Electromagnetic Interference Shielding
US20070166867A1 (en) Integrated circuit package system with image sensor system
US9018753B2 (en) Electronic modules
US20110221046A1 (en) Semiconductor assembly package having shielding layer and method therefor
US11387190B2 (en) Shielded electronic modules and methods of forming the same utilizing plating and double-cut singulation
US6873024B1 (en) Apparatus and method for wafer level packaging of optical imaging semiconductor devices
CN113552682A (zh) 镜头封装模组及其制作方法
JP4925832B2 (ja) 光センサを実装するための方法
US20050176168A1 (en) Package structure of optical device and method for manufacturing the same
US20120286410A1 (en) Semiconductor device packaging method and semiconductor device package
US20230041760A1 (en) Semiconductor devices with package-level compartmental shielding and associated systems and methods
CN115810589A (zh) 芯片封装结构及其制作方法
KR20030028516A (ko) 진보된 이미지 센서 칩과 이를 사용한 패캐지 제조
WO2013037188A1 (en) Pre-encapsulated islandless lead frame structures and manufacturing method
KR20170037459A (ko) 이미지 센서 모듈 및 이의 제조 방법
WO2013037187A1 (en) A pre-encapsulated lead frame structure with island and manufacturing method
US20210391226A1 (en) Semiconductor device packages having cap with integrated electrical leads
CN212387732U (zh) 电子设备
CN115241297A (zh) 芯片封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant