CN113690148A - 一种塑封方法和封装模组 - Google Patents

一种塑封方法和封装模组 Download PDF

Info

Publication number
CN113690148A
CN113690148A CN202111016772.0A CN202111016772A CN113690148A CN 113690148 A CN113690148 A CN 113690148A CN 202111016772 A CN202111016772 A CN 202111016772A CN 113690148 A CN113690148 A CN 113690148A
Authority
CN
China
Prior art keywords
packaging
plastic
packaged
plastic package
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111016772.0A
Other languages
English (en)
Inventor
刘家政
田旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Microelectronic Research Institute Co ltd
Original Assignee
Qingdao Goertek Microelectronic Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Microelectronic Research Institute Co ltd filed Critical Qingdao Goertek Microelectronic Research Institute Co ltd
Priority to CN202111016772.0A priority Critical patent/CN113690148A/zh
Publication of CN113690148A publication Critical patent/CN113690148A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申请提供了一种塑封方法和封装模组，塑封方法包括提供一待封装部，待封装部具有至少一个封装侧，封装侧上具有非封装区域；在非封装区域上固定设置脱料层；在设置有脱料层的封装侧进行塑封，在设置有脱料层的封装侧形成塑封部；在塑封部上开设凹槽，凹槽将塑封部分割为至少一个第一塑封体和至少一个第二塑封体，使所有第二塑封体朝向待封装部的一侧位于脱料层上；对脱料层施加脱落操作，使第二塑封体随脱料层与待封装部分离。本申请通过在待封装部上设置脱料层，在待封装部上形成的塑封部上开槽，然后对脱料层施加脱落操作，使脱料层上的第二塑封体随脱料层与待封装部分离，从而避免针对具体的产品设计特定的模具，节省了昂贵的开模费用。

Description

一种塑封方法和封装模组
技术领域
本申请属于塑封技术领域，具体地，涉及一种塑封方法和封装模组。
背景技术
随着电子产品的发展，半导体科技已广泛地应用于制造内存、中央处理器(CPU)、液晶显示装置(LCD)、发光二极管(LED)、激光二极管以及其它装置或芯片组等。为避免粉尘、酸碱物质、湿气和氧气等污染或侵蚀电子组件，进而影响其可靠度及寿命，工艺上需通过封装技术来提供上述电子组件进行保护。
现有的封装工艺需要根据具体的产品进行开模，将模具设置在需要注塑的产品上，然后在模具内注入塑封料，在塑封料固化后进行脱模。以上注塑方法需要针对不同的产品，设计不同的模具，而开模的费用昂贵，增加了制造成本。
发明内容
本申请旨在提供一种塑封方法和封装模组，解决现有开模费用昂贵的问题。
第一方面，本申请提供了一种塑封方法，所述方法包括：
提供一待封装部，所述待封装部具有至少一个封装侧，所述封装侧上具有非封装区域；
在所述非封装区域上固定设置脱料层；
在设置有所述脱料层的所述封装侧进行塑封，在设置有所述脱料层的所述封装侧形成塑封部；
在所述塑封部上开设凹槽，所述凹槽将所述塑封部分割为至少一个第一塑封体和至少一个第二塑封体，使所有所述第二塑封体朝向所述待封装部的一侧位于所述脱料层上；
对所述脱料层施加脱落操作，使所述第二塑封体随所述脱料层与所述待封装部分离。
可选地，所述在所述非封装区域上固定设置脱料层，包括在所述非封装区域上设置胶水并固化形成脱料层。
可选地，所述胶水包括UV胶，所述胶水通过紫外线照射固化。
可选地，所述对所述脱料层施加脱落操作，包括对所述脱料层施加解胶温度。
可选地，所述在所述塑封部上开设凹槽，包括通过镭射开槽在所述塑封部上开设凹槽。
可选地，所述待封装部包括基板和电气组件，所述电气组件设置在所述基板上，所述塑封部设置在所述基板上，且所述塑封部包覆所述电气组件；
沿垂直于所述基板的方向，在所述塑封部上开设有凹槽。
可选地，在所述塑封部远离所述待封装部的一侧，所述凹槽沿直线和/或折线延伸。
可选地，所述待封装部包括基板，所述基板上设置有多个阵列排布的电气组件；
在所述第二塑封体随所述脱料层与所述待封装部分离后，切割所述基板形成封装模组，任一所述封装模组具有一个所述电气组件。
第二方面，本申请提供了一种封装模组，所述封装模组采用以上所述的塑封方法制备。
可选地，所述第一塑封体靠近所述非封装区域的侧壁与所述基板垂直。
申请的一个技术效果在于，通过在待封装部上设置脱料层，在待封装部上形成的塑封部上开槽，然后对脱料层施加脱落操作，使脱料层上的第二塑封体随脱料层与所述待封装部分离，从而避免针对具体的产品设计特定的模具，节省了昂贵的开模费用。
通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本申请的实施例，并且连同其说明一起用于解释本申请的原理。
图1是在待封装部上设置脱料层的示意图；
图2是在待封装部上进行塑封的示意图；
图3是在待封装部上进行开槽的示意图；
图4是将脱料层和第二塑封体与待封装部分离的示意图；
图5是移除脱料层和第二塑封体的示意图；
图6是现有利用模具塑封形成的结构示意图；
图7是第一实施例的在塑封部上开槽的俯视图；
图8是第一实施例的移除脱料层和第二塑封体的俯视图。
附图标记：
1、脱料层；2、塑封部；21、第一塑封体；22、第二塑封体；3、凹槽；4、基板；5、切割线。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
第一方面，如图1至图6所示，本申请提供了一种塑封方法，所述方法包括提供一待封装部，所述待封装部可以为内存、中央处理器、液晶显示装置、发光二极管、激光二极管、SIP模组以及其它装置或芯片组等，所述待封装部上具有芯片等元器件。
所述待封装部具有至少一个封装侧，所述待封装部的封装侧通常为设置有元器件的一侧，因为待封装部进行封装，就是为了保护待封装部上需要保护的元器件。可选地，所述待封装部上的封装侧为两个或者多个，比如，所述待封装部包括电路板和设置在所述电路板上两侧的多个元器件，需要对电路板两侧均进行封装，以保护所述电路板两侧的元器件，此时，所述待封装部的封装侧就为两个，且两个封装侧互相背离。
所述封装侧上具有非封装区域，所述非封装区域为待封装部上不需要进行封装的部分，比如，在待封装部的封装侧上具有与外部电连接的连接部分，则该连接部分不需要进行封装，该连接部分为所述的非封装区域。
在所述非封装区域上固定设置脱料层1，在设置有所述脱料层1的所述封装侧进行塑封，在设置有所述脱料层1的所述封装侧形成塑封部2。其中，在所述封装侧进行塑封可以包括在塑封模具的槽内放置流体形态的塑封料，然后将待封装部的封装侧朝向塑封模具，使待封装部与塑封模具扣合，使封装侧的元器件完全被塑封料包覆，然后对塑封料进行固化处理，比如对塑封料施加高温使塑封料固化，形成在待封装部上的塑封部2，随后进行脱模，将塑封模具与塑封部2相分离。
在所述塑封部2上开设凹槽3，所述凹槽3将所述塑封部2分割为至少一个第一塑封体21和至少一个第二塑封体22，所述凹槽3可以由所述塑封部2上远离所述待封装部一侧开始向靠近所述待封装部一侧的方向开设，直到凹槽3的底部开设至所述脱料层1为止。所述凹槽3可以将所述塑封部2完全分割开，使所述塑封部2被分割成的所述第一塑封体21和所述第二塑封体22相互独立，所述凹槽3也可以不将所述塑封部2完全分割开，也就是说，所述第一塑封体21和所述第二塑封体22之间仍有部分相连接，但只要保证容易将所述第一塑封体21和所述第二塑封体22分离即可，比如，对所述第二塑封体22施加压力，使第二塑封体22相对于所述第一塑封体21偏转，从而使第一塑封体21和第二塑封体22之间相连接的部分断裂。所述凹槽3可以竖直开设，也可以倾斜开设或者弯曲开设。
所有所述第二塑封体22朝向所述待封装部的一侧位于所述脱料层1上，对所述脱料层1施加脱落操作，使所述第二塑封体22随所述脱料层1与所述待封装部分离。对所述脱料层1施加脱落操作可以为通过对脱料层1进行物理的切割、刮除等，或者对脱料层1的进行化学的分解等，将位于第二塑封体22朝向所述待封装部一侧相对应的脱料层1清除，由于所述第二塑封体22朝向所述待封装部的一侧位于所述脱料层1上，在脱料层1被清除后，第二塑封体22缺失了连接部分，自然随所述脱料层1的脱落而脱落。
本申请通过在待封装部上设置脱料层1，然后在待封装部上形成的塑封部2上开槽，然后对脱料层1施加脱落操作，使脱料层1上的第二塑封体22随脱料层1与所述待封装部分离，通过对塑封方法的改进，避免针对具体的产品设计特定的模具，节省了昂贵的开模费用，减少了制造成本。
需要说明的是，现有技术中是参照封装侧上除非封装区域外的部分的轮廓开模，使制造的模具形成的封装的部分即为本申请中的第一塑封体21，但是开模的费用过高，拉高了制造成本；而本申请中，不需要根据封装侧上除非封装区域外的部分的轮廓开模，只需要根据整个封装侧一次性开模即可，节省了较多的开模成本。
可选地，所述在所述非封装区域上固定设置脱料层1，包括在所述非封装区域上设置胶水并固化形成脱料层1，所述胶水容易被涂覆至待封装部的封装侧，能够较小工艺难度，增加本申请的可操作性。不同的所述胶水的固化方式也不同，比如可以为湿气固化、热固化等多种多样，本领域技术人员可以根据需要自行选择。可选地，所述胶水包括UV胶，所述胶水通过紫外线照射固化，UV胶取材方便，固化方式简单。
可选地，所述对所述脱料层1施加脱落操作，包括对所述脱料层1施加解胶温度，所述脱料层1为UV胶，UV胶在达到解胶温度时至少会变软而失去连接的作用，此时通过UV胶连接在所述待封装部的第二塑封体22能够与所述待封装部分离，脱落操作简单方便，只需要对脱料层1施加到解胶温度即可。
可选地，所述在所述塑封部2上开设凹槽3，包括通过镭射开槽在所述塑封部2上开设凹槽3，所述镭射开槽也就是通过激光开槽，也就是说，在塑封部2上通过激光形成凹槽3，凹槽3开设简单、准确，开设速度快。
可选地，所述待封装部包括基板4和电气组件，所述电气组件设置在所述基板4上，所述塑封部2设置在所述基板4上，且所述塑封部2包覆所述电气组件，沿垂直于所述基板4的方向，在所述塑封部2上开设有凹槽3，也就是说，所述凹槽3的与所述基板4垂直，在所述第二塑封体22脱落后，所述第一塑封体21靠近所述第二塑封体22一侧，即所述第一塑封体21上形成所述凹槽3的一侧侧壁与所述基板4垂直，能够留出足够的空间用于安装其他元器件等，避免了所述第一塑封体21上形成所述凹槽3的一侧侧壁相对于所述基板4倾斜设置从而使倾斜的侧壁额外占空间的问题。
可选地，在所述塑封部2远离所述待封装部的一侧，所述凹槽3沿直线和/或折线延伸，也就是说，所述凹槽3在所述塑封部2远离所述待封装部的一侧形成的缺口为直线，和/或，所述凹槽3在所述塑封部2远离所述待封装部的一侧形成的缺口为折线，使制造工艺简单，便于制造。当然，所述凹槽3在所述塑封部2远离所述待封装部的一侧形成的缺口也可以为曲线等。所述凹槽3在所述塑封部2远离所述待封装部的一侧形成的缺口的形状是跟随所述待封装部上需要封装部分的轮廓而确定的。
可选地，如图7和图8所示，所述待封装部包括基板4，所述基板4上设置有多个阵列排布的电气组件，在所述第二塑封体22随所述脱料层1与所述待封装部分离后，沿切割线5切割所述基板4形成封装模组，任一所述封装模组具有一个所述电气组件，在切割形成多个封装模组之间就使所述第二塑封体22与所述待封装部分离，避免了将单个封装模组逐一脱离，减少了脱离第二塑封体22的时间，增加了制造单个封装模组的效率。
作为一具体的实施方式，在待封装部上的非封装区域设置UV胶，用紫外线照射UV胶使其固化形成脱料层1。在塑封模具的槽内放置流体形态的塑封料，然后将待封装部的封装侧朝向塑封模具，使待封装部与塑封模具扣合，使封装侧的元器件完全被塑封料包覆，然后对塑封料加热至175摄氏度左右，使所述塑封料在高温下固化，形成在待封装部上的塑封部2，随后进行脱模，将塑封模具与塑封部2相分离。用镭射开槽的方法在所述塑封部2上开设有凹槽3，使凹槽3的底部到达所述脱料层1即可，随后对脱料层1加热，使UV胶解胶，从而使第二塑封体22跟随UV胶脱落。
第二方面，本申请提供了一种封装模组，所述封装模组采用以上所述的塑封方法制备。
可选地，所述第一塑封体21靠近所述非封装区域的侧壁与所述基板4垂直，能够留出足够的空间用于安装其他元器件等，避免了所述第一塑封体21上形成所述凹槽3的一侧侧壁相对于所述基板4倾斜设置从而使倾斜的侧壁额外占空间的问题。
虽然已经通过例子对本申请的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本申请的范围。本领域的技术人员应该理解，可在不脱离本申请的范围和精神的情况下，对以上实施例进行修改。本申请的范围由所附权利要求来限定。

Claims (10)

1.一种塑封方法，其特征在于，所述方法包括：
提供一待封装部，所述待封装部具有至少一个封装侧，所述封装侧上具有非封装区域；
在所述非封装区域上固定设置脱料层；
在设置有所述脱料层的所述封装侧进行塑封，在设置有所述脱料层的所述封装侧形成塑封部；
在所述塑封部上开设凹槽，所述凹槽将所述塑封部分割为至少一个第一塑封体和至少一个第二塑封体，使所有所述第二塑封体朝向所述待封装部的一侧位于所述脱料层上；
对所述脱料层施加脱落操作，使所述第二塑封体随所述脱料层与所述待封装部分离。
2.根据权利要求1所述的塑封方法，其特征在于，所述在所述非封装区域上固定设置脱料层，包括在所述非封装区域上设置胶水并固化形成脱料层。
3.根据权利要求2所述的塑封方法，其特征在于，所述胶水包括UV胶，所述胶水通过紫外线照射固化。
4.根据权利要求2所述的塑封方法，其特征在于，所述对所述脱料层施加脱落操作，包括对所述脱料层施加解胶温度。
5.根据权利要求1所述的塑封方法，其特征在于，所述在所述塑封部上开设凹槽，包括通过镭射开槽在所述塑封部上开设凹槽。
6.根据权利要求1所述的塑封方法，其特征在于，所述待封装部包括基板和电气组件，所述电气组件设置在所述基板上，所述塑封部设置在所述基板上，且所述塑封部包覆所述电气组件；
沿垂直于所述基板的方向，在所述塑封部上开设有凹槽。
7.根据权利要求1所述的塑封方法，其特征在于，在所述塑封部远离所述待封装部的一侧，所述凹槽沿直线和/或折线延伸。
8.根据权利要求1所述的塑封方法，其特征在于，所述待封装部包括基板，所述基板上设置有多个阵列排布的电气组件；
在所述第二塑封体随所述脱料层与所述待封装部分离后，切割所述基板形成封装模组，任一所述封装模组具有一个所述电气组件。
9.一种封装模组，其特征在于，所述封装模组采用权利要求8所述的塑封方法制备。
10.根据权利要求9所述的封装模组，其特征在于，所述第一塑封体靠近所述非封装区域的侧壁与所述基板垂直。
CN202111016772.0A 2021-08-31 2021-08-31 一种塑封方法和封装模组 Pending CN113690148A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111016772.0A CN113690148A (zh) 2021-08-31 2021-08-31 一种塑封方法和封装模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111016772.0A CN113690148A (zh) 2021-08-31 2021-08-31 一种塑封方法和封装模组

Publications (1)

Publication Number Publication Date
CN113690148A true CN113690148A (zh) 2021-11-23

Family

ID=78584547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111016772.0A Pending CN113690148A (zh) 2021-08-31 2021-08-31 一种塑封方法和封装模组

Country Status (1)

Country Link
CN (1) CN113690148A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060160A (ja) * 2006-08-29 2008-03-13 Shinko Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法
US20110129961A1 (en) * 2009-11-30 2011-06-02 Alpha And Omega Semiconductor Incorporated Process to form semiconductor packages with external leads
CN102931095A (zh) * 2012-10-10 2013-02-13 日月光半导体制造股份有限公司 封装基板的制造方法及其半导体封装结构
US20180159209A1 (en) * 2016-12-01 2018-06-07 Taiyo Yuden Co., Ltd. Wireless module and method for manufacturing wireless module
CN111383927A (zh) * 2020-03-24 2020-07-07 青岛歌尔智能传感器有限公司 芯片的封装结构及封装方法
CN111415913A (zh) * 2020-04-09 2020-07-14 环维电子(上海)有限公司 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060160A (ja) * 2006-08-29 2008-03-13 Shinko Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法
US20110129961A1 (en) * 2009-11-30 2011-06-02 Alpha And Omega Semiconductor Incorporated Process to form semiconductor packages with external leads
CN102931095A (zh) * 2012-10-10 2013-02-13 日月光半导体制造股份有限公司 封装基板的制造方法及其半导体封装结构
US20180159209A1 (en) * 2016-12-01 2018-06-07 Taiyo Yuden Co., Ltd. Wireless module and method for manufacturing wireless module
CN111383927A (zh) * 2020-03-24 2020-07-07 青岛歌尔智能传感器有限公司 芯片的封装结构及封装方法
CN111415913A (zh) * 2020-04-09 2020-07-14 环维电子(上海)有限公司 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法

Similar Documents

Publication Publication Date Title
US4680617A (en) Encapsulated electronic circuit device, and method and apparatus for making same
US6624005B1 (en) Semiconductor memory cards and method of making same
US4872825A (en) Method and apparatus for making encapsulated electronic circuit devices
KR100214555B1 (ko) 반도체 패키지의 제조방법
US7240847B2 (en) Chip card
KR100829278B1 (ko) 반도체장치 및 그 제조방법
US7741161B2 (en) Method of making integrated circuit package with transparent encapsulant
US7049166B2 (en) Methods and apparatus for making integrated circuit package including opening exposing portion of the IC
CN103943764A (zh) 模压一体化封装led光源的成型模具及成型方法
CN203674192U (zh) 相机模组及其封装结构
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US9018753B2 (en) Electronic modules
CN107619020A (zh) 底部封装体暴露的裸片mems压力传感器集成电路封装体设计
CN113690148A (zh) 一种塑封方法和封装模组
US20160172313A1 (en) Substrate with a supporting plate and fabrication method thereof
KR20070099407A (ko) 플래시 메모리 카드 패키지 방법
KR101432423B1 (ko) 반도체 칩의 압축 수지 밀봉 성형 방법 및 장치와 수지 버어 방지용 테이프
CN203839411U (zh) 模压一体化封装led光源的成型模具
CN109616424B (zh) 一种注塑成型装置及封装结构
JP2001217270A (ja) 電子部品の製造方法及び製造装置
US7122402B2 (en) Method of manufacturing a semiconductor device using a rigid substrate including the vent-end edge portion of the substrate has a thickness smaller than the other portions of the substrate
KR20050099453A (ko) 메모리 카드 구조 및 그 제조 방법
JP2008252005A (ja) バリ取り方法および半導体装置の製造方法
KR101364020B1 (ko) 반도체 패키지 및 그 제조 방법
JP2022109804A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination