CN111383927A - 芯片的封装结构及封装方法 - Google Patents

芯片的封装结构及封装方法 Download PDF

Info

Publication number
CN111383927A
CN111383927A CN202010216539.6A CN202010216539A CN111383927A CN 111383927 A CN111383927 A CN 111383927A CN 202010216539 A CN202010216539 A CN 202010216539A CN 111383927 A CN111383927 A CN 111383927A
Authority
CN
China
Prior art keywords
chip
packaging
cutting
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010216539.6A
Other languages
English (en)
Other versions
CN111383927B (zh
Inventor
王伟
徐健
李成祥
曹玉媛
陈锡波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Intelligent Sensor Co Ltd
Original Assignee
Qingdao Goertek Intelligent Sensor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Intelligent Sensor Co Ltd filed Critical Qingdao Goertek Intelligent Sensor Co Ltd
Priority to CN202010216539.6A priority Critical patent/CN111383927B/zh
Publication of CN111383927A publication Critical patent/CN111383927A/zh
Application granted granted Critical
Publication of CN111383927B publication Critical patent/CN111383927B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种芯片的封装结构及封装方法，其中，所述封装方法包括以下步骤：在基板的第一面安装第一芯片和第一元件组件；在第一面安装盖体结构，以使所述盖体结构盖合所述第一元件组件；对所述基板的第一面进行塑封，以形成第一预塑封层，所述第一芯片和盖体结构均位于所述第一预塑封层内；对所述第一预塑封层、盖体结构和基板切割，以使所述第一元件组件外露，得到第一塑封层，所述第一芯片位于所述第一塑封层内。本发明的塑封过程可采用普通模具，无需使用异型模具，可大大降低模具的开模费用和开模时间，点胶过程易控制，提高了生产效率。

Description

芯片的封装结构及封装方法
技术领域
本发明涉及半导体封装领域，具体涉及芯片的封装结构及封装方法。
背景技术
封装技术是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术，封装技术对于芯片来说是必须的，也是至关重要的，因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。
封装结构中的连接器元件或者需要与外部接触的传感器元件需要外露，以和外部元件连接，对于部分元件需外露的封装结构一般采用异型模具进行封装，异型模具在需外露的部分设计为凸块，以阻挡塑封料填入，但是异型模具开发成本高，且周期长，需要塑封的部分采用点胶的方法将其包封，露出部分不点胶，但是此过程点胶高度、点胶尺寸及点胶后平面度都非常难控制。
发明内容
本发明的主要目的是提供一种芯片的封装结构及封装方法，旨在改善目前部分外露的封装结构采用异型模具塑封导致开发成本高，以及点胶过程难控制的问题。
为实现上述目的，本发明提供了一种封装方法，所述封装方法包括以下步骤：
在基板的第一面安装第一芯片和第一元件组件；
在第一面安装盖体结构，以使所述盖体结构盖合所述第一元件组件；
对所述基板的第一面进行塑封，以形成第一预塑封层，所述第一芯片和盖体结构均位于所述第一预塑封层内；
对所述第一预塑封层、盖体结构和基板切割，以使所述第一元件组件外露，得到第一塑封层，所述第一芯片位于所述第一塑封层内。
优选地，所述盖体结构包括相对设置的第一侧板和第二侧板，所述第一侧板位于所述第一芯片和第一元件组件之间，所述对所述第一预塑封层、盖体结构和基板切割的步骤包括：
沿第一切割面对所述所述第一预塑封层和盖体结构切割，所述第一切割面为所述第一侧板面向所述第一元件组件的侧壁所在的平面；
以及沿第二切割面对所述基板切割，所述第二切割面位于所述第一元件组件和第二侧板之间。
优选地，所述对所述第一预塑封层、盖体结构和基板切割的步骤还包括：
沿第三切割面对第一预塑封层和基板切割，所述第三切割面位于所述第一芯片背离所述第一侧板的一侧。
优选地，所述对所述第一预塑封层、盖体结构和基板切割的步骤之前包括：
在所述基板背离所述第一面的第二面安装第二芯片，对所述第二面进行塑封，以形成第二塑封层。
优选地，所述切割的方式为镭射切割。
此外，本发明还提供了一种芯片的封装结构，通过上述所述的封装方法制备，所述芯片的封装结构包括：
基板，包括相背离设置的第一面和第二面；
第一芯片，安装在所述第一面；
第一塑封层，塑封于所述第一面，所述第一芯片位于所述第一塑封层内；
第一元件组件，用于与外部元件连接，所述第一元件组件安装在所述第一面且位于所述第一塑封层外。
优选地，所述芯片的封装结构还包括安装在第二面的第二塑封层和第二芯片，所述第二芯片位于所述第二塑封层内。
优选地，所述芯片的封装结构为SIP(System in Package，系统级封装)封装结构。优选地，所述芯片的封装结构还包括安装在所述第一面且位于所述第一塑封层内的第二元件组件，和/或安装在所述第二面且位于所述第二塑封层内的第三元件组件。
优选地，所述第一元件组件包括连接器元件和/或传感器元件。
在本发明的技术方案中，首先在基板的第一面安装第一芯片和第一元件组件，通过用盖体结构盖合第一面的第一元件组件，然后对第一面塑封，以得到第一预塑封层，然后对第一预塑封层、盖体结构和基板切割，盖体结构的一部分脱落，以得到第一塑封层，所述第一元件组件露出，而第一芯片位于第一塑封层内。塑封过程可采用普通模具，无需使用异型模具，可大大降低模具的开模费用和开模时间，点胶过程易控制，提高了生产效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明一实施例的芯片的封装结构的结构示意图；
图2为本发明一实施例的芯片的封装结构的部分结构示意图；
图3为本发明一实施例的芯片的封装结构的另一部分结构示意图；
图4为本发明一实施例的芯片的封装结构的又一部分结构示意图；
图5为本发明一实施例的芯片的封装结构的再一部分结构示意图；
图6为本发明一实施例的芯片的封装结构的切割工艺状态图；
图7为本发明一实施例的封装方法的流程图。
附图标号说明：
Figure BDA0002423996780000031
Figure BDA0002423996780000041
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
另外，本发明各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
此外，本发明提供了一种封装方法，如图1～图7所示，包括以下步骤：
S10、在基板1的第一面11安装第一芯片21和第一元件组件4；
S20、在第一面11安装盖体结构3，以使盖体结构3盖合第一元件组件4；
S30、对基板1的第一面11进行塑封，以形成第一预塑封层7，第一芯片21和盖体结构3均位于第一预塑封层7内；
S40、对第一预塑封层7、盖体结构3和基板1切割，以使第一元件组件4外露，得到第一塑封层22，第一芯片21位于第一塑封层22内。
其中，塑封可采用常规的塑封工艺，采用普通模具从注胶口注入特定的胶，然后经高温固化后脱模。其中，盖体结构3可以为塑料盖，可以理解的是，由于注胶时采用高温，使得胶体呈流体状态，需要保持盖体结构3在高温时不会被熔化，因此盖体结构3需选用耐高温的材料，而且盖体结构3的材料的熔点需大于塑封胶的熔点。切割是为了将盖体结构3的部分脱落，使得第一元件组件4外露，以和外部元件连通。
本实施的封装方法可采用普通模具，无需使用异型模具，可大大降低模具的开模费用和开模时间，点胶过程易控制，提高了生产效率。
更细化地，盖体结构3包括相对设置的第一侧板31和第二侧板32，第一侧板31位于第一芯片21和第一元件组件4之间，对第一预塑封层7、盖体结构3和基板1切割的步骤包括：
沿第一切割面61对第一预塑封层7和盖体结构3切割，第一切割面61为第一侧板31面向第一元件组件4的侧壁所在的平面；
以及沿第二切割面62对基板1切割，第二切割面62位于第一元件组件4和第二侧板32之间。
盖体结构3可以为矩形，盖体结构3包括依次连接的第一侧板31、顶板33和第二侧板32，切割时，可以沿着第一切割面61切割后，再将第一面11朝下，然后沿第二切割面62切割，使得顶板33和第二侧板32脱落。在其它实施例中，第一切割面61，也可以位于第一侧板31和第二侧板32之间，即不一定图中的第一侧板31的右侧壁为第一切割面61，也可以稍微向右移动，只要能使第一元间组件露出，不妨碍第一元件组件4与外部元件连接即可。在其他实施例中，盖体结构3还可以为圆形或椭圆形，对于盖体结构3或第一塑封层22的具体形状均不作具体的限定。
进一步地，作为本发明的另一实施例，如图6所示，对第一预塑封层7、盖体结构3和基板1切割的步骤还包括：
沿第三切割面63对第一预塑封层7和基板1切割，第三切割面63位于第一芯片21背离第一侧板31的一侧。
在本实施例中，首先在基板1上安装有多个重复单元，然后再进行切割，可得到多个芯片的封装结构，例如，首先在基板1上安装多个第一芯片21和第一元件组件4，对每一个第一元件组件4都盖合一个盖体结构3，然后沿第三切割面63、第一切割面61和第二切割面62切割，第三切割面63位于两个相邻的重复单元之间，可以切割出多个芯片的封装结构。
更进一步地，作为本发明的又一实施例，如图2和图3所示，对第一预塑封层7、盖体结构3和基板1切割的步骤之前包括：
在基板1背离第一面11的第二面12安装第二芯片52，对基板1的第二面12进行塑封，以形成第二塑封层51。
本实施例制备得到的芯片的封装结构为双面塑封结构，且为SIP封装结构，包括第一塑封层22和第二塑封层51。可以先在基板1的第二面12安装第二芯片52，对第二面12塑封，得到第二塑封层51，然后在基板1的第一面11安装第一芯片21和第一元件组件4，在第一面11安装盖体结构3，以使盖体结构3盖合第一元件组件4，然后对基板1的第一面11进行塑封，以形成第一预塑封层7，使得第一芯片21和盖体结构3均位于第一预塑封层内，再对第一预塑封层7、盖体结构3和基板1切割，以使第一元件组件4外露，得到第一塑封层22，第一芯片21位于第一塑封层22内，而第一元件组件4位于第一塑封层22的外部，得到了双面塑封且部分外露的封装结构，不仅提高了封装结构的整合性，还有利于缩小封装尺寸，可依照客户或产品的需求对于不同的芯片排列方式及内部接合技术进行生产，从而满足不同的市场需求。
需要说明的是，在其它实施例中，也可以先对基板1的第一面11进行塑封，再对第二面12塑封，在此对于第一塑封层和第二塑封层的制备顺序不作具体的限定。
对第一预塑封层7、盖体结构3和基板1切割时，沿第三切割面63切割后，第一塑封层22和第二塑封层51以及基板1的一端均被切断，沿第一切割面61切割后，盖体结构3的顶板33被切断，沿第二切割面62切割后，第二塑封层51和基板1的另一端被切断。
优选地，切割的方式为镭射切割。镭射切割又称激光切割，是一种现代的金属加工技术，用激光将金属切割成特定的形状，这种技术一般都要用到电脑数控的激光切割机。由于镭射是本领域较成熟的工艺，本领域技术人员能够知道如何采用镭射切割技术得到本实施例的封装结构，因此在此对于镭射具体的工艺步骤不作具体的详述。在其它实施例中，也可以采用刀片进行切割，但是镭射切割对于其它切割方法，速度更快且质量更高，能精准地控制切割位置以及切割深度。
本发明提出一种芯片的封装结构，如图1所示，包括：
基板1，包括相背离设置的第一面11和第二面12；
第一芯片21，安装在第一面11；
第一塑封层22，塑封于第一面11，第一芯片21位于第一塑封层22内；
第一元件组件4，用于与外部元件连接，第一元件组件4安装在第一面11且位于第一塑封层22外。
本实施例的芯片的封装结构采用以下封装方法：如图4所示，在基板1的第一面11安装第一芯片21和第一元件组件4，可采用粘接的方式安装，然后在第一面11安装盖体结构3，盖体结构3盖合第一元件组件4，盖体结构3包括第一侧板31，第一侧板31位于第一芯片21和第一元件组件4之间，如图5所示，然后对第一面11进行塑封，以形成第一预塑封层7，第一芯片21和盖体结构3均位于第一预塑封层7内，如图6所示，然后对第一预塑封层7和基板1切割，以得到第一塑封层22，使第一元件组件4外露。可以理解的是，为了使第一元件组件4外露，对第一预塑封层7和基板1切割后，第一侧板31会留在第一塑封层22内，盖体结构3可采用塑料盖，因此第一侧板31不会影响第一塑封层22的效果。当然，也可以进一步将第一侧板31去掉，对此不作限定。本实施例的塑封过程可采用普通模具，无需使用异型模具，可大大降低模具的开模费用和开模时间，点胶过程易控制，提高了生产效率。
其中，塑封可采用常规的塑封工艺，采用普通模具从注胶口注入特定的胶，然后经高温固化后脱模。可以理解的是，由于注胶时采用高温，使得胶体呈流体状态，需要保持盖体结构3在高温时不会被熔化，因此盖体结构3需选用耐高温的材料，而且盖体结构3的材料的熔点需大于塑封胶的熔点。切割是为了将盖体结构3的部分脱落，使得第一元件组件4外露，以和外部元件联通，因此第一侧板31被保留在第一塑封层22的侧壁上。
具体地，如图1所示，芯片的封装结构还包括安装在第二面12的第二塑封层51和第二芯片52，第二芯片52位于第二塑封层51内。即本实施例为双面塑封结构，不仅提高了封装结构的整合性，还有利于缩小封装尺寸。
更具体地，芯片的封装结构为SIP封装结构。随着电子工程的发展，人们对于集成电路芯片小型化、轻量化及功能化的需求日渐增加，从最开始的单一组件的开发阶段，逐渐进入到了集结多个组件的系统开发阶段，与此同时在产品高效能及外观轻薄的要求下，不同功能的芯片开始迈向整合的阶段，因此，封装技术的不断发展和突破，成为推动整合的力量之一。SIP作为一种封装技术是指通过将多芯片集中于一个单一封装内，从而使芯片获得系统功能，其具体的封装形式千变万化，可依照客户或产品的需求对于不同的芯片排列方式及内部接合技术进行生产，从而满足不同的市场需求。即本实施例中的第一塑封层22和第二塑封层51内可安装多个不同类型的芯片，具体的芯片数量和类型可根据具体需要选择，在此不再赘述。
芯片的封装结构还包括安装在第一面11且位于第一塑封层22内的第二元件组件23，和/或安装在第二面12且位于第二塑封层51内的第三元件组件53。在电子系统中，除了集成有源的电路芯片外，还需要集成大量的无源器件，其中无源器件是指在不需要外加电源的条件下，就可以显示其特性的电子元件，它主要包括电阻类，电感类和电容类器件，以及由这些所组成的无源滤波器、谐振器、转换器和开关等，这些元件具有很多重要的功能，如偏置、去耦、开关噪声抑制、滤波、调谐等。第二元件组件23或第三元件组件53的数量和类型可根据需要选择，在此不作具体的限定。
第一元件组件4包括连接器元件41和/或传感器元件42。连接器元件41为连接器或互连器件，主要用于将整个SIP封装信号处理完成后，输出的结果通过此元件向外部传输出去，通常与柔性软板进行连接。连接器可采用例如505066矩形连接器系列，当然也可为其它形式的连接器，例如BGA(Ball Grid Array，球状引脚栅格阵列)封装形式的连接器。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的构思下，利用本发明说明书所作的等效变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种封装方法，其特征在于，所述封装方法包括以下步骤：
在基板的第一面安装第一芯片和第一元件组件；
在第一面安装盖体结构，以使所述盖体结构盖合所述第一元件组件；
对所述基板的第一面进行塑封，以形成第一预塑封层，所述第一芯片和盖体结构均位于所述第一预塑封层内；
对所述第一预塑封层、盖体结构和基板切割，以使所述第一元件组件外露，得到第一塑封层，所述第一芯片位于所述第一塑封层内。
2.如权利要求1所述的封装方法，其特征在于，所述盖体结构包括相对设置的第一侧板和第二侧板，所述第一侧板位于所述第一芯片和第一元件组件之间，所述对所述第一预塑封层、盖体结构和基板切割的步骤包括：
沿第一切割面对所述所述第一预塑封层和盖体结构切割，所述第一切割面为所述第一侧板面向所述第一元件组件的侧壁所在的平面；
以及沿第二切割面对所述基板切割，所述第二切割面位于所述第一元件组件和第二侧板之间。
3.如权利要求2所述的封装方法，其特征在于，所述对所述第一预塑封层、盖体结构和基板切割的步骤还包括：
沿第三切割面对第一预塑封层和基板切割，所述第三切割面位于所述第一芯片背离所述第一侧板的一侧。
4.如权利要求1所述的封装方法，其特征在于，所述对所述第一预塑封层、盖体结构和基板切割的步骤之前包括：
在所述基板背离所述第一面的第二面安装第二芯片，对所述第二面进行塑封，以形成第二塑封层。
5.如权利要求1～4中任一项所述的封装方法，其特征在于，所述切割的方式为镭射切割。
6.一种芯片的封装结构，其特征在于，通过如权利要求1～5中任一项所述的封装方法制备，所述芯片的封装结构包括：
基板，包括相背离设置的第一面和第二面；
第一芯片，安装在所述第一面；
第一塑封层，塑封于所述第一面，所述第一芯片位于所述第一塑封层内；
第一元件组件，用于与外部元件连接，所述第一元件组件安装在所述第一面且位于所述第一塑封层外。
7.如权利要求6所述的芯片的封装结构，其特征在于，所述芯片的封装结构还包括安装在第二面的第二塑封层和第二芯片，所述第二芯片位于所述第二塑封层内。
8.如权利要求7所述的封装结构，其特征在于，所述芯片的封装结构为SIP封装结构。
9.如权利要求7所述的芯片的封装结构，其特征在于，所述芯片的封装结构还包括安装在所述第一面且位于所述第一塑封层内的第二元件组件，和/或安装在所述第二面且位于所述第二塑封层内的第三元件组件。
10.如权利要求6～9中任一项所述的芯片的封装结构，其特征在于，所述第一元件组件包括连接器元件和/或传感器元件。
CN202010216539.6A 2020-03-24 2020-03-24 芯片的封装结构及封装方法 Active CN111383927B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010216539.6A CN111383927B (zh) 2020-03-24 2020-03-24 芯片的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010216539.6A CN111383927B (zh) 2020-03-24 2020-03-24 芯片的封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN111383927A true CN111383927A (zh) 2020-07-07
CN111383927B CN111383927B (zh) 2022-12-23

Family

ID=71222758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010216539.6A Active CN111383927B (zh) 2020-03-24 2020-03-24 芯片的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN111383927B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038238A (zh) * 2020-08-31 2020-12-04 青岛歌尔微电子研究院有限公司 框架的制造方法、模组的塑封方法及sip模组的制作方法
CN113451236A (zh) * 2021-06-29 2021-09-28 华进半导体封装先导技术研发中心有限公司 一种传感芯片封装结构及方法
CN113690148A (zh) * 2021-08-31 2021-11-23 青岛歌尔微电子研究院有限公司 一种塑封方法和封装模组
WO2023098693A1 (zh) * 2021-12-01 2023-06-08 展讯通信（上海）有限公司 双面封装组件及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104458101A (zh) * 2013-09-17 2015-03-25 飞思卡尔半导体公司 侧通气压力传感器装置
CN108074887A (zh) * 2016-11-14 2018-05-25 艾马克科技公司 半导体装置以及其制造方法
CN110335824A (zh) * 2019-05-24 2019-10-15 江苏长电科技股份有限公司 一种双面封装的工艺方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104458101A (zh) * 2013-09-17 2015-03-25 飞思卡尔半导体公司 侧通气压力传感器装置
CN108074887A (zh) * 2016-11-14 2018-05-25 艾马克科技公司 半导体装置以及其制造方法
CN110335824A (zh) * 2019-05-24 2019-10-15 江苏长电科技股份有限公司 一种双面封装的工艺方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038238A (zh) * 2020-08-31 2020-12-04 青岛歌尔微电子研究院有限公司 框架的制造方法、模组的塑封方法及sip模组的制作方法
CN113451236A (zh) * 2021-06-29 2021-09-28 华进半导体封装先导技术研发中心有限公司 一种传感芯片封装结构及方法
CN113451236B (zh) * 2021-06-29 2022-07-12 华进半导体封装先导技术研发中心有限公司 一种构造传感芯片封装结构的方法
WO2023273718A1 (zh) * 2021-06-29 2023-01-05 华进半导体封装先导技术研发中心有限公司 一种传感芯片封装结构及方法
CN113690148A (zh) * 2021-08-31 2021-11-23 青岛歌尔微电子研究院有限公司 一种塑封方法和封装模组
WO2023098693A1 (zh) * 2021-12-01 2023-06-08 展讯通信（上海）有限公司 双面封装组件及其形成方法

Also Published As

Publication number Publication date
CN111383927B (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
CN111383927B (zh) 芯片的封装结构及封装方法
US11757426B2 (en) Manufacturing method for surface acoustic wave filter package structure
KR100594248B1 (ko) 반도체 모듈의 몰딩에 관한 제조 방법 및 이에 사용되는인쇄회로기판
JP3332654B2 (ja) 半導体装置用基板、半導体装置および半導体装置の製造方法
CN101404270A (zh) 半导体器件及其制造方法和半导体基板
KR20100094410A (ko) 관통 비아들을 구비하는 패키지-온-패키지 시스템 및 그 제조 방법
CN102270589B (zh) 半导体元件的制造方法和相应的半导体元件
KR20010014945A (ko) 반도체장치의 제조방법
US20210407973A1 (en) System-in-package structure and packaging method thereof
JPH1174420A (ja) 表面実装型チップ部品及びその製造方法
CN101562138A (zh) 半导体封装件制法
WO2021135880A1 (zh) 异形tws sip模组及其制作方法
CN116131807A (zh) 集成ipd芯片的滤波器结构、封装模组及制备方法
CN215771500U (zh) 一种基于硅硅键合的谐振器整板基座与盖板
CN100394569C (zh) 防止封装元件溢胶的方法
CN100435483C (zh) 石英晶体镀膜电极设计方法
KR101145258B1 (ko) 반도체 패키지 생산 시스템 및 방법
CN220067387U (zh) 一种声表滤波器射频模组封装结构、电子设备
CN220254475U (zh) 一种滤波器封装结构、模组和电子产品
CN220254474U (zh) 一种滤波器封装结构、模组及电子产品
JPH11354689A (ja) フレーム状基板とその製造方法及び半導体装置の製造方法
CN202339565U (zh) 一种新型智能卡
TWI732732B (zh) 記憶卡結構及其製造方法
CN108831839B (zh) 一种去除半导体塑封制程中所产生毛边的方法
JP2010238994A (ja) 半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant