CN111816641A - 一种基于二次塑封的电磁屏蔽封装结构及方法 - Google Patents

一种基于二次塑封的电磁屏蔽封装结构及方法 Download PDF

Info

Publication number
CN111816641A
CN111816641A CN202010881001.7A CN202010881001A CN111816641A CN 111816641 A CN111816641 A CN 111816641A CN 202010881001 A CN202010881001 A CN 202010881001A CN 111816641 A CN111816641 A CN 111816641A
Authority
CN
China
Prior art keywords
primary
substrate
plastic package
chip
electromagnetic shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010881001.7A
Other languages
English (en)
Inventor
张婕
马晓建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN202010881001.7A priority Critical patent/CN111816641A/zh
Publication of CN111816641A publication Critical patent/CN111816641A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种基于二次塑封的电磁屏蔽封装结构及方法，该结构根据实际需求，将单个封装体分单元，分器件在一个系统级封装中进行电磁屏蔽，切屏蔽区域根据实际需求，灵活性强。在一个基板上的一次塑封体的设置数量和设置位置，根据实际需求设定，每一个一次塑封体内部设置的芯片和器件的设置数量及类型同样能够根据需求进行设定，相比与之前的封装电磁屏蔽技术，可以更细化屏蔽局部芯片与芯片，器件与器件的电磁干扰。适用于高端射频封装领域，作用于集成度比较高的射频封装产品，特别针对局部需要电磁屏蔽的封装产品。

Description

一种基于二次塑封的电磁屏蔽封装结构及方法
【技术领域】
本发明属于新型封装技术领域，具体涉及一种基于二次塑封的电磁屏蔽封装结构及方法。
【背景技术】
随着5G时代的来临，大容量、小体积、高集成射频前端封装成为现在半导体封装技术的趋势，射频前端高度集成到一个封装体中，器件与器件距离很近，电磁辐射难以避免，需要进行更细化的局部电磁屏蔽。
【发明内容】
本发明的目的在于克服上述现有技术的缺点，提供一种基于二次塑封的电磁屏蔽封装结构及方法，以解决现有技术中因器件和器件距离近难以避免电磁辐射的技术问题。
为达到上述目的，本发明采用以下技术方案予以实现：
一种基于二次塑封的电磁屏蔽封装结构，包括基板，基板上设置有若干个一次塑封体、一级芯片和一级元器件，一级芯片和基板电连接，一级元器件和基板电连接；所述一次塑封体、一级芯片和一级元器件均被包裹在二次塑封体中；所有一次塑封体之间电磁屏蔽，一次塑封体和一级芯片之间电磁屏蔽，一次塑封体和一级元器件之间电磁屏蔽；
所述一次塑封体内设置有二级芯片和二级元器件，二级芯片和基板电连接，二级元器件和基板电连接。
本发明的进一步改进在于：
优选的，所述二级芯片和一级芯片为倒装芯片。
优选的，所述二级芯片和基板通过打线电连接，所述一级芯片和基板通过打线电连接。
优选的，所述二次塑封体和一次塑封体之间设置有金属屏蔽层。
优选的，所述基板的下部设置有若干个锡球。
优选的，所述基板内开设有通孔，通孔的上端和一级芯片、一级元器件、二级芯片或二级元器件电连接，通孔的下端和锡球电连接。
优选的，所述基板的底部设置有基板走线，基板走线将锡球和通孔的下端电连接。
一种上述结构的封装方法，包括以下步骤：
步骤1，在基板上粘结所有的一级芯片、一级元器件、二级芯片和二级元器件；
步骤2，将二级芯片和二级元器件进行局部塑封，塑封的每一个区域形成一个独立的一次塑封体；
步骤3，将每一个一次塑封体进行屏蔽；
步骤4，在所有的一次塑封体、一级芯片和一级元器件外进行二次塑封，形成二次塑封体，完成封装。
优选的，所述步骤3的具体过程为在一级芯片和一级元器件外套装保护模具后，在一次塑封体的外表面溅射金属层。
与现有技术相比，本发明具有以下有益效果：
本发明公开了一种基于二次塑封的电磁屏蔽封装结构，该结构根据实际需求，将单个封装体分单元，分器件在一个系统级封装中进行电磁屏蔽，且屏蔽区域根据实际需求设定，灵活性强。在一个基板上的一次塑封体的数量和设置位置，根据实际需求设定，每一个一次塑封体内部设置的芯片和器件的设置数量及类型同样能够根据需求进行设定，相比与之前的封装电磁屏蔽技术，可以更细化屏蔽局部芯片与芯片，器件与器件的电磁干扰。适用于高端射频封装领域，作用于集成度比较高的射频封装产品，特别针对局部需要电磁屏蔽的封装产品。
进一步的，所有的一次塑封体的外表面设置有金属屏蔽层，使得一次塑封体内的芯片或器件能够和外部的芯片或器件相互电磁隔离。
本发明还公开了一种基于二次塑封的电磁屏蔽封装方法，该方法在现有电磁屏蔽封装技术基础上，通过一次塑封，再溅射屏蔽层，然后再二次塑封形成二次封装结构；制备方法简单易行，适于大规模生产。
进一步的，制备过程中在溅射金属层以前，对基板上二次塑封体以外的元器件和芯片通过模板进行保护，防止溅射金属损坏裸露的元器件和芯片。
【附图说明】
图1为本发明的电磁屏蔽封装整体结构图；
图2为本发明的整条基板贴装器件和倒装上芯图；
图3为本发明中在指定区域进行一次局部塑封；
图4为对指定区域进行屏蔽金属层溅射；
其中：1-金属屏蔽层；2-二次塑封体；3-二级芯片；4-二级元器件；5-基板；6-锡球；7.基板走线；8-一次塑封体；9-一级芯片；10-一级元器件；11-通孔；12-保护模具。
【具体实施方式】
下面结合附图对本发明做进一步详细描述：
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
参见图1，本发明公开了一种基于二次塑封的电磁屏蔽封装结构及方法，该结构包括金属屏蔽层1、二次塑封体2、二级芯片3、二级元器件4、基板5、锡球6、基板走线7、一次塑封体8、一级芯片9、一级元器件10、通孔11和保护模具12。
所述基板5上开设有贯穿其上、下表面的若干个通孔11，基板5上根据设定固定粘结有多个一级芯片9、多个一级元器件10、多个二级芯片3和多个二级元器件4，所有的一级芯片9和基板5电连接，一级元器件10和基板5电连接，二级芯片3和基板5电连接，二级元器件4和基板5电连接。
无论是一级芯片9还是二级芯片3能够通过倒装芯片和基板5实现电连接，也能够通过打线和基板5实现电连接。
根据基板5的设计，二级芯片3和二级元器件4被局部的二次塑封体2所封装，因此基板5上设置有多个二次塑封体2，每一个二次塑封体2内的二级芯片3和/或二级元器件4均因为被封装在二次塑封体2中和外部的芯片或元器件电磁隔离。二次塑封体2在基板5的数量与位置，二次塑封体2内二级芯片3和/或二级元器件4的数量与位置均根据设计需求设定。
二次塑封体2的外表面覆盖有一层金属屏蔽层1，金属屏蔽层1使得二次塑封体2内的二级芯片3和/或二级元器件4与外部电磁隔离。
基板5的下部设置有若干个锡球6，通孔11的上端和一级芯片9、一级元器件10、二级芯片3或二级元器件4电连接，通孔11的下端和锡球6电连接。所述基板5的底部设置有基板走线7，基板7将锡球6和通孔11的下端电连接。
上述结构的封装方法包括以下步骤：
步骤1，参见图2，在基板5根据设定要求上粘结所有的一级芯片9、一级元器件10、二级芯片3和二级元器件4；
步骤2，参见图3，根据设计将二级芯片3和二级元器件4进行局部塑封，塑封的每一个区域形成一个独立的一次塑封体8，此时在基板5上形成若干个一次塑封体8，同时一级芯片9和一级元器件10裸露在外；
步骤3，参见图4，在裸露的一级芯片9和一级元器件10套装保护模具12后，对一次塑封体8的外表面溅射金属层1。
步骤4，参见图1，去掉保护模具12，在所有的一次塑封体8、一级芯片9和一级元器件10外进行二次塑封，形成二次塑封体2形成最后的封装结构。
本发明通过对基板上射频元器件进行局部塑封，然后局部溅射金属层，实现指定区域的电磁屏蔽，再通过二次塑封，将所有元器件保护起来封装方案，来适应封装产业射频元器件集成度不断提升的需求。
本发明通过对基板上射频元器件进行局部塑封，然后局部溅射金属层，实现指定区域的电磁屏蔽，再通过二次塑封，将所有元器件保护起来封装方案；本发明可以对一个封装体中指定区域进行电磁屏蔽，电磁屏蔽区域更具有灵活性；本发明适用于高端射频封装领域，作用于集成度比较高的射频封装产品，特别针对局部需要电磁屏蔽的封装产品。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种基于二次塑封的电磁屏蔽封装结构，其特征在于，包括基板(5)，基板(5)上设置有若干个一次塑封体(8)、一级芯片(9)和一级元器件(10)，一级芯片(9)和基板(5)电连接，一级元器件(10)和基板(5)电连接；所述一次塑封体(8)、一级芯片(9)和一级元器件(10)均被包裹在二次塑封体(2)中；所有一次塑封体(8)之间电磁屏蔽，一次塑封体(8)和一级芯片之间电磁屏蔽，一次塑封体(8)和一级元器件(10)之间电磁屏蔽；
所述一次塑封体(8)内设置有二级芯片(3)和二级元器件(4)，二级芯片(3)和基板(5)电连接，二级元器件(4)和基板(5)电连接。
2.根据权利要求1所述的一种基于二次塑封的电磁屏蔽封装结构，其特征在于，所述二级芯片(3)和一级芯片(9)为倒装芯片。
3.根据权利要求1所述的一种基于二次塑封的电磁屏蔽封装结构，其特征在于，所述二级芯片(3)和基板(5)通过打线电连接，所述一级芯片(9)和基板(5)通过打线电连接。
4.根据权利要求1所述的一种基于二次塑封的电磁屏蔽封装结构，其特征在于，所述二次塑封体(2)和一次塑封体(8)之间设置有金属屏蔽层(1)。
5.根据权利要求1所述的一种基于二次塑封的电磁屏蔽封装结构，其特征在于，所述基板(5)的下部设置有若干个锡球(6)。
6.根据权利要求5所述的一种基于二次塑封的电磁屏蔽封装结构，其特征在于，所述基板(5)内开设有通孔(11)，通孔(11)的上端和一级芯片(9)、一级元器件(10)、二级芯片(3)或二级元器件(4)电连接，通孔(11)的下端和锡球(6)电连接。
7.根据权利要求6所述的一种基于二次塑封的电磁屏蔽封装结构，其特征在于，所述基板(5)的底部设置有基板走线(7)，基板走线(7)将锡球(6)和通孔(11)的下端电连接。
8.一种权利要求1-7任意一项所述结构的封装方法，其特征在于，包括以下步骤：
步骤1，在基板(5)上粘结所有的一级芯片(9)、一级元器件(10)、二级芯片(3)和二级元器件(4)；
步骤2，将二级芯片(3)和二级元器件(4)进行局部塑封，塑封的每一个区域形成一个独立的一次塑封体(8)；
步骤3，将每一个一次塑封体(8)进行屏蔽；
步骤4，在所有的一次塑封体(8)、一级芯片(9)和一级元器件(10)外进行二次塑封，形成二次塑封体(2)，完成封装。
9.根据权利要求8的封装方法，其特征在于，所述步骤3的具体过程为在一级芯片(9)和一级元器件(10)外套装保护模具(12)后，在一次塑封体(8)的外表面溅射金属层(1)。
CN202010881001.7A 2020-08-27 2020-08-27 一种基于二次塑封的电磁屏蔽封装结构及方法 Pending CN111816641A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010881001.7A CN111816641A (zh) 2020-08-27 2020-08-27 一种基于二次塑封的电磁屏蔽封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010881001.7A CN111816641A (zh) 2020-08-27 2020-08-27 一种基于二次塑封的电磁屏蔽封装结构及方法

Publications (1)

Publication Number Publication Date
CN111816641A true CN111816641A (zh) 2020-10-23

Family

ID=72859755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010881001.7A Pending CN111816641A (zh) 2020-08-27 2020-08-27 一种基于二次塑封的电磁屏蔽封装结构及方法

Country Status (1)

Country Link
CN (1) CN111816641A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490219A (zh) * 2020-11-27 2021-03-12 海宁利伊电子科技有限公司 一种抗辐射泄露的共形屏蔽sip封装结构
CN114220795A (zh) * 2021-11-30 2022-03-22 展讯通信（上海）有限公司 Sip封装组件及其封装方法、制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150084180A1 (en) * 2012-07-30 2015-03-26 Panasonic Corporation Semiconductor device including heat dissipating structure
CN204720447U (zh) * 2015-06-19 2015-10-21 江苏长电科技股份有限公司 一种凹槽基板的电磁屏蔽模组封装结构
CN105870104A (zh) * 2016-03-30 2016-08-17 江苏长电科技股份有限公司 一种具有电磁屏蔽功能的封装结构
CN207441695U (zh) * 2017-12-04 2018-06-01 芜湖美智空调设备有限公司 功率模块及制冷设备
CN109841597A (zh) * 2017-11-24 2019-06-04 讯芯电子科技（中山）有限公司 分区电磁屏蔽封装结构及制造方法
CN110010507A (zh) * 2019-04-04 2019-07-12 中电海康无锡科技有限公司 Sip模块分区电磁屏蔽封装方法
CN110970414A (zh) * 2019-12-06 2020-04-07 华天科技（西安）有限公司 一种多芯片封装结构及制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150084180A1 (en) * 2012-07-30 2015-03-26 Panasonic Corporation Semiconductor device including heat dissipating structure
CN204720447U (zh) * 2015-06-19 2015-10-21 江苏长电科技股份有限公司 一种凹槽基板的电磁屏蔽模组封装结构
CN105870104A (zh) * 2016-03-30 2016-08-17 江苏长电科技股份有限公司 一种具有电磁屏蔽功能的封装结构
CN109841597A (zh) * 2017-11-24 2019-06-04 讯芯电子科技（中山）有限公司 分区电磁屏蔽封装结构及制造方法
CN207441695U (zh) * 2017-12-04 2018-06-01 芜湖美智空调设备有限公司 功率模块及制冷设备
CN110010507A (zh) * 2019-04-04 2019-07-12 中电海康无锡科技有限公司 Sip模块分区电磁屏蔽封装方法
CN110970414A (zh) * 2019-12-06 2020-04-07 华天科技（西安）有限公司 一种多芯片封装结构及制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490219A (zh) * 2020-11-27 2021-03-12 海宁利伊电子科技有限公司 一种抗辐射泄露的共形屏蔽sip封装结构
CN112490219B (zh) * 2020-11-27 2022-05-03 海宁利伊电子科技有限公司 一种抗辐射泄露的共形屏蔽sip封装结构
CN114220795A (zh) * 2021-11-30 2022-03-22 展讯通信（上海）有限公司 Sip封装组件及其封装方法、制作方法
CN114220795B (zh) * 2021-11-30 2024-07-09 展讯通信（上海）有限公司 Sip封装组件及其封装方法、制作方法

Similar Documents

Publication Publication Date Title
KR101650224B1 (ko) 패키지 및 그 형성 방법
CN109087908B (zh) 封装结构、电子设备及封装方法
US8093690B2 (en) Chip package and manufacturing method thereof
EP3017469B1 (en) Heat isolation structures for high bandwidth interconnects
CN105870109A (zh) 一种2.5d集成封装半导体器件及其加工方法
CN111816641A (zh) 一种基于二次塑封的电磁屏蔽封装结构及方法
CN109216335A (zh) 扇出型半导体封装模块
US20210035917A1 (en) Semiconductor packages and associated methods with antennas and emi isolation shields
CN105870104A (zh) 一种具有电磁屏蔽功能的封装结构
US6933597B1 (en) Spacer with passive components for use in multi-chip modules
CN105359267B (zh) 包括具有至少部分被电介质层包围的多个金属芯的互连件的互连系统
TW201942983A (zh) 具有適應性垂直互連的電子裝置和其製造方法
US10686008B2 (en) Magnetic shielding package structure for MRAM device and method for producing the same
KR20160026920A (ko) 선택적으로 조정된 전기적 특성을 갖는 전자 소자
US11990424B2 (en) Selective EMI shielding using preformed mask
US20220375881A1 (en) Semiconductor package
CN111554674B (zh) 具有电磁屏蔽功能的封装体和封装工艺
CN211088262U (zh) 一种电磁屏蔽结构
CN215377404U (zh) 半导体封装结构
US20240055368A1 (en) Semiconductor devices with pyramidal shielding and method for making the same
EP4266366A2 (en) Multichip module
CN112670194B (zh) 一种芯片封装工艺及芯片封装结构
US20170345805A1 (en) Package including stacked die and passive component
CN205984946U (zh) 双向集成芯片重布线埋入式pop封装结构
US20230088928A1 (en) Embedded glass cores in package substrates and related methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201023