JPH09289226A

JPH09289226A - 半導体装置

Info

Publication number: JPH09289226A
Application number: JP8101011A
Authority: JP
Inventors: Mamoru Onda; 護御田; Hajime Murakami; 村上　　元; Toyohiko Kumakura; 豊彦熊倉; Norio Okabe; 則夫岡部; Masaharu Niizawa; 正治新沢
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 1996-04-23
Filing date: 1996-04-23
Publication date: 1997-11-04

Abstract

(57)【要約】【課題】ＴＣＰ（Tape Carrier Package）構造の半導
体装置の多ピン化に伴ってパッケージが大型化すると、
プリント基板配線とアウターリードのリフロー実装時に
ＴＡＢテープが熱変形して反りを生じ、ＴＣＰの平坦度
が失われる。【解決手段】ＴＡＢテープに所定の間隔を有してリー
ド接続用穴を形成し、このリード接続用穴に位置するよ
うにアウターリードを形成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関し、
特に、ＴＡＢ（Tape Automated Bonding）テープに半導
体チップを搭載して電気的に接続したＴＣＰ（Tape Car
rier Package）構造の半導体装置に関する。

【０００２】

【従来技術】図１５には、従来のＴＣＰ構造の半導体装
置が示されている。この半導体装置は、ＬＳＩチップ１
０を中央に搭載する角形のポリイミドフィルム１１と、
ポリイミドフィルム１１の表面に形成される配線パター
ン１２を有し、配線パターン１２の外側端にはプリント
基板配線（図示せず）等と接続されるアウターリード１
３が設けられている。このポリイミドフィルム１１、配
線パターン１２、およびアウターリード１３は一体的に
形成されてＴＡＢテープを構成している。

【０００３】図１６は、従来のＴＣＰ構造の半導体装置
の断面図を示し、ポリイミドフィルム１１は、中央部に
ＬＳＩチップ１０を搭載するためのデバイスホール２０
を有しており、ＬＳＩチップ１０は、ＬＳＩチップバン
プ１０Ａを介して配線パターン１２とボンディングさ
れ、接続部分およびＬＳＩチップバンプ配置面を封止剤
１４によって封止している。

【０００４】このような半導体装置は、アウターリード
１３を介して半田ペーストが設けられたプリント基板配
線にリフロー実装される。

【０００５】図１７および図１８は、リフロー実装され
る半導体装置を示し、まず、半導体装置のアウターリー
ド１３をプリント基板１５に形成されたプリント基板配
線１６に対して位置決めする。このプリント基板配線１
６のリフロー実装部分には半田ペースト１７が設けられ
ている。

【０００６】次に、半導体装置をプリント基板配線１６
上に搭載し、全体を２３０℃〜２５０℃で約１０秒間加
熱する。このことによって、図１８に示すように、半田
ペースト１７が溶融し、アウターリード１３とプリント
基板配線１６が半田接合される。

【０００７】近年、半導体装置に要求される情報処理
量、および高速性に伴ってパッケージの大型化、多ピン
化が進んでいる。ＴＣＰではパッケージの大型化、多ピ
ン化によってポリイミドフィルムの占める割合が大きく
なり、半田リフロー時の熱変形が問題となっている。

【０００８】図１９は、半導体装置の他のリフロー実装
方法を示し、プリント基板１５上に設けられるプリント
基板配線１６の表面に半田めっき１８を設け、プリント
基板配線１６に対して半導体装置のアウターリード１３
を位置決めした後、ボンディングツール１９を矢印方向
に降下させてアウターリード１３を局部的に押圧，加熱
することにより、プリント基板配線１６に半田接合して
いる。

【０００９】

【発明が解決しようとする課題】しかし、従来の半導体
装置によると、ＴＣＰの各辺に沿ってアウターリードが
配置されるため、ＬＳＩチップの電極端子数が増加する
と、それに伴ってアウターリードの本数が増加してＴＡ
Ｂテープを構成するポリイミドフィルムが大型化する。
このため、プリント基板配線とアウターリードの一括リ
フロー実装時にポリイミドフィルムが熱変形して反りを
生じ、その結果、ＴＣＰの平坦度が失われるという問題
がある。このアウターリードの多ピン化に対応したパッ
ケージとしてセラミックＰＧＡ（Pin Grid Array）が知
られているが、ＴＣＰ等より３〜４倍高価になる。ま
た、ポリイミドフィルムは高価であるため、ＴＡＢテー
プが大型化すると半導体装置の製造コストを増加させる
という問題がある。従って、本発明の目的は、半田接合
時にＴＣＰの平坦度が損なわれることなく、多ピン化に
対応でき、小型で安価な半導体装置を提供することにあ
る。

【００１０】

【課題を解決するための手段】本発明は上記した目的を
達成するため、絶縁フィルム上に設けられたリードパタ
ーンのリードに半導体チップを接続したテープキャリア
パッケージ型の半導体装置において、前記絶縁フィルム
に形成されたリード接続用穴と、前記リードに接続され
るとともに少なくとも前記リード接続用穴上に位置する
基板実装用のリード片を有する半導体装置を提供する。

【００１１】上記の半導体装置において、リード片は、
絶縁フィルムのリードパターンが形成された形成面に形
成されてリード接続用穴を塞いでいる構成であっても良
く、あるいは、絶縁フィルムのリードパターンが形成さ
れた形成面からリード接続用穴を通って反対側に突出し
ている突出端を有する構成であっても良い。リード接続
用穴、およびリード片は、絶縁フィルム上に格子状、あ
るいは千鳥状に配置されている構成であっても良く、リ
ード接続用穴は、円形、長方形、あるいは長円形で形成
されていても良い。このリード接続用穴は、絶縁フィル
ムを抜き金型による打ち抜き、レーザ加工、あるいはケ
ミカルエッチング等によって形成することができる。ま
た、リードパターンが形成された形成面は、絶縁フィル
ムの基板実装側にあり、リード片は、基板実装側に膨出
している構成であっても良く、あるいは、形成面は、絶
縁フィルムの基板実装側の反対側にある構成であっても
良い。

【００１２】

【発明の実施の形態】以下、本発明の半導体装置を図面
を参照しつつ説明する。

【００１３】図１は、本発明の第１の実施の形態におけ
る半導体装置を示し、ＬＳＩチップ１を搭載するための
デバイスホール１Ａが設けられるポリイミドフィルム２
と、デバイスホール１Ａからポリイミドフィルム２の裏
面の外側端にかけての領域に複数列で所定の間隔で配置
される円形のアウターリード３と、ポリイミドフィルム
２の裏面にアウターリード３とＬＳＩチップバンプ５と
を電気的に接続する配線パターン４を有している。

【００１４】図２および図３は、アウターリード３を示
し、３５ｍｍ幅の接着剤付きのポリイミドフィルム２を
抜き金型で打ち抜いてＯＬＢホール６を形成した後、ポ
リイミドフィルム２の裏面に圧延銅箔を貼り合わせる。
そして、この圧延銅箔の貼り合わされたポリイミドフィ
ルム２をエッチング処理して所定の配線パターン４を形
成し、更に、半田接合性を高めるために配線パターン４
の表面に金めっきを施した後、ＯＬＢホール６に加熱機
構付曲げ金型を挿入して圧延銅箔を外側方向に押圧して
膨出させることによってアウターリード３を形成する。
加熱機構付曲げ金型を用いると、最大で５０％の伸びを
許容する圧延銅箔を柔らかくできるために、亀裂を入れ
ずにアウターリード３の曲げ加工を行うことができる。

【００１５】図４は、第１の実施の形態におけるＴＡＢ
テープの断面図を示し、ポリイミドフィルム２は、図４
（ａ）に示すように、一方の面に配線パターン４が形成
され、ＬＳＩチップより僅かに大きいデバイスホール１
Ａと複数のＯＬＢホール６を有している。デバイスホー
ル１Ａには、配線パターン４に接続されるインナーリー
ド７が設けられており、ＯＬＢホール６は、配線パター
ン４を有する開口部にアウターリード３が設けられてい
る。

【００１６】ＴＡＢテープにＬＳＩチップ１を搭載する
には、図４（ｂ）に示すように、インナーリード７とＬ
ＳＩチップバンプ５とを位置決めしてボンディングした
後、エポキシ系の封止剤８によってＬＳＩチップ１の電
極端子形成面、および端子接続部分を封止して一体化す
る。

【００１７】上記の構成によると、デバイスホール１Ａ
からポリイミドフィルム２の外側端にかけての領域に所
定の間隔で複数列のＯＬＢホール６を形成し、このＯＬ
Ｂホール６に位置するようにアウターリード３を配置す
ることによって、ＴＣＰにおけるポリイミドフィルム２
の面積を縮小することができる。このことによって、Ｔ
ＣＰを小型化できるとともに高価なポリイミドフィルム
２の使用量を少なくすることができるので、半導体装置
の製造コストを低減することができる。

【００１８】また、アウターリード３を曲げ加工して基
板実装側に膨出させることにより、半田リフロー実装時
の接合面積を拡大することができる。

【００１９】また、デバイスホール１Ａからポリイミド
フィルム２の外側端にかけての長さが短くなるので、半
田リフロー実装時にポリイミドフィルム２がＬＳＩチッ
プ１に支えられて熱変形しにくくなり、平坦度を維持す
ることができる。

【００２０】第１の実施の形態では、ポリイミドフィル
ム２を打ち金型によって打ち抜いてＯＬＢホール６を形
成しているが、その他の方法として、レーザ加工あるい
はケミカルエッチング等によって形成することもでき
る。ＯＬＢホール６の配列は格子状とする以外に、例え
ば、千鳥状としても良い。

【００２１】ＴＡＢテープを構成するポリイミドフィル
ム２についても、他の有機絶縁フィルムであっても良
い。また、アウターリード３を形成する圧延銅箔につい
ても、ポリイミドフィルム２と圧延銅箔とを接着剤によ
って接着する３層構造の他に、接着剤を用いない銅箔と
ポリイミドフィルム等の有機絶縁フィルムを接着する２
層構造としても良く。２層構造の場合はパッケージの厚
みを低減することができる。

【００２２】図５は、本発明の第２の実施の形態におけ
る半導体装置を示し、ポリイミドフィルム２に形成され
るＯＬＢホール６には配線パターン４と接続されるアウ
ターリード９が挿入されている。その他の構成および機
能は第１の実施の形態と同様である。

【００２３】図６および図７は、アウターリード９を示
し、３５ｍｍ幅のポリイミドフィルム２（厚さ２０μｍ
の接着剤付き）にＯＬＢホール６を形成した後、ポリイ
ミドフィルム２の表面に銅箔を貼り合わせる。そして、
銅箔の貼り合わされたポリイミドフィルム２をエッチン
グ処理して所定の配線パターン４を形成し、更に、半田
接合性を高めるために配線パターン４の表面に金めっき
を施した後、ＯＬＢホール６を塞いでいる銅箔に曲げ加
工を施してアウターリード９を形成し、このアウターリ
ード９をＯＬＢホール６を介してポリイミドフィルム２
の反対側に引き出す。

【００２４】図８は、第２の実施の形態におけるＴＡＢ
テープの断面図を示し、ポリイミドフィルム２は、図８
（ａ）に示すように、表面に配線パターン４を有し、配
線パターン４と接続されたアウターリード９がＯＬＢホ
ール６を介してポリイミドフィルム２の反対面に引き出
されている。

【００２５】また、ポリイミドフィルム２は、ＬＳＩチ
ップより僅かに大きいデバイスホール１Ａと複数のＯＬ
Ｂホール６を有しており、デバイスホール１Ａ内には、
配線パターン４と接続されるインナーリード７が突出し
ている。

【００２６】ＴＡＢテープにＬＳＩチップ１を搭載する
には、図８（ｂ）に示すように、インナーリード７とＬ
ＳＩチップバンプ５とを位置決めしてボンディングした
後、エポキシ系の封止剤８によってＬＳＩチップ１の電
極端子形成面、および端子接続部分を封止して一体化す
る。

【００２７】以下に、本発明の半導体装置の実施例を説
明する。

【００２８】

【実施例１】図９は、第１の実施例における半導体装置
を示し、ＬＳＩチップ１は、１３．５ｍｍ角で５００ピ
ンチップであり、ＬＳＩチップ１のパッド５Ａは、１辺
当たり１２５個でパッド間隔は０．１ｍｍである。ポリ
イミドフィルム２は、厚さ５０μｍでサイズはＬ₁およ
びＬ₂が１８．５ｍｍである。ＯＬＢホール６の直径は
０．２ｍｍで、間隔Ｌ₃およびＬ₄は０．５ｍｍであ
る。このＯＬＢホール６は、ポリイミドフィルム２の外
側端からデバイスホール１Ａにかけて４列で５４４個が
配置されている。

【００２９】

【実施例２】図１０には、第２の実施例における半導体
装置が示されている。この半導体装置は、ＬＳＩチップ
１のパッド５Ａの内側に直径０．２ｍｍのＯＬＢホール
６を１９２個設けたポリイミドフィルム２を有してい
る。ＬＳＩチップ１のサイズはＬ₁およびＬ₂が１０ｍ
ｍで、ＬＳＩチップ１のパッド５Ａは１８０個である。
ポリイミドフィルム２の厚さは５０μｍで、ＯＬＢホー
ル６はパッド５Ａに沿って４列で配置されている。

【００３０】上記の構成によると、ＬＳＩチップ１のパ
ッド５Ａより内側に配置されるポリイミドフィルム２に
複数のアウターリード９を配置しているので、２００ピ
ン以下の半導体装置についてはＬＳＩチップ１の大きさ
に等しいサイズとすることができる。このため、シンク
ロナスＤＲＡＭ等のメモリーパッケージに適用する場合
であっても、２００ピン以下であればパッケージの小型
化が可能になる。

【００３１】

【実施例３】実施例１と同様に、３５ｍｍ幅のポリイミ
ドフィルム（厚さ２０μｍの接着剤付き）に直径０．２
ｍｍで５４４個のＯＬＢホールを開口した後、ポリイミ
ドフィルムの表面に厚さ３５μｍの銅箔を貼り合わせ
る。

【００３２】そして、銅箔の貼り合わされたポリイミド
フィルムをエッチング処理して所定の配線パターンを形
成し、更に、半田接合性を高めるために配線パターンの
表面に金めっきを施した後、ＯＬＢホールを塞いでいる
銅箔に曲げ金型によって曲げ加工を施してアウターリー
ドを形成し、このアウターリードをＯＬＢホールを介し
てポリイミドフィルムの裏面側に引き出す。このアウタ
ーリードの長さは０．１５ｍｍで、曲げ加工による曲げ
高さは０．１ｍｍとした。

【００３３】

【実施例４】図１１は、第４の実施例における半導体装
置を示し、実施例２と同様にＬＳＩチップ１の電極端子
形成面に設けられるＬＳＩチップバンプ５の内側に複数
のＯＬＢホール６を設けたポリイミドフィルム２を有し
ている。

【００３４】ポリイミドフィルム２は、ＬＳＩチップ１
のパッド５Ａの内側に直径０．２ｍｍのＯＬＢホール６
を１９２個有し、ＬＳＩチップ１側の表面に厚さ２０μ
ｍの接着剤で固定された銅箔をエッチングして形成した
配線パターン４を有する。この配線パターン４は、全面
に金めっきが施されており、ＯＬＢホール６に位置する
部分を曲げ金型によって曲げ加工することによりアウタ
ーリード９を形成している。このアウターリード９は、
ＯＬＢホール６を介してポリイミドフィルム２の裏面側
に引き出されている。ポリイミドフィルム２の外側端か
ら突出している配線パターン４は、エポキシ系の封止剤
８によって覆われている。図１１において、アウターリ
ード９の長さは０．１５ｍｍで、曲げ加工による曲げ高
さは０．１ｍｍとした。

【００３５】

【実施例５】図１２は、第５の実施例における半導体装
置を示し、ＯＬＢホール６に位置して設けられるアウタ
ーリード９がＯＬＢホール６と反対の方向に曲げ加工さ
れており、配線パターン４に対して所定の高さを有する
ように形成されている。

【００３６】

【実施例６】図１３は、アウターリードの他の実施例を
示し、ＯＬＢホール１０を長方形で形成し、配線パター
ン４に接続されるアウターリード１１をＯＬＢホール１
０と同様に長方形に形成しても良い。このようにＯＬＢ
ホール１０を長方形とすることでアウターリード１１の
曲げ加工高さを増加させることができる。本実施例で
は、ＯＬＢホール１０の幅を０．３ｍｍ、高さ０．２ｍ
ｍとし、アウターリード１１の曲げ加工高さを０．２５
ｍｍとした。

【００３７】

【実施例７】図１４は、アウターリードの更に他の実施
例を示し、実施例６で形成したＯＬＢホール１０に半径
０．１ｍｍの面取りを施して長円形としたＯＬＢホール
１２を有している。このような形状でもアウターリード
１３の曲げ加工高さを０．２５ｍｍに増加させることが
できる。

【００３８】上記した半導体装置では、配線パターンと
接続されるアウターリードをＯＬＢホールに位置させて
形成し、複数列で所定の間隔で配置することによって、
アウターリードをＬＳＩチップの外側、あるいはＬＳＩ
チップのパッドで囲まれる領域の内側に配置することが
できるので、半導体装置を小型化することができる。

【００３９】このため、従来において、３０４ピンの半
導体装置を形成するとき、実装可能なアウターリードの
ピッチが０．５ｍｍであるとして、１辺当たりのアウタ
ーリード数は７６ピンとなり、このピン数を許容する１
辺の寸法は４０ｍｍになるが、４０ｍｍを超えるサイズ
では半田によるリフロー実装時にポリイミドフィルムが
熱変形してしまうのでＴＣＰの平坦度が損なわれる。

【００４０】本発明では、ＯＬＢホールに位置するよう
に形成されたアウターリードがＴＣＰのポリイミドフィ
ルムに複数列で所定の間隔で配置されるので、実施例１
に示すように、ＬＳＩチップの外側のポリイミドフィル
ムにアウターリードを５４４個設けても半導体装置の一
辺のサイズを１８．５ｍｍとコンパクトに形成できる。

【００４１】

【発明の効果】以上説明した通り、本発明の半導体装置
によると、ＴＣＰを構成するＴＡＢテープに所定の間隔
を有してリード接続用穴を形成し、このリード接続用穴
に位置するようにアウターリードを設けたため、半田接
合時にＴＣＰの平坦度が損なわれることなく、多ピン化
に対応でき、小型化および製造コストを安価とすること
ができる。

【図面の簡単な説明】

【図１】第１の実施の形態における半導体装置を示す平
面図である。

【図２】第１の実施の形態におけるアウターリードを示
す説明図である。

【図３】第１の実施の形態におけるアウターリードを示
す断面図である。

【図４】第１の実施の形態における半導体装置を示す断
面図である。

【図５】第２の実施の形態における半導体装置を示す平
面図である。

【図６】第２の実施の形態におけるアウターリードを示
す説明図である。

【図７】第２の実施の形態におけるアウターリードを示
す断面図である。

【図８】第２の実施の形態における半導体装置を示す断
面図である。

【図９】実施例１における半導体装置を示す平面図であ
る。

【図１０】実施例２における半導体装置を示す平面図で
ある。

【図１１】実施例４における半導体装置を示す断面図で
ある。

【図１２】実施例５における半導体装置を示す断面図で
ある。

【図１３】実施例６におけるアウターリードを示す説明
図である。

【図１４】実施例７におけるアウターリードを示す説明
図である。

【図１５】従来の半導体装置を示す平面図である。

【図１６】従来の半導体装置を示す断面図である。

【図１７】従来の半導体装置のアウターリードを示す説
明図である。

【図１８】従来の半導体装置のアウターリードを示す説
明図である。

【図１９】従来の半導体装置のアウターリードを示す説
明図である。

【符号の説明】

１，ＬＳＩチップ１Ａ，デバイスホール２，ポリイミドフィルム３，アウターリード４，配線パターン５，ＬＳＩチップバンプ５Ａ，パッド６，ＯＬＢホール７，インナーリード８，封止剤９，アウターリード１０，ＬＳＩチップ１０Ａ，ＬＳＩチップバンプ１１，ポリイミドフィルム１２，配線パターン１３，アウターリード１４，封止剤１５，プリント基板１６，プリント配線基板１７，半田ペースト１８，半田めっき１９，ボンディングツール２０，デバイスホール

───────────────────────────────────────────────────── フロントページの続き (72)発明者岡部則夫茨城県土浦市木田余町3550番地日立電線株式会社システムマテリアル研究所内 (72)発明者新沢正治茨城県土浦市木田余町3550番地日立電線株式会社アドバンスリサーチセンタ内

Claims

【特許請求の範囲】

【請求項１】絶縁フィルム上に設けられたリードパタ
ーンのリードに半導体チップを接続したテープキャリア
パッケージ型の半導体装置において、前記絶縁フィルムに形成されたリード接続用穴と、前記リードに接続されるとともに少なくとも前記リード
接続用穴上に位置する基板実装用のリード片を有するこ
とを特徴とする半導体装置。
【請求項２】前記リード片は、前記絶縁フィルムの前
記リードパターンが形成された形成面に形成されて前記
リード接続用穴を塞いでいる構成の請求項第１項記載の
半導体装置。
【請求項３】前記リード片は、前記絶縁フィルムのリ
ードパターンが形成された形成面から前記リード接続用
穴を通って反対側に突出している突出端を有する構成の
請求項第１項記載の半導体装置。
【請求項４】前記リード接続用穴、および前記リード
片は、前記絶縁フィルム上に格子状、あるいは千鳥状に
配置されている構成の請求項第１項記載の半導体装置。
【請求項５】前記リード接続用穴は、円形、長方形、
あるいは長円形で形成されている構成の請求項第１項記
載の半導体装置。
【請求項６】前記リード接続用穴は、前記絶縁フィル
ムを抜き金型による打ち抜き、レーザ加工、あるいはケ
ミカルエッチング等によって形成される構成の請求項第
１項記載の半導体装置。
【請求項７】前記形成面は、前記絶縁フィルムの基板
実装側にあり、前記リード片は、前記基板実装側に膨出している構成の
請求項第２項記載の半導体装置。
【請求項８】前記形成面は、前記絶縁フィルムの基板
実装側の反対側にある構成の請求項第３項記載の半導体
装置。