JPS61280627A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61280627A
JPS61280627A JP60097448A JP9744885A JPS61280627A JP S61280627 A JPS61280627 A JP S61280627A JP 60097448 A JP60097448 A JP 60097448A JP 9744885 A JP9744885 A JP 9744885A JP S61280627 A JPS61280627 A JP S61280627A
Authority
JP
Japan
Prior art keywords
metal substrate
semiconductor element
substrate
conductive path
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60097448A
Other languages
English (en)
Other versions
JP2542806B2 (ja
Inventor
Takehisa Sato
武久 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9744885A priority Critical patent/JP2542806B2/ja
Publication of JPS61280627A publication Critical patent/JPS61280627A/ja
Application granted granted Critical
Publication of JP2542806B2 publication Critical patent/JP2542806B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ビ）産業上の利用分野 本発明は半導体装置のパッケージに関し、特に支持基板
にサーフエースマウントできる外部ＩＪ−ドを有する半
導体装置の改良に関する。
（ロ）従来の技術 従来の集積モジュールは第４図および第５図に示す如く
、２層または複数層の支持プリント配線板■と、チップ
（財）と放熱効果をよくするための放熱装置（イ）から
構成されている。
支持プリント配線板■は従来使用される塊状のパッケー
ジと異り中央部に開口部ｆ２１）を備え、この中に放熱
装置器が支持板（イ）と正しく接合する段部（ハ）でも
って嵌められている。種々の幾何学的な形状にすること
が可能な開口部（２Ｉ）および段部（ハ）を適切に選択
することによって支持板（イ）と放熱装置器とを機械的
に確実に接合させることができる。
チップ（２侶まできるだけ小さな熱抵抗にする為、例え
ば熱伝導性接着材、ペースト又はろうのような熱良導媒
体によって放熱装置＠の段部のに直接固定される。論理
ユニット（２）は例えばワイヤボンディング又はマイク
ロパックなどのような公知のボンディング技術によりて
支持板（イ）と合理的かつ確実に接合される。
プリント配線板（イ）の貫通接触（至）は１列又は複数
列のビンの列で任意の網目状に接着することができる。
４つの隅にある夫々のビンはプリントＩｉＪ！板■の間
隔を規定する突起を備えている。
プリント配線板■の上には、はこり除けおよび輸送保膿
用としてキャップ（ハ）が接続する集積モジュール上に
絶縁して固着される。
例えば合成樹脂、セラミックなどのような熱伝導性の小
さい従来から公知の材料と異り、放熱装置＠は例えばア
ルミニウムのような高い熱伝導性を備えた材料から経済
的に製造することができる。
上述した技術は特開昭５７−１６６０５６号公報に記載
されている。
（ハ）発明が解決しようとする問題点 上述した従来の半導体装置は放熱作用を行なう為に放熱
装置例えばフィン、リプ、ビンなどのような放熱構成要
素を別の工程で取付は放熱を行なわなければならなかっ
た。又配線板、チップ、キャップ、放熱装置とそれぞれ
別の工程で形成し一体化していたので作業工程が複雑で
あった。更に敢 ビンがプリント配線板より突出しているので折曲、る可
能性があり且つプリント配線板にビンを差し込む取付は
穴を設けなければならなかった。
に）問題点を解決するだめの手段 本発明は上述した点に鑑みてなされたものであり、第１
図および第２図に示す如く、熱伝導性良好な金属基板（
２）の裏面に絶縁フィルム（３）および銅箔を貼着し、
銅箔をエツチングし形成した導電路（４）に発熱を伴う
半導体素子（５）を固着し、金属基板（２１裏面の周辺
に固着した枠体（８）から導出する外部リード（９）を
Ｊ型に形成した半導体装置（１）を支持基板（１０にサ
ーフエースマウントで固着するものである。
（ホ）作用 本発明に依れば半導体素子が金属基板に直接実装できる
ので放熱作用が良くなり、また外部リードをＪＷＫ折曲
げることに依り支持基板との固着が容易に行なえ且つ支
持基板に取付は穴が不要になる。
（へ）実施例 本発明に依る半導体装置（１）は第１図および第２図に
示す如く、金属基板（２）裏面に貼着した絶縁フィルム
（３）と、その絶縁フィルム（３）上に設けた所望の導
電路（４）と、その導電路（４）上に設けた発熱を伴う
半導体素子（５）と、半導体素子（５）を覆う蓋体（６
）と、金属基板（２）裏面の周辺より突出して形成され
る外部引き出し電極（刀と、外部引き出し電極（７）に
その一端を接続し基板（２）と垂直方向にＪ型に曲接し
且つ枠体（８）から突出する外部リード（９）とを備え
、金属基板（２）の表面を上側に露出して支持基板（１
Ｇに外部リード（９）を固着し構成するものである。
金属基板（２）は良熱伝導性のアルミニウム等が用いら
れ、その表面は酸化アルミニウム膜で被覆しても良い。
絶縁フィルム（３）はポリイミド樹脂等を用い、あらか
じめ絶縁フィルム（３）と銅箔を貼着し一体化したもの
を金属基板（２）表面に貼着し且つ基板（２）周辺から
はみだす様に貼着する。
次に銅箔を所定のパターンにエツチングし固着パッドお
よび導電路（４）を形成する。導電路（４）は金属基板
（２）周辺よりはみだした所まで延在され、そのはみだ
し部に外部引き出し電極（７）が形成される。
外部引き出し電極（７）部分はすずまたは金メッキ等の
処理を行なう。更に金属基板（２）の４隅には第１図に
示す如く取付は穴α１）が設けられている。
半導体素子（５）はスタティックＲＡＭまたはダイナミ
ックＲＡＭ等のＶＬＳＩチップが用いられ、前記固着パ
ッド上に固着し隣接する導電路（４）Ｋボンディング等
で接続される。半導体素子（５）は金属基板（２）に直
接実装することにより放熱性が優れ基板当り８〜１０個
のＶＬＳＩチップが高密度に実装ができる。
蓋体（６）は半導体素子（５１を密封する様な壁体部（
１２１によび底部Ｑ３からなる箱状であり、合成樹脂等
の絶縁物で形成される。
枠体（８）は基板（２）を挿入する際に位置規制を行な
うガイド部α（イ）と、外部リード（９）を外に出す導
出穴α［有］と、枠体（８）の４隅に設けた取付は穴と
、突出部ＣＩＥ９とを構成し、合成樹脂等の絶縁物で形
成される。
外部リード（９）は枠体（８）の導出穴（Ｌりにあらか
じめ設け、枠体（８）の内側の端部はガイド部α滲の内
側面に弧状となる様に形成する。弧状に形成することに
依りスプリング作用が起こる様になり、基板（２）周辺
にはみだした外部引き出し電極（７）と前記弧状に形成
した外部リード（９）の端部とが接触する様に基板（２
）を枠体（８）Ｋ挿入することにより外部引き出し電極
（７）が上方に折曲げられ圧接される。更に基板（２）
と枠体（８）の両者の取付は穴（１１）をビス止め等で
一体化を行なうのでろう材を用いないで圧接接続が行な
える。導出穴ｔ１５）から枠体（８）の外側に突出して
いる外部リード（９）は基板（２）と垂直方向に枠体（
８）の側面に沿って延在され突出部ｔｔｅを丸め込む様
にＪ盤に形成され、その突出部ａｅは蓋体（６）の底部
（１３より突出するものである。
基板（２）、蓋体（６）および枠体（８）を一体化する
場合は蓋体（６）の壁体部（１２の上面に接着シートα
ｅを貼り基板（２１と固着する。次に基板（２）および
枠体（８）の４隅に設けた取付は穴α１）Ｋよってビス
止めまたはカシメ等の手段で一体化するものである。蓋
体（６）の接着は半導体素子（５）をボンディングした
後、先に固着してもよい。また蓋体（６）はトランスフ
ァーモールドによって形成してもよい。
斯る本発明による半導体装置（１）を支持基板αＱに固
着する場合は第１図に示す如く、支持基板αＱ上の電極
（１７１に付着したハンダクリームαυ上に半導体装置
（１）の外部リード（９）を仮接着してハンダを溶して
固着するサーフエースマウント方式で固着できる。
この様に半導体装置（１）の外部リード（９）をＪ型に
油接することに依り支持基板Ｑｌへ実装密度の高い実装
ができる。又外部リード（９）と外部引き出し電極（７
）との接続にろう材を用いないので作業工程数を減少す
ることができる。
′！！！、に他の実施例として第３図に示す如く、金属
基板（２）裏面に設けた絶縁フィルム（３）および導電
路（４）のはみだしをさらに長くとり、枠体ｆｓＪ内の
外部リード（９）の端部と直接ろう付げ（１１すること
も可能である。
（ト）発明の効果 以上に詳述した如く本発明に依れば金属基板に直接半導
体素子を固着することにより、放熱が良好になり放熱装
置を用いることなく放熱を行なうことができる。この結
果部品数を低減でき半導体装置の構造が簡単化される。
また金属基板の裏面に半導体素子を固着するのでシール
ド効果がよくなる。
更に金属基板を使用しているので複数の半導体素子が容
易に同一金属基板上に固着でき、放熱性は金属基板の面
積を選択することで対応できる。
更に金属基板の表面に放熱装置またはファンを追加して
放熱作用を容易に向上できることが可能である。またフ
ァンによる強制冷却にもすぐに対応可能である。
更に外部リードなＪ型に形成すること罠よりサーフエー
スマウントが可能であり組立てが容易となる。
更に圧接接続部をろう付すること罠より、接触部の信頼
性が向上する。
最後に本発明の半導体装置は半導体素子のボンディング
工程終了後蓋体な固着できるので、後工程で半導体素子
が破壊されたり汚染される恐れが無くなり信頼性が向上
するものである。
【図面の簡単な説明】
平面図、第°６図は従来例を示す断面図である。 （１）・・・半導体装置、　（２）・・・金属基板、　
（訃・・絶縁フィルム、　（４）・・・導電路、　（５
）・・・半導体素子、（６）・・・蓋体、　（７）・・
・外部引き出し電極、　（８）・・・枠体、（９）・・
・外部リード、　住帽・・支持基板、　（１１）・・・
取付は穴、　α２・・・壁体部、　Ｑ３１・・・底部、
　（１４１・・・ガイド部、霞・・・導出穴、　（１６
１・・・突出部、　＜１７＋・・・電極、ａ槌・・・ハ
ンダクリーム、　α引・・ろう材。 出願人　三洋電機株式会社　外１名 代理人　弁理士　　佐　野　靜　夫 第２図 第３図

Claims (1)

    【特許請求の範囲】
  1. １、金属基板と該金属基板裏面に貼着した絶縁フィルム
    と、該フィルム上に設けた所望の導電路と、該導電路上
    に設けた発熱を伴う半導体素子と、該半導体素子を覆う
    蓋体と、前記金属基板裏面の周辺に固着する枠体とを具
    備した半導体装置に於いて、前記基板裏面に付着した絶
    縁フィルムおよび導電路は基板周辺よりはみ出し、該は
    みだした絶縁フィルムの端部に外部引き出し電極を有し
    、該外部引き出し電極にその一端を接続され前記基板の
    垂直方向にＪ型に曲接し且つ前記枠体から突出される外
    部リードとを備え、前記金属基板の表面を上側に露出し
    て支持基板に前記外部リードで固着されることを特徴と
    する半導体装置。
JP9744885A 1985-05-08 1985-05-08 半導体装置 Expired - Lifetime JP2542806B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9744885A JP2542806B2 (ja) 1985-05-08 1985-05-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9744885A JP2542806B2 (ja) 1985-05-08 1985-05-08 半導体装置

Publications (2)

Publication Number Publication Date
JPS61280627A true JPS61280627A (ja) 1986-12-11
JP2542806B2 JP2542806B2 (ja) 1996-10-09

Family

ID=14192593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9744885A Expired - Lifetime JP2542806B2 (ja) 1985-05-08 1985-05-08 半導体装置

Country Status (1)

Country Link
JP (1) JP2542806B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098273A (ja) * 2006-10-10 2008-04-24 Murata Mfg Co Ltd 複合部品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101763974B1 (ko) * 2010-04-13 2017-08-01 우베 고산 가부시키가이샤 Ｌｅｄ 용 방열 기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098273A (ja) * 2006-10-10 2008-04-24 Murata Mfg Co Ltd 複合部品

Also Published As

Publication number Publication date
JP2542806B2 (ja) 1996-10-09

Similar Documents

Publication Publication Date Title
US5777386A (en) Semiconductor device and mount structure thereof
US7723846B2 (en) Power semiconductor module and method of manufacturing the same
US5805427A (en) Ball grid array electronic package standoff design
EP0594395B1 (en) Semiconductor power module
KR100214549B1 (ko) 버텀리드 반도체 패키지
JPH0691174B2 (ja) 半導体装置
US3469017A (en) Encapsulated semiconductor device having internal shielding
JP2003243609A (ja) 電力半導体装置及びその製造方法
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
JP3169578B2 (ja) 電子部品用基板
JPS61280627A (ja) 半導体装置
JP2850462B2 (ja) 半導体装置及びその製造方法
JPH09181253A (ja) 半導体素子用のパッケージング装置
JP2005191147A (ja) 混成集積回路装置の製造方法
CN114709185A (zh) 功率模块及其内部电气连接方法
JPS61242053A (ja) 半導体装置
WO2019216238A1 (ja) 回路構成体、及び電気接続箱
JP2547539B2 (ja) 半導体装置
JPS61280644A (ja) 半導体装置
JPS63190363A (ja) パワ−パツケ−ジ
JP3959839B2 (ja) 半導体装置の製造方法
JP2721748B2 (ja) Ｉｃ用メタルパッケージ
JP2947468B2 (ja) 複合電子回路装置
JP3036484B2 (ja) 半導体装置とその製造方法
JP2504262Y2 (ja) 半導体モジュ―ル