JP3264147B2 - 半導体装置、半導体装置用インターポーザ及びその製造方法 - Google Patents

半導体装置、半導体装置用インターポーザ及びその製造方法

Info

Publication number
JP3264147B2
JP3264147B2 JP18137695A JP18137695A JP3264147B2 JP 3264147 B2 JP3264147 B2 JP 3264147B2 JP 18137695 A JP18137695 A JP 18137695A JP 18137695 A JP18137695 A JP 18137695A JP 3264147 B2 JP3264147 B2 JP 3264147B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
interposer
electric conductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18137695A
Other languages
English (en)
Other versions
JPH0936168A (ja
Inventor
村上　　元
護 御田
豊彦 熊倉
則夫 岡部
勝司 小松
正治 新沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP18137695A priority Critical patent/JP3264147B2/ja
Priority to TW085108661A priority patent/TW326622B/zh
Priority to KR1019960028982A priority patent/KR970008514A/ko
Priority to US08/683,156 priority patent/US5866948A/en
Publication of JPH0936168A publication Critical patent/JPH0936168A/ja
Priority to US08/896,836 priority patent/US6031292A/en
Application granted granted Critical
Publication of JP3264147B2 publication Critical patent/JP3264147B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを内
蔵した半導体装置、この半導体装置を搭載するための基
板又はリードフレームとして機能するインターポーザ及
びその製造方法に関するものである。
【０００２】
【従来の技術】図１０はＢＧＡ（ Ball Grid Array：ボ
ール グリッド アレイ）による従来の半導体装置の概
略構成を示す正面図である。また、図１１は図１０の平
面図であり、図１２は図１０の主要部の構成を示す断面
図である。
【０００３】基板１の片面には半導体チップ２が搭載さ
れ、その周辺には配線パターンが形成されている。この
配線パターンの内、他の実装用基板との接続に用いられ
る配線パターン３（入出力用）については、基板１の厚
み方向にスルーホール４が形成されている。このスルー
ホール４に接続可能にして基板１の下面には配線パター
ン５が形成されており、この配線パターン５と配線パタ
ーン３のランド３ａとはスルーホール４内の導電メッキ
５を通して電気的に接続されている。また、半導体チッ
プ２のパッド（不図示）と配線パターン３とは、ボンデ
ィングワイヤ７によって接続されている。更に、搭載さ
れた部品全体を覆うようにして基板上面を樹脂材１１で
モールドしてパッケージングを行うことにより、１つの
半導体装置が完成する。
【０００４】次に、以上の様な構成の半導体装置を更に
別の基板８上に実装する場合について説明する。基板８
には入出力用配線パターン９が形成され、この配線パタ
ーン９と基板１側の配線パターン５との接続は、半田ボ
ール１０を介して行われる。半田ボール１０と各配線パ
ターンとの電気的及び機械的な接続は、リフロー炉等で
溶融した半田１０ａ，１０ｂによって行われる。
【０００５】なお、この種の技術に関しては、例えば、
特開平３−９４４５９号公報（金属ベース上に金メッキ
層等の非エッチング金属層によってダイボンディング部
及びボンディング部を形成した半導体チップモジュール
及びその製造方法）がある。この他、実開昭６３−３１
６０号公報（樹脂パッケージの裏面からリードフレーム
を外部端子として突出させると共にパッケージ裏面に耐
熱性絶縁テープを配設した集積回路装置）、特開平５−
６３１０９号公報（樹脂内にインナーリードからパッケ
ージの上面又は裏面に通じるコンタクトホールを設け、
この内部に導電材料を充填して外部接続用コンタクト部
にしたモールド型ＩＣパッケージ）、特開平５−２８３
４６０号公報（リードパターンが形成された絶縁性のベ
ースフィルム上に半導体チップを搭載し、リードパター
ンに接続されたバンプをベースフィルムより露出させた
半導体装置）、特開平６−１１２３５４号公報（導電層
が形成された基板上に半導体ダイを搭載し、導電層に接
続された半田ボールを基板より露出させた薄型オーバー
モールデッド半導体デバイス及びその製造方法）、及び
特開平６−２１６２７６号公報（半導体チップの搭載面
に対して配線パターンの形成面を高くし、配線パターン
の内側と半導体チップをボンディングワイヤで接続し、
配線パターンの外側にはスルーホールを接続し、このス
ルーホールの露出部にソルダーバンプを接続させた半導
体装置）、特開平５−１４４９９５号公報（導体回路に
実装されるパッケージ基板にスルーホールを設け、この
スルーホールの下端と導体回路上のパターンとの間に金
属ボールを介在させる半導体パッケージ）、特開平５−
２１１２０２号公報（表面と裏面に複数の経路が設けら
れ、且つ表面の複数の経路を電気的に結合する導電トレ
ースを有するインターポーザに対し、フリップ・チップ
型の半導体装置を金属ボールを介して接続する複合フリ
ップ・チップ半導体装置とその製造方法及びバーンイン
の方法）、特開平３−２６９９６２号公報（樹脂材によ
る保持体の相互間にその厚み方向に膨出する様にして導
電部材を保持させ、この導電部材の表面を半田被覆した
電気的接続部材）等がある。
【０００６】
【発明が解決しようとする課題】しかし、上記した従来
技術にあっては、以下に列挙するような問題を含んでい
る。 （ａ）特開平３−９４４５９号公報に示される様に、パ
ッケージ内の部品構成数が多いため、パッケージの組立
て費用及び部材費用が高くなる。 （ｂ）パッケージ内の配線長が長くなるため、実効イン
ダクタンスが大きくなり、信号伝送を行う場合にはクロ
ストークノイズが増え、高速伝送性が劣る。 （ｃ）配線の接続点が多いため、温度サイクルでの熱応
力による疲労破断を生じ易い。 （ｄ）スルーホール及び半田ボールは、それ自身が疲労
破断し易いため、信頼性が劣る。
【０００７】そこで、本発明は、構造の簡略化、配線長
の短縮化、接続点数の低減、量産性の向上等を図ること
のできるリードフレーム及びこれを用いた半導体装置を
提供することを目的としている。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、基板上に半導体チップを搭載し、該半
導体チップ上の電極と前記基板上のパッドとをワイヤボ
ンディングで接続し、外部との接続を前記半導体チップ
の周辺に配設された入出力端子によって行う構造を含む
半導体装置において、前記入出力端子は、前記基板の上
下面より露出する微細な柱状の電気導体であり、その一
端がボンディングパッドを兼ね、他端がランドを兼ねて
いる共に、前記電気導体は、複数の細い金属線を樹脂材
で固定した構造を採用している。前記電気導体の一端
は、ボンディング性に優れた素材によるメッキを施すこ
とができる。更に、前記電気導体は、微細径の１本の金
属線の一端を釘状に膨出加工したものを用いることがで
きる。
【０００９】また、上記の目的は、半導体チップが搭載
される領域を備え、該領域の周囲に入出力端子が配設さ
れた半導体装置用インターポーザにおいて、前記入出力
端子は、前記基板の上下面より露出する微細な柱状の電
気導体であり、その一端がボンディングパッドを兼ね、
他端がランドを兼ねていると共に、前記電気導体は、複
数の細い金属線を樹脂材で固定したものを用いる構成に
よっても達成される。また、前記電気導体の一端は、ボ
ンディング性に優れた素材によるメッキを施すことが望
ましい。更に、前記電気導体は、微細径の１本の金属線
の一端を釘状に膨出加工したものを用いることができ
る。
【００１０】また、上記の目的は、半導体チップが搭載
される領域を備え、該領域の周囲に入出力端子が配設さ
れた半導体装置用インターポーザにおいて、微細な柱状
の電気導体を前記入出力端子とし、この電気導体を治具
に位置決めして装着し、前記治具に液状の樹脂材を流し
込んで基板を作成する方法によっても達成される。この
場合、前記電気導体は、複数の細い金属線を樹脂材で固
定した構成にすることができる。更に、前記方法におけ
る電気導体は、微細径の１本の金属線の一端を釘状に膨
出加工したものを用いることができる。
【００１１】
【作用】上記した手段によれば、半導体チップ（ＬＳＩ
チップ）を搭載する基板にあって、半導体チップの周囲
に外部との接続のために配設された入出力端子が、従来
のスルーホール内導体及びボンディングパッドの機能を
併せ持ち、ボンディングワイヤに接続される配線パター
ンが不要になり、また、入出力用の裏面パターンも不要
になる。したがって、配線長を短縮でき、インダクタン
スの低減、ノイズの低減が図れ、高速動作が可能にな
る。
【００１２】電気導体の一端（ワイヤボンディング側）
の端面にボンディング性に優れる金や銀でメッキを施す
ことにより、ボンディングワイヤとの接続が確実に行え
るようになり、信頼性が向上する。
【００１３】半導体装置用インターポーザにあって、そ
の入出力端子に基板の上、下面の各々より露出する微細
な柱状の電気導体を用いることにより、この電気導体は
ボンディング用のパッドと基板実装用のランドの各機能
及び導体としての機能を併せ持ち、配線パターンの省略
及び配線長の短縮が図られ、インダクタンスの低減及び
ノイズの低減が図られる。また、インターポーザの小型
化が可能になり、多ピン化を図ることも可能になる。
【００１４】このインターポーザにおいて、電気導体の
一端にボンディング性に優れる金や銀でメッキを施すこ
とにより、ボンディングワイヤとの接続が確実に行える
ようになり、信頼性が向上する。
【００１５】また、半導体装置用インターポーザにあっ
て、半導体チップが搭載される領域の周囲に設けられた
入出力端子を微細な柱状の電気導体にすることで、これ
を治具で位置決めしながら、電気導体の上下を露出させ
た状態で液状の樹脂材を流し込むことにより、電気導体
すなわち入出力端子を後工程で挿入することなく基板の
作成と共に入出力端子を埋め込むことができる。したが
って、電気導体の挿入を行うことなく基板と同時にイン
ターポーザを製作することができ、基板の機械加工、モ
ールド成形加工が不要になり、量産性を向上させること
ができる。
【００１６】上記各手段にあっては、複数の細い金属線
を樹脂材で固定して作成した電気導体は、線材相互及び
表面に樹脂が介在し、樹脂製の基板に挿入または溶融に
より一体化したときに、基板との接合又は融合が確実に
行われ、電気導体の移動や抜け落ちを防止することがで
きる。
【００１７】更に、上記各手段にあっては、電気導体は
１本の金属線を用いることもできるが、この場合、全長
が同一径では、挿入時や挿入後に長さ方向の位置ずれを
生じやすい。また、ボンディングワイヤの接続もし難
い。そこで、１本の金属線の一端を釘状に膨出加工した
ものを用いることができる。これにより、電気導体を定
位置に位置決めでき、またボンディング作業を容易にす
ることができる。
【００１８】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。 （実施例１）図１は本発明による半導体装置の一実施例
の概略構成を示す正面図である。また、図２は図１の半
導体装置の外観を示す斜視図である。
【００１９】図１に示す様に、絶縁材を用いて板状に加
工した基板（レジン）１２の片面の中央部には半導体チ
ップ１３を搭載する領域が確保され、この半導体チップ
１３の周辺には柱状の電気導体１４（その本数は半導体
チップ１３の電極数に等しい）が所定の配列で埋め込ま
れている。電気導体１４の各々の表面（モールド側の端
面）にはボンディングパッド１５（銀メッキ）が形成さ
れ、反対側の面にはランド１６（基板実装時の半田接続
用の端子として用いられる）が形成されている。なお、
図１では電気導体１４のランド１６は、基板１２に略同
一平面になる長さに設定しているが、ランド１６側を更
に長くすることもでき、これによって図３に示す様に、
実装基板８の入出力用配線パターン９との接続が容易に
なる。本実施例においては、基板１２と電気導体１４を
含む部材をインターポーザ１７と称している。
【００２０】半導体装置の製作に際しては、まず、イン
ターポーザ１７上に半導体チップ１３を搭載し、ボンデ
ィングパッド１５と半導体チップ１３上のボンディング
パッド（不図示）との間をボンディングワイヤ１８でボ
ンディングする。この後、半導体チップ１３を含むイン
ターポーザ１７の表面を樹脂材１９でモールドすること
により、図２に示すように半導体装置２０が完成する。
【００２１】図３は図１及び図２に示す半導体装置を基
板に実装した様子を示す正面断面図である（なお、図３
においては樹脂モールドの図示を省略している）。図３
の構造と従来構造の図１２とを比較して明らかなよう
に、図３の構成によれば、２ヶ所（配線パターン３と配
線パターン５）で無駄な配線が省略されていることがわ
かる。更に、図１２の構成では、スルーホールを中心に
して接続点が３箇所多くなっていることがわかる。
【００２２】このように、本発明によれば、最短長さで
外部との接続が行え、高い周波数での使用も可能にな
る。また、部品点数の低減が可能になり、低価格化、量
産性及び信頼性の向上を図ることができる。更に、電気
導体が熱伝導体として機能するため、放熱性も向上す
る。また、配線パターンが省略できることからパッケー
ジの小型化が図れ、半導体装置の多ピン化を図ることも
可能になる。
【００２３】従来、表面配線パターンは、ワイヤボンデ
ィングパッドをＬＳＩの極近傍まで引き出すために設け
られていたのであるが、最近のワイヤボンディング技術
の進歩により、１５ｍｍ程度の長さまでのロングワイヤ
ボンディングが可能になっている。このため、微細加工
の困難な表面配線パターンを省略し、本発明のように簡
略化を図っても問題はない。
【００２４】図４は本発明による電気導体の製造方法を
示す説明図である。ここでは、０．３ｍｍφの無酸素銅
線（ＯＦＣ：Oxygen Free Copper) を電気導体１４の材
料に用いている。この線材２１の複数本を押出成形機２
２に挿入して取り出す過程で押し出し成形が行われ、電
気導体１４を含むインターポーザ母材を作成する。押出
成形機２２は、成形絶縁材料２３を成形部に供給するた
めのホッパ２４、及び成形絶縁材料２３を加熱して溶融
するための加熱ヘッド（不図示）を備えている。成形絶
縁材料２３は、熱可塑性のフッ素樹脂のペレットを用い
ている。
【００２５】押出成形機２２に挿入された複数本の線材
２１に対し、成形絶縁材料２３を加熱して得られた溶融
樹脂は複数本の線材２１の相互間を埋め込みながら押出
成形機２２により押し出し成形が行われることにより、
電気導体１４を含むインターポーザ母材が製造される。
この成形には成形ダイス（不図示）が用いられる。この
成形ダイスは、線材２１の位置と成形体の外形を決定す
る機能を有し、品種（或いは仕様）毎に適当なものに交
換する。このあと、インターポーザ母材を適当な厚さ、
例えば、１ｍｍ程度にスライスすることによって、イン
ターポーザ１７の基本構造を製造する。
【００２６】図５及び図６（実施例１の欄）に示す様
に、インターポーザ１７の各部の寸法（ダイパッドサイ
ズＢ１，Ｂ２、インターポーザサイズＣ１，Ｃ２）、及
び電気導体１４の径（ｄ）及びピッチ（幅方向Ｐ１、奥
行方向Ｐ２）を設定した。なお、半導体チップ１３が搭
載されるダイパッド部は５．５ｍｍ角の面積にし、電気
導体１４をダイパッドの全周に配設している。上記の径
ｄ及びピッチＰ１，Ｐ２を得る円筒状の電気導体を図４
に示した方法により連続的に製作した。即ち、押し出し
成形により得られたインターポーザに対し、スライス切
断装置（不図示）で一定の長さに切断処理することによ
り電気導体１４を含むインターポーザ１７の基本構造を
得ることができる。なお、この構造で、切断された面に
は機械研磨が施される。更に、ボンディングパッド１５
を形成すべく、電気導体１４の一端に無電解ニッケルメ
ッキ（例えば、平均１．０μｍ厚）が施される。また、
無電解ニッケルメッキは電気導体１４の他端にも設けら
れ（その厚みは、例えば、平均０．５μｍ厚）、これが
ランド１６になる。
【００２７】このようにして得られたインターポーザ１
７において、そのダイパッド部には５．０ｍｍ角の半導
体チップ１３を銀ペーストを用いて搭載し、半導体チッ
プ１３のパッドとボンディングパッド１５との間をボン
ディングワイヤ１８（例えば、２５μｍφの金線）を用
いてボンディングする。この後、図１に示すように、エ
ポキシ樹脂等の樹脂材１９でモールドしてパッケージン
グする。このモールドに際しては、ワイヤボンディング
の後、液状のエポキシ系のポッティングレジンを用いて
行った。具体的には、１．０ｍｍ厚のメタルマスクを用
い、印刷法により実施した。
【００２８】以上のようにして製作した本発明による半
導体装置と、図１０に示した半導体装置を比較した場
合、本発明による半導体装置の搭載面積は従来構造の１
／４にすることができた。これは従来の半導体装置がガ
ラスエポキシ基板を用いているため、ガラス繊維間を通
しての高温高湿におけるエレクトロマイグレーションが
問題になり、導体ピッチが１．０ｍｍ程度で限界になる
ためである。
【００２９】（実施例２）図６の実施例２の欄に記載の
寸法によりインターポーザ及び電気導体を製作し、これ
による半導体装置と従来の半導体装置の搭載面積を比較
した。この結果、実施例１と同様に本発明による半導体
装置の搭載面積は従来構造の１／４にすることができ
た。この理由は、上記実施例１で説明した通りである。
【００３０】（実施例３）図７は本発明の実施例３を示
す斜視図及び寸法図を示している。この実施例では、表
面に３〜５μｍ厚の銀メッキが施された０．３ｍｍφの
無酸素銅線（ＯＦＣ) を電気導体１４の材料に用いてい
る。この線材をヘッダ加工機（不図示）によって予め図
７及び図８に示す寸法及び構造に加工する。なお、図８
におけるダイパッドサイズ及び導体ピッチは図６と同一
である。
【００３１】図７に示すように、本実施例における電気
導体２５はビス形を成し、筒状の本体２５ａ（直径ｉ、
高さｈ）の一端（上端）にはボンディングパッド２５ｂ
（直径ｄ、厚みｔ）がヘッダ加工機を用い、図８の実施
例３の欄の寸法に従って作られる。なお、表面に施され
た銀メッキは伸展性に富むため、ボンディングパッド２
５ｂにも銀メッキは残される。
【００３２】このようにして作られた電気導体２５は、
図９の（Ａ），（Ｂ）に示すように、エポキシ樹脂製の
厚さ（ｋ）１ｍｍのインターポーザ１７（そのダイパッ
ド部２７は５．５ｍｍ角のサイズ）に予め形成されてい
る多数（ここでは、ｎ＝４５０本）の貫通孔２６に挿入
される。この貫通孔２６は、ＮＣ（数値制御）旋盤を用
いて加工される。なお、インターポーザ１７は、インジ
ェクション成形金型により作ることができる。
【００３３】このようにして得られた電気導体２５は、
インターポーザ１７に設けられた貫通孔２６に埋め込ま
れる。ダイパッド部２７には５．０ｍｍ角の半導体チッ
プ（不図示）を銀ペーストを用いて搭載し、半導体チッ
プのパッドとボンディングパッドとの間をボンディング
ワイヤ（例えば、２５μｍφの金線）を用いてボンディ
ングする。この後、図１に示すように、エポキシ樹脂で
モールドしてパッケージングする。
【００３４】以上のようにして製作した本発明による半
導体装置と、図１０に示した半導体装置を比較した場
合、本発明による半導体装置の搭載面積は従来構造の１
／４にすることができた。これは従来の半導体装置がガ
ラスエポキシ基板を用いているため、ガラス繊維間を通
しての高温高湿におけるエレクトロマイグレーションが
問題になり、導体ピッチが１．０ｍｍ程度で限界になる
ためである。
【００３５】（実施例４）図８の実施例４の欄に記載の
寸法によりインターポーザ及び電気導体を製作し、これ
による半導体装置と従来の半導体装置の搭載面積を比較
した。この結果、実施例１と同様に本発明による半導体
装置の搭載面積は従来構造の１／４にすることができ
た。この理由は、上記実施例３で説明した通りである。
【００３６】以上の様に、本発明によれば、配線長の短
縮が可能になり、また、配線数の低減も可能になる。こ
の結果、パッケージの小型化及び多ピン化が可能にな
る。配線長が短縮されることによってインダクタンスも
低減され、これに伴って発生ノイズも低減される。した
がって、高いクロック周波数による高速演算が可能にな
る。更には、釘状の電気導体が埋め込まれているため、
放熱性を向上させることができる。また、その製造に際
しては、全て従来技術で可能であるため、量産性に優
れ、低価格化も可能になる。
【００３７】また、ランド１６にあっては、０．５ｍｍ
φの半田ボールを取り付け、実装時の接続が確実かつ容
易に行われるようにしている。そして、半田ボールの形
成に際しては、６３％Ｓｎ−Ｐｂ半田ペーストの印刷リ
フローにより行った。
【００３８】また、上記の実施例においては、電気導体
２５をインターポーザ１７の貫通孔２６に挿入する方法
にしたが、他の方法の採用も可能である。例えば、電気
導体２５を位置合わせ治具に配置し、その後、治具に液
状のエポキシ樹脂を流し込んで基板を作成すれば、電気
導体の挿入を行うことなく基板と同時にインターポーザ
を製作することができる。したがって、基板の機械加
工、モールド成形加工が不要になり、量産性を向上させ
ることができる。
【００３９】以上説明した各実施例によれば、配線パタ
ーン及び接続点の低減によって低価格化、量産性及び信
頼性の向上を図ることができる。更に、電気導体が熱伝
導体として機能するため、放熱性も向上する。また、配
線パターンが省略できることからインターポーザの小型
化が図れ、半導体装置の多ピン化を図ることも可能にな
る。
【００４０】
【発明の効果】以上より明らかな如く、本発明によれ
ば、入出力端子を基板の上下面より露出する微細な柱状
の電気導体にし、その一端をボンディングパッドとして
用い、他端をランドとして用い、前記電気導体は、複数
の細い金属線を樹脂材で固定する構成にしたので、配線
長を短縮でき、インダクタンスの低減、ノイズ低減が図
れ、高速動作が可能になる。また、低価格化、小型化、
多ピン化等が図れ、更に、量産性及び信頼性の向上を図
ることができる。また、電気導体が熱伝導体として機能
するため、放熱性も向上する。
【００４１】入出力端子を基板の上下面より露出する微
細な柱状の電気導体にし、その一端がボンディングパッ
ドを兼ね、他端がランドを兼ねていると共に、前記電気
導体は、複数の細い金属線を樹脂材で固定する構成のイ
ンターポーザにしたので、配線パターンの省略及び配線
長の短縮が図られ、インダクタンスの低減及びノイズの
低減が図られる。また、インターポーザの小型化が可能
になり、多ピン化を図ることも可能になる。
【００４２】更に、微細な柱状の電気導体を前記入出力
端子とし、この電気導体を治具に位置決めして装着し、
前記治具に液状の樹脂材を流し込んで基板を作成する方
法にしたので、電気導体の挿入を行うことなく基板と同
時にインターポーザを製作することができ、基板の機械
加工、モールド成形加工が不要になり、量産性を向上さ
せることができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の一実施例の概略構成
を示す正面図である。
【図２】図１の半導体装置の外観を示す斜視図である。
【図３】図１及び図２の半導体装置を基板に実装した様
子を示す正面断面図である。
【図４】本発明に係る電気導体の製造方法を示す説明図
である。
【図５】本発明に係るインターポーザと電気導体の各部
の寸法を示す説明図である。
【図６】本発明における実施例１の各部の寸法を示す説
明図である。
【図７】本発明の実施例３を示す斜視図及び寸法図を示
している。
【図８】本発明における実施例３の各部の寸法を示す説
明図である。
【図９】図７の電気導体のインターポーザへの実装方法
を示し、（Ａ）は斜視図、（Ｂ）は正面断面図である。
【図１０】ＢＧＡによる従来の半導体装置の概略構成を
示す正面図である。
【図１１】図１０の半導体装置の平面図である。
【図１２】図１０の主要部の構成を示す断面図である。
【符号の説明】
１３ 半導体チップ １４，２５ 電気導体 １５，２５ｂ ボンディングパッド １６ ランド １７ インターポーザ １８ ボンディングワイヤ ２１ 線材 ２２ 押出成形機 ２３ 成形絶縁材料 ２７ ダイパッド部
フロントページの続き (72)発明者 岡部 則夫 茨城県土浦市木田余町3550番地 日立電 線株式会社 システムマテリアル研究所 内 (72)発明者 小松 勝司 茨城県日立市助川町３丁目１番１号 日 立電線株式会社 電線工場内 (72)発明者 新沢 正治 茨城県土浦市木田余町3550番地 日立電 線株式会社 アドバンスリサーチセンタ 内 (56)参考文献 特開 昭61−79237（ＪＰ，Ａ) 特開 平４−365364（ＪＰ，Ａ) 実開 昭63−3160（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に半導体チップを搭載し、該半導
    体チップ上の電極と前記基板上のパッドとをワイヤボン
    ディングで接続し、外部との接続を前記半導体チップの
    周辺に配設された入出力端子によって行う構造を含む半
    導体装置において、 前記入出力端子は、前記基板の上下面より露出する微細
    な柱状の電気導体であり、その一端がボンディングパッ
    ドを兼ね、他端がランドを兼ねていると共に、前記電気
    導体は、複数の細い金属線を樹脂材で固定したものであ
    ることを特徴とする半導体装置。
  2. 【請求項２】 半導体チップが搭載される領域を備え、
    該領域の周囲に入出力端子が配設された半導体装置用イ
    ンターポーザにおいて、前記入出力端子は、前記基板の
    上下面より露出する微細な柱状の電気導体であり、その
    一端がボンディングパッドパッドを兼ね、他端がランド
    を兼ねていると共に、前記電気導体は、複数の細い金属
    線を樹脂材で固定したものである半導体装置用インター
    ポーザ。
  3. 【請求項３】 半導体チップが搭載される領域を備え、
    該領域の周囲に入出力端子が配設された半導体装置用イ
    ンターポーザにおいて、微細な柱状の電気導体を前記入
    出力端子にし、この電気導体を治具に位置決めして装着
    し、前記治具に液状の樹脂材を流し込んで基板を作成す
    ることを特徴とする半導体装置用インターポーザの製造
    方法。
  4. 【請求項４】 前記電気導体は、複数の細い金属線を樹
    脂材で固定したものであることを特徴とする請求項３記
    載の半導体装置用インターポーザの製造方法。
  5. 【請求項５】 前記電気導体は、微細径の１本の金属線
    の一端を釘状に膨出加工したものであることを特徴とす
    る請求項３記載の半導体装置用インターポーザの製造方
    法。
JP18137695A 1995-07-18 1995-07-18 半導体装置、半導体装置用インターポーザ及びその製造方法 Expired - Fee Related JP3264147B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP18137695A JP3264147B2 (ja) 1995-07-18 1995-07-18 半導体装置、半導体装置用インターポーザ及びその製造方法
TW085108661A TW326622B (en) 1995-07-18 1996-07-17 Semiconductor device, interposer for semiconductor device and method thereof
KR1019960028982A KR970008514A (ko) 1995-07-18 1996-07-18 반도체장치, 반도체장치용 인터포우저(interposer) 및 그 제조방법
US08/683,156 US5866948A (en) 1995-07-18 1996-07-18 Interposer for semiconductor device
US08/896,836 US6031292A (en) 1995-07-18 1997-07-18 Semiconductor device, interposer for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18137695A JP3264147B2 (ja) 1995-07-18 1995-07-18 半導体装置、半導体装置用インターポーザ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0936168A JPH0936168A (ja) 1997-02-07
JP3264147B2 true JP3264147B2 (ja) 2002-03-11

Family

ID=16099654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18137695A Expired - Fee Related JP3264147B2 (ja) 1995-07-18 1995-07-18 半導体装置、半導体装置用インターポーザ及びその製造方法

Country Status (4)

Country Link
US (2) US5866948A (ja)
JP (1) JP3264147B2 (ja)
KR (1) KR970008514A (ja)
TW (1) TW326622B (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734545B1 (en) * 1995-11-29 2004-05-11 Hitachi, Ltd. BGA type semiconductor device and electronic equipment using the same
US20040124545A1 (en) * 1996-12-09 2004-07-01 Daniel Wang High density integrated circuits and the method of packaging the same
EP0860876A3 (de) * 1997-02-21 1999-09-22 DaimlerChrysler AG Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
JP3837215B2 (ja) * 1997-10-09 2006-10-25 三菱電機株式会社 個別半導体装置およびその製造方法
JPH11284006A (ja) * 1998-03-31 1999-10-15 Fujitsu Ltd 半導体装置
US6299456B1 (en) 1998-04-10 2001-10-09 Micron Technology, Inc. Interposer with contact structures for electrical testing
US6137167A (en) * 1998-11-24 2000-10-24 Micron Technology, Inc. Multichip module with built in repeaters and method
US6077766A (en) * 1999-06-25 2000-06-20 International Business Machines Corporation Variable thickness pads on a substrate surface
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
US6248001B1 (en) * 1999-08-06 2001-06-19 Micron Technology, Inc. Semiconductor die de-processing using a die holder and chemical mechanical polishing
US6319829B1 (en) * 1999-08-18 2001-11-20 International Business Machines Corporation Enhanced interconnection to ceramic substrates
US6404059B1 (en) * 2000-02-08 2002-06-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a mounting structure and fabrication method thereof
US6372539B1 (en) 2000-03-20 2002-04-16 National Semiconductor Corporation Leadless packaging process using a conductive substrate
US6399415B1 (en) 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
US6686652B1 (en) 2000-03-20 2004-02-03 National Semiconductor Locking lead tips and die attach pad for a leadless package apparatus and method
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US6396710B1 (en) * 2000-05-12 2002-05-28 Raytheon Company High density interconnect module
JP3442721B2 (ja) 2000-05-24 2003-09-02 沖電気工業株式会社 半導体装置
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
TW506236B (en) * 2000-06-09 2002-10-11 Sanyo Electric Co Method for manufacturing an illumination device
US6683368B1 (en) * 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
TW507482B (en) * 2000-06-09 2002-10-21 Sanyo Electric Co Light emitting device, its manufacturing process, and lighting device using such a light-emitting device
CN1245586C (zh) * 2000-07-07 2006-03-15 宇宙设备公司 一种发光屏
US6689640B1 (en) 2000-10-26 2004-02-10 National Semiconductor Corporation Chip scale pin array
US6489571B1 (en) * 2000-10-31 2002-12-03 Lsi Logic Corporation Molded tape ball grid array package
US6770959B2 (en) * 2000-12-15 2004-08-03 Silconware Precision Industries Co., Ltd. Semiconductor package without substrate and method of manufacturing same
US6348726B1 (en) * 2001-01-18 2002-02-19 National Semiconductor Corporation Multi row leadless leadframe package
US20070108609A1 (en) * 2001-07-19 2007-05-17 Samsung Electronics Co., Ltd. Bumped chip carrier package using lead frame and method for manufacturing the same
KR100445072B1 (ko) * 2001-07-19 2004-08-21 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
JP2003204015A (ja) * 2002-01-10 2003-07-18 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法
DE10205544A1 (de) * 2002-02-11 2003-05-15 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit dreidimensionaler Umverdrahtungsstruktur sowie elektronisches Halbleiterbauteil
JP4253475B2 (ja) * 2002-07-04 2009-04-15 パイオニア株式会社 発光素子駆動用半導体装置
US6737931B2 (en) * 2002-07-19 2004-05-18 Agilent Technologies, Inc. Device interconnects and methods of making the same
JP4159431B2 (ja) * 2002-11-15 2008-10-01 株式会社ルネサステクノロジ 半導体装置の製造方法
US6839965B2 (en) * 2003-02-06 2005-01-11 R-Tec Corporation Method of manufacturing a resistor connector
US7060535B1 (en) * 2003-10-29 2006-06-13 Ns Electronics Bangkok (1993) Ltd. Flat no-lead semiconductor die package including stud terminals
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
US7095096B1 (en) 2004-08-16 2006-08-22 National Semiconductor Corporation Microarray lead frame
US7846775B1 (en) 2005-05-23 2010-12-07 National Semiconductor Corporation Universal lead frame for micro-array packages
JP2008245244A (ja) * 2007-02-26 2008-10-09 Sony Corp 撮像素子パッケージ、撮像素子モジュールおよびレンズ鏡筒並びに撮像装置
JP5089336B2 (ja) * 2007-10-29 2012-12-05 新光電気工業株式会社 パッケージ用シリコン基板
TW201021119A (en) * 2008-09-25 2010-06-01 Lg Innotek Co Ltd Structure and manufacture method for multi-row lead frame and semiconductor package
US7982305B1 (en) * 2008-10-20 2011-07-19 Maxim Integrated Products, Inc. Integrated circuit package including a three-dimensional fan-out / fan-in signal routing
TWI372454B (en) * 2008-12-09 2012-09-11 Advanced Semiconductor Eng Quad flat non-leaded package and manufacturing method thereof
DE102009042479A1 (de) * 2009-09-24 2011-03-31 Msg Lithoglas Ag Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
TWI469289B (zh) * 2009-12-31 2015-01-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
US8304900B2 (en) * 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
TWI543327B (zh) * 2010-08-31 2016-07-21 先進封裝技術私人有限公司 半導體承載元件
CN103824821B (zh) * 2014-03-11 2016-04-06 湖南进芯电子科技有限公司 一种塑料密闭封装的开关电源模块及其制备方法
TW201539674A (zh) * 2014-04-10 2015-10-16 Chipmos Technologies Inc 四方扁平無引腳封裝及其製造方法
US10747702B2 (en) * 2018-10-31 2020-08-18 Dell Products L.P. Interposer systems for information handling systems

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633160A (ja) * 1986-06-20 1988-01-08 松下冷機株式会社 冷蔵庫
JP2840316B2 (ja) * 1989-09-06 1998-12-24 新光電気工業株式会社 半導体装置およびその製造方法
JP3096816B2 (ja) * 1990-03-16 2000-10-10 住友金属工業株式会社 電気的接続部材の製造方法
KR930001365A (ko) * 1991-03-27 1993-01-16 빈센트 죠셉 로너 복합 플립 칩 반도체 소자와 그 제조 및 번-인(burning-in) 방법
US5239746A (en) * 1991-06-07 1993-08-31 Norton Company Method of fabricating electronic circuits
JPH0563109A (ja) * 1991-08-29 1993-03-12 New Japan Radio Co Ltd モールド型ｉｃパツケージ
JPH05144995A (ja) * 1991-11-18 1993-06-11 Matsushita Electric Works Ltd 半導体パツケージ
JP3480950B2 (ja) * 1992-04-02 2003-12-22 新光電気工業株式会社 半導体装置と半導体装置用フイルムキャリア
EP0582052A1 (en) * 1992-08-06 1994-02-09 Motorola, Inc. Low profile overmolded semiconductor device and method for making the same
KR100238197B1 (ko) * 1992-12-15 2000-01-15 윤종용 반도체장치
JPH07142627A (ja) * 1993-11-18 1995-06-02 Fujitsu Ltd 半導体装置及びその製造方法
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5508556A (en) * 1994-09-02 1996-04-16 Motorola, Inc. Leaded semiconductor device having accessible power supply pad terminals
US5581444A (en) * 1995-07-26 1996-12-03 Harris Corporation Device and method for enhancing thermal and high frequency performance of integrated circuit packages

Also Published As

Publication number Publication date
TW326622B (en) 1998-02-11
US5866948A (en) 1999-02-02
KR970008514A (ko) 1997-02-24
JPH0936168A (ja) 1997-02-07
US6031292A (en) 2000-02-29

Similar Documents

Publication Publication Date Title
JP3264147B2 (ja) 半導体装置、半導体装置用インターポーザ及びその製造方法
US5608265A (en) Encapsulated semiconductor device package having holes for electrically conductive material
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
US4616406A (en) Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
KR0185512B1 (ko) 칼럼리드구조를갖는패키지및그의제조방법
KR100480543B1 (ko) 반도체 장치의 수지밀봉방법
US9129862B2 (en) Microelectronic devices and microelectronic support devices, and associated assemblies and methods
JP2015008332A (ja) 半導体パッケージおよびこの製造方法
JP3492212B2 (ja) 半導体装置用パッケージ及びその製造方法
US5989935A (en) Column grid array for semiconductor packaging and method
EP1041616A1 (en) Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body
KR100678878B1 (ko) 집적 회로 패키지 및 그 제조 방법
JP3191617B2 (ja) リードフレーム及びこれを用いた半導体装置
JP2000228455A (ja) Ｂｇａ型ｉｃパッケージ
JP3428591B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2696532B2 (ja) 半導体装置およびその製造方法
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
JP3061177B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH1012760A (ja) 半導体装置
JP2000277677A (ja) リードフレーム、半導体パッケージ及びその製造方法
JP2005057099A (ja) 半導体装置およびその製造方法
JPH1092967A (ja) 底面突起状端子配列型集積回路装置及びその製造方法
JP4528977B2 (ja) 半導体装置の製造方法
JPH11195743A (ja) 半導体装置およびその製造方法
KR19980034141A (ko) 비아 그리드 어레이 패키지

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091228

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees