KR100238197B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100238197B1
KR100238197B1 KR1019920024362A KR920024362A KR100238197B1 KR 100238197 B1 KR100238197 B1 KR 100238197B1 KR 1019920024362 A KR1019920024362 A KR 1019920024362A KR 920024362 A KR920024362 A KR 920024362A KR 100238197 B1 KR100238197 B1 KR 100238197B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
land pattern
semiconductor chip
solder bumps
Prior art date
Application number
KR1019920024362A
Other languages
English (en)
Other versions
KR940016711A (ko
Inventor
권영신
목승곤
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019920024362A priority Critical patent/KR100238197B1/ko
Priority to JP5315118A priority patent/JPH06216276A/ja
Publication of KR940016711A publication Critical patent/KR940016711A/ko
Application granted granted Critical
Publication of KR100238197B1 publication Critical patent/KR100238197B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 제한된 공간내에서 고밀도 메모리용량의 실장을 달성할 수 있는 다중실장이 가능한 패키지에 관한 것이다. 본 발명은 인쇄회로기판의 상면에 반도체칩이 탑재될 수 있는 내부공간이 형성되어서 상기 공간에 반도체칩이 탑재되어 있고, 상기 반도체칩의 전극과 인쇄회로기판의 리드는 금속세선으로 와이어본딩되고, 상기 인쇄회로기판의 리드 상에 랜드패턴을 가지는 층이 형성되어 있고, 상기 반도체칩과 와이어본딩부분은 상기 랜드패턴이 형성된 층과 평탄하게 수지로 충진되어 보호되고, 상기 리드와 인쇄회로기판에 형성된 스루우홀을 통하여 전기적으로 연결되는 인쇄회로기판 후면에 형성된 랜드패턴에 솔더범프가 형성되어서 상기 솔더범프를 매개로 수직방향의 다중실장이 가능한 것을 특징으로 한다. 이에 따라 본 발명은 전자기기의 소형화와 더불어 고성능, 다기능화에 매우 유리한 이점이 있다.

Description

반도체장치
제1도는 종래 모토롤라사의 OMPAC 패키지 및 부분확대단면을 도시하고 있으며,
제2도는 상기 OMPAC 패키지와 패키지를 실장하기 위한 주기판과의 실장형상을 나타내고 있고,
제3도는 본 발명의 반도체패키지의 단면형상을 도시하고 있으며,
제4도는 상기 본 발명의 반도체패키지 인쇄회로기판의 상부평면을 도시하고 있으며,
제5도는 상기 본 발명의 반도체패키지 인쇄회로기판의 하부평면을 도시하고 있으며,
제6도는 상기 본 발명의 반도체패키지 인쇄회로기판의 배열을 나타내고 있으며,
제7도는 상기한 인쇄회로기판을 이용하여 조립된 본 발명의 반도체패키지의 단면을 도시하고 있으며,
제8도는 상기 본 발명의 반도체패키지를 다중중첩실장시 솔더범프와 랜드패턴의 접속상태를 나타내고 있는 단면도이고,
제9도는 상기 본 발명의 반도체패키지 인쇄회로기판이 리드부단면을 도시하고 있으며,
제10도는 본 발명의 반도체패키지가 다중실장된 형상을 나타내고 있다.
본 발명은 반도체장치에 관한 것으로, 특히 제한된 공간내에서 고밀도 메모리용량의 실장을 달성할 수 있는 다중실장(MultiStacking)이 가능한 패키지(Package)에 관한 것이다.
최근, 전자기기가 소형 슬림(Slim)화되면서 고성능 다기능화를 위하여 제한된 공간내에 고용량의 메모리장치를 효율적으로 실장할 수 있는 방법들이 요구되고 있으며, 그의 문제의 해결에 관건이 되고 있다. 예컨대, 반도체메모리카드(Memory Card)에 메모리장치를 실장하는 경우 평면 실장만으로는 실장밀도의 증가를 도모하는 데에 한계가 있으며, 이와같은 문제를 극복하기 위하여 제한된 공간에 복수개의 메모리장치를 입체적으로 실장할 수 있는 패키지가 제안되고 있다.
종래의 패키지로서 Electronic Packaging & Production, pp.25 - 26, 5, 1992.에 개시되어 있는 모토롤라(Motorola)사의 "OMPAC(Over Molded Pad Array Carrier)" 첨부도면 제1도 및 제2도를 참조하여 살펴보자.
제1도는 종래 모토롤라사의 OMPAC 패키지 및 부분확대단면을 도시하고 있으며, 제2도는 상기 종래 모토롤라사의 OMPAC 패키지와 패키지를 실장하기 위한 주기판과의 실장형상을 나타내고 있다.
먼저, 제1도를 참조하여 보면, 반도체칩(14)의 전극단자와 BT수지기판상(11)의 표면금속(12)간을 금속세선(Wire;15)로 와이어본딩(Wire Bonding)하고, BT수지기판(11)에 형성되어 있는 스루우홀(Through Hole:17)을 통해 표면금속(12)과 전기적으로 접촉되어 있는 솔더범프(Solder Bump)의 패드(Pad)에 범프(Bump:18)가 형성되고, 반도체칩(14) 및 와이어본딩부분이 수지(Epoxy), 또는 몰드컴파운드(MoldCompound)(16)로 몰딩(Molding)되어 이루어져 있다.
이어서, 제2도를 보면, 상기 OMPAC 패키지를 실장하기 위한 주기판(Main Board;20) 상에 솔더범프(18)를 랜딩(Landing)하기 위해 대응되는 적절한 랜드패턴(21)이 형성되어 있으며, 상기한 OMPAC 패키지를 상기 랜드패턴(21)이 형성되어 있는 주기판(20) 상에 올려놓고 솔더링(Soldering)을 하여 주기판 상의 랜드패턴(21)과 상기 패키지의 솔더범프(18)를 접속함으로서 주기판(20)에 패키지의 장착이 이루어진다. 그러나, 상기한 패키지 실장방법으로는 단위면적당 1개의 패키지 밖에는 실장할 수 없으므로 실장밀도의 증가를 통한 전자기기의 고성능, 다기능화의 달성에 어려움이 있다.
따라서 본 발명에서는 종래 패키지의 문제점을 해결하기 위하여 패키지 전후양면에 전극단자를 구비하여 솔더범프를 매개로 수직방향으로 중첩되게 실장할 수 있는 패키지를 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위하며 본 발명의 패키지는 인쇄회로기판의 상면에 반도체칩이 탑재될 수 있는 내부공간이 형성되어서 상기 공간에 반도체칩이 탑재되어 있고, 상기 반도체칩의 전극과 인쇄회로기판의 리드는 금속 세선으로 와이어본딩되고, 상기 인쇄회로기판의 리드 상에 랜드패턴을 가지는 층이 형성되어 있고, 상기 반도체칩과 와이어본딩부분은 상기 랜드패턴이 형서오딘 층과 평탄하게 수지로 충진되어 보호되고, 상기 리드와 인쇄회로기판에 형성된 스루우홀을 통하여 전기적으로 연결되는 인쇄회로기판 후면에 형성된 랜드패턴에 솔더범프가 형성되어서 상기 솔더범프를 매개로 수직방향의 다중실장이 가능한 것을 특징으로 한다.
상기의 솔더범프가 형성된 패키지를 다른 패키지 상에 실장할 때 상기 솔더범프와 접속할 랜드패턴의 오픈사이즈(Open Size)는 솔더범프의 크기보다 약간 크게하여 기계적으로 안정한 얼라인(Align)구조를 갖게하는 것이 바람직하다.
또, 상기 반도체칩과 금속세선을 통해 연결되는 인쇄회로기판의 리드부는 구리(Cu)를 기본으로 하고, 그표면에 니켈(Ni)이나 금(Au)으로 플레이팅(Plating)하여 사용함이 바람직하다.
이하, 첨부도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.
제3도는 본 발명의 반도체패키지의 단면형상을 도시하고 있으며,
제4도는 상기 본 발명의 반도체패키지 인쇄회로기판의 상부평면을 도시하고 있으며,
제5도는 상기 본 발명의 반도체패키지 인쇄회로기판의 하부평면을 도시하고 있으며,
제6도는 상기 본 발명의 반도체패키지 인쇄회로기판의 배열을 나타내고 있으며,
제7도는 상기한 인쇄회로기판을 이용하여 조립된 본 발명의 반도체패키지의 단면을 도시하고 있으며,
제8도는 상기 본 발명의 반도체패키지를 다중중첩실장시 솔더범프와 랜드패턴의 접속상태를 나타내고 있는 단면도이고,
제9도는 상기 본 발명의 반도체패키지 인쇄회로기판의 리드부단면을 도시하고 있으며,
제10도는 본 발명의 반도체패키지가 다중실장된 형상을 나타내고 있다.
먼저, 제3도를 참조하여 보면, 인쇄회로기판(1d)에 반도체칩(1k)이 탑재될 부분으로 대략 100㎛ - 300㎛정도의 범위내에서 적정깊이를 갖도록 캐비티(1a)가 형성되어 있고, 반도체칩(1k)의 전극단자와 금속세선(1g)으로 와이어 본딩되어 전기적으로 접속될 인쇄회로기판의 리드부(1b) 상에 랜드패턴(1c)을 가지는 층(1n)이 형성되어 있어서 액화레진(Liquid Resin)을 이용하여 상기 반도체칩(1k)과 와이어본딩부를 덮어씌우고자 할때에 상기 레진(1h)의 표면이 수평면이 되도록 한다.
상기 금속세선(1g)과 접속될 인쇄회로기판의 리드부(1b)는 제9도에서와 같이 18㎛ - 35㎛정도 두께의 구리포일(Cu foil)(7c) 위에 5㎛ - 15㎛정도의 두께로 구리(Cu)를 플레이팅(plating) 하고, 그위에 니켈(Ni)(7b)은 2㎛ - 8㎛정도, 금(Au)(7c)은 0.2㎛ - 0.8㎛정도의 두께를 가지도록 차례로 플레이팅(Plating)되어 있다.
또, 인쇄회로기판의 리드부(1b)는 제4도 및 제5도에서 보는 바와같이 랜드패턴(2a, 3a)과 스루루홀(2b, 3b)로 연결되어 있으며, 상면의 랜드패턴(2a)은 외경이 0.6㎜ - 0.8㎜, 내경은 0.2㎜ - 0.4㎜정도의 도우넛(Donut)형태이고, 하면의 랜드패턴(3a)은 직경이 0.3㎜ - 0.6㎜정도의 원형이 되도록 하되 상하면의 랜드패턴(2a, 3a)중심이 일직선상에 위치하게 한다. 이때, 상기 상하면의 랜드패턴(2a, 3a)은 탑재되는 반도체칩의 특성에 따라 적절한 배열을 이루도록 배치한다.
인쇄회로기판은 열적 신뢰성을 보장할 수 있도록 BT레진(Resin), 혹은 내열성 수지(Epoxy)등의 내열특성을 갖는 재질의 것이 좋으며, 상기한 재질로 이루어진 단위(Unit) 인쇄회로기판(4a)은 조립공정에서생산효율을 높일 수 있도록 제6도와 같이 일정길이 내에 여러개의 인쇄회로기판을 반복하여 구성하고, 상기 인쇄회로기판의 상면이 전면을 향하도록 하여 인쇄회로기판에 형성된 캐비티내(1a)내에 접착제(1e)를 사용하여 인쇄회로기판과 반도체칩이 접착되어 상기 반도체칩의 전극과 인쇄회로기판의 리드부가 금속세선으로 연결되어 있다.
상기 반도체칩(1k)과 금속세선(1g)으로 연결된 와이어본드부는 외부환경으로부터 보호하기 위하여 액화레진(1h)에 의해 덮어씌어져있다(Encapsulation). 여기서 상기 액화레진을 이용하여 상기 반도체칩과 와이어본드부를 덮어씌우는방법을 간단히 살펴보면, 폿팅(Potting)영역(반도체칩 및 와이어본드부;제4도의 2c)을 액화레진의 분배기(Dispenser)로 폿팅 인캡슐레이션한다. 이때, 분배기에서 토출되는 액화레진의 토출량을 적절히 조절하여 랜드패턴이 형성된 기판면과 평탄하도록 해야 한다. 이와같은 과정을 거친 다음에는 상기 폿팅 인캡슐레이션된 액화레진이 적정한 기계적 신뢰성을 가지도록 오븐(Oven)내에서 경화(Cure)시킨다.
액화레진에 의해 반도체칩 및 와이어본드부가 보호되어 있는 반대쪽의 인쇄회로기판(3a, 3b)이 전면을 향하도록 하여 노즐(Nozzle)직경이 0.3㎜ - 0.4㎜정도되는 분배기내에 솔더페이스트(Solder Paste)를 충진시켜 상기 솔더페이스트를 하면의 랜드패턴 상에 토출시키는 데, 이때, 상기 토출량의 변화폭이 심하면 솔더범프의 크기가 변하는 원인이 되므로 변화폭이 최소한의 변화분포를 갖도록 공정조건은 잘 조절할 필요가 있으며, 토출된 솔더페이스트를 리플로우 솔더링(Reflow Solering)을 하게되면 제7도에서와 같은 솔더범프(5a)가 형성된다. 상기와 같이 솔더범프가 완성되면 제6도에 보인 사이드레일부분(4b)과 타이바(4c)를 절단하여 개별패키지를 완성한다.
완성된 개별패키지는 픽앤플레이스(Pick & Place), 또는 칩마운트(Chip Mount) 설비로써 제10도와 같이 주기판의 소정 위치에 다중실장이 가능하다. 이때, 제8도에 나타낸 바와같이 솔더범프(6b)가 형성된 패키지가 조립공정중 외부의 약한 충격에도 기계적으로 안정된 접속상태를 유지하기 위해서는 하면의 랜드패턴(6a) 크기보다 상면의 랜드패턴(6c)의 내경을 약간 작게함으로써 달성된다. 이와같이 패키지의 실장이 완료된 주기판은 리플로우 솔더링을 하게되면 상기 솔더범프가 상하면의 층간접속의 역할을 하게되어 패키지의 다중실장이 달성된다.
반도체 메모리카드의 경우 4M DRAM TSOP 패키지 24핀을 사용하면 기억용량을 최대 12M Byte까지 할 수 있으나 상기한 본 발명에 다중실장 패키지에 의하면 48핀의 패키지를 실장함으로써 24M Byte급의 고용량메모리 제품을 실현할 수 있다.
따라서 상기한 본 발명의 반도체패키지에 의하면 제한된 공간내에 보다 많은 고용량의 메모리를 실장할 수 있으므로 전자기기의 소형화와 더불어 고성능, 다기능화에 매우 유리한 이점이 있다.

Claims (5)

  1. 인쇄회로기판의 상면에 반도체칩이 탑재될 수 있는 내부공간이 형성되어서 상기 공간에 반도체칩이 탑재되어 있고, 상기 반도체칩의 전극과 인쇄회로기판의 리드는 금속 세선으로 와이어본딩되고, 상기 인쇄회로기판의 리드상에 랜드패턴을 가지는 층이 형성되어 있고, 상기 반도체칩과 와이어본딩부분은 상기 랜드패턴이 형성된 층과 평탄하게 수지로 충진되어 보호되고, 상기 리드와 인쇄회로기판에 형성된 스루우홀을 통하여 전기적으로 연결되는 인쇄회로기판 후면에 형성된 랜드패턴에 솔더범프가 형성되어서 상기 솔더범프를 매개로 수직방향의 다중실장이 가능한 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기의 솔더범프가 형성된 패키지를 다른 패키지 상에 실장할 때 상기 솔더범프와 접속할 랜드패턴의 오픈사이즈는 솔더범프의 크기보다 약간 크게하여 기계적으로 안정한 얼라인(Align)구조를 갖게하는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 반도체칩과 금속세선을 통해 연결되는 인쇄회로기판의 리드부는 구리를 기본으로 하고, 그 표면에 니켈이나 금으로 플레이팅된 것을 특징으로 하는 반도체장치.
  4. 제2항에 있어서, 상기 상면의 랜드패턴은 외경이 0.6㎜ - 0.8㎜, 내경은 0.2㎜ - 0.4㎜정도의 도우넛형태이고, 하면의 랜드패턴은 직경이 0.3㎜ - 0.6㎜정도의 원형이 되도록 하되 상하면의 랜드패턴의 중심이 일직선상에 위치하게 하는 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 상기 인쇄회로기판은 열적 신뢰성을 보장할 수 있도록 BT레진, 혹은 내열수지등을 선택적으로 이용한 내열특성을 갖는 재질로 형성된 것을 특징으로 하는 반도체장치.
KR1019920024362A 1992-12-15 1992-12-15 반도체장치 KR100238197B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019920024362A KR100238197B1 (ko) 1992-12-15 1992-12-15 반도체장치
JP5315118A JPH06216276A (ja) 1992-12-15 1993-12-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024362A KR100238197B1 (ko) 1992-12-15 1992-12-15 반도체장치

Publications (2)

Publication Number Publication Date
KR940016711A KR940016711A (ko) 1994-07-23
KR100238197B1 true KR100238197B1 (ko) 2000-01-15

Family

ID=19345661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024362A KR100238197B1 (ko) 1992-12-15 1992-12-15 반도체장치

Country Status (2)

Country Link
JP (1) JPH06216276A (ko)
KR (1) KR100238197B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
JP3264147B2 (ja) * 1995-07-18 2002-03-11 日立電線株式会社 半導体装置、半導体装置用インターポーザ及びその製造方法
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165661A (en) * 1979-06-12 1980-12-24 Fujitsu Ltd Semiconductor device
JPS63283147A (ja) * 1987-05-15 1988-11-21 Seiko Keiyo Kogyo Kk 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165661A (en) * 1979-06-12 1980-12-24 Fujitsu Ltd Semiconductor device
JPS63283147A (ja) * 1987-05-15 1988-11-21 Seiko Keiyo Kogyo Kk 半導体装置

Also Published As

Publication number Publication date
JPH06216276A (ja) 1994-08-05
KR940016711A (ko) 1994-07-23

Similar Documents

Publication Publication Date Title
US11089685B2 (en) Stackable via package and method
KR970000214B1 (ko) 반도체 장치 및 그 제조방법
US6080931A (en) Semiconductor package
US6740964B2 (en) Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device
US6803254B2 (en) Wire bonding method for a semiconductor package
US5468994A (en) High pin count package for semiconductor device
US6812066B2 (en) Semiconductor device having an interconnecting post formed on an interposer within a sealing resin
US6369454B1 (en) Semiconductor package and method for fabricating the same
US20030015782A1 (en) Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
EP0841699B1 (en) Film capacitor and semiconductor package or device with it
US20030148554A1 (en) Packaged semiconductor device and method of formation
KR100238197B1 (ko) 반도체장치
US20020195721A1 (en) Cavity down ball grid array packaging structure
JP2003023133A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
KR100206969B1 (ko) 버텀 리드형 반도체 패키지 및 그 제조방법
US12035472B2 (en) Stackable via package and method
JP3174238B2 (ja) 半導体装置およびその製造方法
JP3600138B2 (ja) 半導体装置
KR100394775B1 (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
JPH10294395A (ja) 半導体素子搭載用基板および半導体装置
KR0122757B1 (ko) 인쇄회로기판을 이용한 멀티 칩 패키지
KR19980034141A (ko) 비아 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee