KR940016711A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR940016711A
KR940016711A KR1019920024362A KR920024362A KR940016711A KR 940016711 A KR940016711 A KR 940016711A KR 1019920024362 A KR1019920024362 A KR 1019920024362A KR 920024362 A KR920024362 A KR 920024362A KR 940016711 A KR940016711 A KR 940016711A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
land pattern
semiconductor device
semiconductor chip
Prior art date
Application number
KR1019920024362A
Other languages
English (en)
Other versions
KR100238197B1 (ko
Inventor
권영신
목승곤
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920024362A priority Critical patent/KR100238197B1/ko
Priority to JP5315118A priority patent/JPH06216276A/ja
Publication of KR940016711A publication Critical patent/KR940016711A/ko
Application granted granted Critical
Publication of KR100238197B1 publication Critical patent/KR100238197B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체장치에 관한 것으로, 특히 제한된 공간내에서 고밀도 메모리용량의 실장을 달성할 수 있는 다중실장이 가능한 패키지에 있어서, 인쇄회로기판의 상면에 반도체칩이 탑재될 수 있는 내부공간이 형성되어서 상기 공간에 반도체칩이 탑재되어 있고, 상기 반도체칩의 전극과 인쇄회로기판의 리드는 금속세선으로 연결되고, 상기 반도체칩과 와이어본딩 부분은 수지로 충진되어 보호되며, 상기 인쇄회로기판의 리드상에 랜드패턴을 가지는 층이 형성되어 있고, 상기 리드와 인쇄회로기판에 형성된 수루우홀을 통하여 전기적으로 연결되는 인쇄회로기판 후면에 형성된 랜드패턴에 솔더범프가 형성되어서 상기 솔더범프를 매개로 수직방향의 다중실장이 가능한 것을 특징으로 한다.
따라서 상기한 본 발명의 반도체패키지에 의하면 제한된 공간내에 보다 많은 고용량의 메모리를 실장할 수 있으므로 전자기기의 소형화와 더불어 고성능, 다기능화에 매우 유리한 이점이 있다.

Description

반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 본 발명의 반도체패키지의 단면형상을 도시하고 있으며, 제 4 도는 상기 본 발명의 반도체패키지 인쇄회로기판의 상부평면을 도시하고 있으며, 제 5 도는 상기 본 발명의 반도체패키지 인쇄회로기판의 하부평면을 도시하고 있으며, 제 6 도는 상기 본 발명의 반도체패키지 인쇄회로기판의 배열을 나타내고 있으며, 제 7 도는 상기한 인쇄회로기판을 이용하여 조립된 본 발명의 반도체패키지의 단면을 도시하고 있으며, 제 8 도는 상기 본 발명의 반도체패키지를 다중중첩실장시 솔더범프와 랜드패턴의 접속상태를 나타내고 있는 단면도이고, 제 9 도는 상기 본 발명의 반도체패키지 인쇄회로기판의 리드부단면을 도시하고 있으며, 제10도는 본 발명의 반도체패키지가 다중실장된 형상을 나타내고 있다.

Claims (6)

  1. 인쇄회로기판의 상면에 반도체칩이 탑재될 수 있는 내부공간이 형성되어서 상기 공간에 반도체칩이 탑재되어 있고, 상기 반도체칩의 전극과 인쇄회로기판의 리드는 금속세선으로 연결되고, 상기 반도체칩과 와이어본딩 부분은 수지로 충진되어 보호되며, 상기 인쇄회로기판의 리드상에 랜드패턴을 가지는 층이 형성되어 있고, 상기 리드와 인쇄회로기판에 형성된 스루우홀을 통하여 전기적으로 연결되는 인쇄회로기판 후면에 형성된 랜드패턴에 솔더범프가 형성되어서 상기 솔더범프를 매개로 수직방향의 다중실장이 가능한 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서, 상기의 솔더범프가 형성된 패키지를 다른 패키지상에 실장할 때 상기 솔더범프와 접속할 랜드패턴의 오픈사이즈는 솔더범프의 크기보다 약간 크게하여 기계적으로 안정한 얼라인(Align) 구조를 갖게하는 것을 특징으로 하는 반도체장치.
  3. 제 1 항에 있어서, 상기 반도체칩과 금속세선을 통해 연결되는 인쇄회로기판의 리드부는 구리를 기본으로 하고, 그 표면에 니켈이나 금으로 플레이팅된 것을 특징으로 하는 반도체장치.
  4. 제 2 항에 있어서, 상기 상면의 랜드패턴은 외경이 0.6mm-0.8mm, 내경은 0.2mm-0.4mm 정도의 도우넛형태이고 하면의 랜드패턴은 직경이 0.3mm-0.6mm 정도의 원형이 되도록 하되 상하면의 랜드패턴의 중심이 일직선상에 위치하게 되는 것을 특징으로 하는 반도체장치.
  5. 제 1 항에 있어서, 상기 인쇄회로기판은 열적 신뢰성을 보장할 수 있도록 BT 레진, 혹은 내열수지등을 선택적으로 이용한 내열특성을 갖는 재질로 형성된 것을 특징으로 하는 반도체장치.
  6. 제 1 항에 있어서, 상기 수지는 액화레진으로 토출량을 조절하여 랜드패턴이 형성된 기판면과 평탄하게 형성된 것을 특징으로 하는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920024362A 1992-12-15 1992-12-15 반도체장치 KR100238197B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019920024362A KR100238197B1 (ko) 1992-12-15 1992-12-15 반도체장치
JP5315118A JPH06216276A (ja) 1992-12-15 1993-12-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024362A KR100238197B1 (ko) 1992-12-15 1992-12-15 반도체장치

Publications (2)

Publication Number Publication Date
KR940016711A true KR940016711A (ko) 1994-07-23
KR100238197B1 KR100238197B1 (ko) 2000-01-15

Family

ID=19345661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024362A KR100238197B1 (ko) 1992-12-15 1992-12-15 반도체장치

Country Status (2)

Country Link
JP (1) JPH06216276A (ko)
KR (1) KR100238197B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
JP3264147B2 (ja) * 1995-07-18 2002-03-11 日立電線株式会社 半導体装置、半導体装置用インターポーザ及びその製造方法
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165661A (en) * 1979-06-12 1980-12-24 Fujitsu Ltd Semiconductor device
JPS63283147A (ja) * 1987-05-15 1988-11-21 Seiko Keiyo Kogyo Kk 半導体装置

Also Published As

Publication number Publication date
KR100238197B1 (ko) 2000-01-15
JPH06216276A (ja) 1994-08-05

Similar Documents

Publication Publication Date Title
US11089685B2 (en) Stackable via package and method
US6069407A (en) BGA package using PCB and tape in a die-up configuration
KR100391093B1 (ko) 히트 싱크가 부착된 볼 그리드 어레이 패키지
US6080931A (en) Semiconductor package
KR950030321A (ko) 반도체장치 및 그 제조방법 및 기판
KR950015727A (ko) 반도체 장치 및 그 제조방법
KR970013236A (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US6989606B2 (en) BGA substrate via structure
US8138608B2 (en) Integrated circuit package substrate having configurable bond pads
US6858932B2 (en) Packaged semiconductor device and method of formation
US4538143A (en) Light-emitting diode displayer
KR940016711A (ko) 반도체장치
KR20020010489A (ko) 집적 회로 패키지
KR100216820B1 (ko) Bga (볼 그리드 어레이) 반도체 패키지
JPH08107127A (ja) 半導体装置
JPH10150065A (ja) チップサイズパッケージ
US20230352382A1 (en) Semiconductor device
KR100225236B1 (ko) BGA(Ball Grid Array; 볼 그리드 어레이) 반도체 패키지
KR0122757B1 (ko) 인쇄회로기판을 이용한 멀티 칩 패키지
KR0185515B1 (ko) 칩사이즈의볼그리드어레이
KR19980034141A (ko) 비아 그리드 어레이 패키지
JPS60136346A (ja) 半導体装置
JP2925376B2 (ja) 回路基板
JPH05121590A (ja) 表面実装型半導体装置
KR970063685A (ko) 볼 그리드 어레이(Ball Grid Array) 반도체 패키지의 구조 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee