KR0122757B1 - 인쇄회로기판을 이용한 멀티 칩 패키지 - Google Patents

Abstract

인쇄회로기판에 실장되는 멀티 칩 반도체 패키지에 있어서, 실장밀도를 높이고 공정 및 비용을 줄이며 실리콘 기판상에 베어칩을 실장 중 스크러빙시 접착제가 베어 칩의 주변에 형성된 본딩 패드를 침범함으로 인하여 발생하는 와이어 본딩의 불량을 방지하기 위하여, 베어 칩을 실장하기 위한 요홈 혹은 실크 잉크로 사각링 모양의 테두리가 형성된 평면 인쇄회로기판과 다층의 금속배선과 본딩 패드가 형성된 인쇄회로기판을 준비하고, 기판의 요홈 내에 비전도성 혹은 전도성 접착제에 의해 복수개의 베어 칩을 접착시키고, 베어 칩의 선단에 형성된 본딩 패드와 기판에 형성된 내부 본딩 패드를 본딩 와이어에 의해 전기적으로 연결하고, 기판상에 형성된 외부 본딩 패드와 리드를 납땜으로 전기적으로 연결하고, 기판상부와 반도체 칩을 환경으로 부터 보호하기 위하여 인캡슐레이션 또는 코팅한 멀티 칩 반도체 패키지를 구현하였다. 따라서, 상기와 같이 멀티 칩 반도체 패키지는 둘 이상의 패키지를 실리콘 기판에 구현하는 경우에 있어서 다양하게 적용될 수 있다.

Description

인쇄회로기판을 이용한 멀티 칩 패키지

제1도는 종래 기술에 따른 일반적인 패키지의 단면도.

제2도는 종래 기술에 따른 멀티 칩 패키지의 단면도.

제3도는 본 발명에 따른 멀티 칩을 실장하기에 적합한 인쇄회로기판 및 리드 커넥터의 일실시예를 나타낸 사시도.

제4도는 본 발명의 일실시예에 따른 멀티 칩 패키지의 단면도.

제5a,b도는 본 발명의 다른 실시예에 따른 멀티 칩 패키지의 봉지수지를 형성하는 공정을 나타낸 단면도.

제6도는 본 발명의 다른 실시예에 따른 멀티 칩 패키지의 단면도.

제7도는 본 발명의 다른 실시예에 따른 멀티 칩 패키지의 단면도.

제8도는 본 발명에 따른 멀티 칩 패키지의 리드 실장에 적합한 커넥터의 정단면도이다.

본 발명은 멀티 칩 패키지에 관한 것으로서, 더욱 상세하게는 리드프레임 대신 인쇄회로기판을 사용하고, 복수의 반도체 베어 칩을 기판의 실장부에 실장하여 칩 실장용 접착제의 흘러넘침을 방지하고, 히트 싱크를 기판의 하부 또는 기판의 하부와 반도체 칩의 하부에 부착하여 열 방출특성이 좋은 멀티 칩 패키지에 관한 것이다.

일반적으로 전자 시스템 및 반도체 소자는 점차적으로 규모이 소형과, 고집적화 및 신호의 고속화를 추구하고 있으며, 이러한 추세는 집적회로 칩 내부 뿐만 아니라 칩 외부의 배선문제와 패키지 공정에서 많은 문제점을 야기하고 있다. 소형화, 고집적화, 고속화 추세에 부응하기 위하여 반도체 소자 자체의 집적도를 높이는 방법과 반도체 소자의 탑재가 완료된 반도체 패키지를 별도의 기판에 여러 개 조합하여 모듈 패키지화 하므로서 소자의 실장밀도를 높이는 방법을 사용한다.

제1도는 종래 기술에 따른 일반적인 패키지의 단면도이다. 제1도를 참조하면, 반도체 패키지(10)는 리드프레임의 다이 패드(11) 및 리드(12)와, 다이 패드(11) 상에 전도성 접착제(13)에 의해 실장된 반도체 칩(14)과, 리드(12)와 반도체 칩(14)의 활성면에 형성된 본딩 패드(도시되지 않음)를 전기적으로 연결하는 금으로 된 본딩 와이어(15)와, 리드 프레임의 다이 패드(11) 및 반도체 칩(14)을 외부 환경으로 부터 보호하기 위하여 에폭시 몰딩 컴파운드(EMC; Ejpoxy Molding Compound)로 봉지(encapsulation)하는 봉지수지(16)로 구성되어 있다.

이와 같은 반도체 패키지는 반도체 칩(14)을 하나만 실장하기 때문에 반도체 칩의 집적도가 높아지면 리드의 수가 많이 필요하게 되고, 반도체 칩의 집적도가 높아진다 할지라도 반도체 칩의 신호처리속도 및 집적도에 한계가 있는 문제점이 있다.

이러한 문제점을 해결하기 위하여 여러 가지 형태의 멀티 칩 패키지가 등장하였다. 멀티 칩 패키지는 어떤 기판을 사용하느냐에 따라 고밀도의 적층 금속배선 인쇄회로기판 상에 복수개의 베어 칩(bare chip)을 실장하는 MCM-L(MultiChip Module-Laminated) 형과, 알루미나 등의 세라믹 기판에 복수의 베어 칩을 실장하는 MCM-C(Ceramic) 형과, 실리콘이나 금속 기판 위에 도전성 박막을 도포한 후에 복수의 베어 칩을 실장하는 MCM-D(Deposited) 형과, 실리콘 기판 상에 산화규소(SiO₂)를 형성한 다음 복수의 베어 칩을 실장하는 MCM-Si 형과, 알루미나 등의 세라믹 기판에 도전성 박막을 입힌 다음 복수의 베어 칩을 실장하는 MCM-D/C 형이 있다. 본 발명에 따른 멀티 칩 패키지는 이 중에서 MCM-L 형에 해당한다.

제2도는 종래 기술에 따른 멀리 칩 패키지의 단면도이다. 제2도를 참조하면, 반도체 패키지(20)는 리드프레임의 다이 패드(21) 및 리드(22)와, 다이 패드(21) 상에 전도성 접착제(23)에 의해 실장된 실리콘 기판(24)과, 실리콘 기판(24) 상에 비전도성 접착제(25)에 의해 실장된 2개의 반도체 칩(26)과, 반도체 칩(26)의 활성면에 형성된 전극 패드(도시되지 않음)와 실리콘 기판에 형성된 본딩 패드(도시되지 않음)를 전기적으로 연결하고 실리콘 기판(26) 상에 형성된 본딩 패드와 리드(22)를 전기적으로 연결하는 금으로 된 본딩 와이어(27)와, 실리콘 기판과 반도체 칩이 실장된 리드 프레임을 외부 환경으로 부터 보호하기 위한 봉지수지(28)로 구성된다.

이상과 같은 구조를 갖는 종래 멀티 칩 패키지는 실리콘 기판을 사용해야 하므로 3∼4개 이상의 많은 칩을 실장하기 어렵고, 공정이 복잡하다. 또한 종래 실리콘 기판에 베어 칩을 실장하기 위해 비전도성 접착제를 사용하여 접착시 베어 칩의 접착을 더욱 강하게 하기 위하여 스크러빙(scrubbing)할 경우 접착제가 흘러 넘쳐 본딩 패드를 침범하여 본딩 패드 위에 막을 형성하여 덮어 버린다. 이 상태에서 스티치 본딩 방법에 의한 와이어 본딩을 수행하면 와이어 본딩이 제대로 되지 않으므로 이러한 패키지는 불량이 발생되는 문제점이 있다.

따라서 본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 멀티 칩 패키지를 실장하기에 적합한 다층 인쇄회로기판 상에 베어 칩을 직접 실장하고, 외부 본딩 패드에 리드를 직접 연결하고, 기판 상에 요홈의 베어 칩 실장부를 형성하여 봉지 또는 코팅하므로서 공정이 간단하고 저렴하며 고집적이 가능하고 스크러빙 시 접착제가 베어 칩의 주변의 본딩 패드들을 침범하여 발생되는 와이어 본딩의 불량을 방지할 수 있는 인쇄회로기판을 이용한 멀티 칩 패키지를 제공하는 것이다.

본 발명의 또 다른 목적은 여러 개의 베어 칩이 실장된 멀티 칩 패키지가 실제 동작할 때 베어 칩에서 발생하는 열을 패키지 외부로 효과적으로 방출하기 위한 것이다.

이러한 목적을 달성하기 위한 이하, 본 발명에 따른 인쇄회로기판을 이용한 멀티 칩 패키지의 바람직한 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.

제3도는 본 발명에 따른 멀티 칩을 실장하기에 적합한 인쇄회로기판 및 리드 커넥터의 일실시예를 나타낸 사시도이다. 인쇄회로기판(30)은 베어 칩 실장부(31), 신호 전달 비아(32), 배선 패턴(37; wiring pattern), 내부 본딩 패드(38a), 외부 본딩패드(38b) 및 열 방출 비아(39)를 구비하고 있다. 베어 칩 실장부(31)에는 복수의 베어 칩들이 접착제에 의해 부착된다. 베어칩 실장부(31)는 요홈 형상을 가지거나 실크 잉크( silk ink)로 만든 사각링 모양의 테두리를 가진다. 액상의 접착제를 베어 칩 실장부(31)에 도팅(dotting)한 다음, 베어 칩을 실장부(31)에 올려 놓고 스크러빙하여 베어 칩을 부착시킨다. 실장부(31)는 요홈 형상이나 사각링 테두리를 가지므로 접착제가 베어 칩 실장부를 벗어나서 주위의 내부 본딩 패드(38a)를 침범하지 못한다.

신호 전달 비아(32)는 여러 금속층이 적층된 다층기판에서 각 층에 형성된 배선 패턴(37)을 연결시키기 위해 기판(30)에 형성된 구멍을 말한다. 배선 패턴(37)은 베어 칩들을 서로 전기적으로 연결시키고 외부 본딩 패드(38b)를 통한 신호의 전달을 가능하게 하는 구리(Cu) 등으로 이루어진 도전성 통로인데, 도면을 간단하게 하기 위해 제3도에서는 일부만 도시한다.

내부 본딩패드(38a)는 베어 칩 실장부(31)에 부착된 반도체 칩과 전기적으로 연결되는데, 예컨대 반도체 칩의 활성면(active surface)에 형성된 전극 패드와 금(Au)선과 같은 본딩 와이어에 의해 연결된다. 내부 본딩 패드(38a)는 금, 은, 구리 또는 그 합금을 전기도금이나 무전해 도금하여 형성되며, 두께가 0.3㎛ 이상이 되게 하여 와이어 본딩이 안정적으로 이루어지게 하는 것이 바람직하다.

열 방출 비아(39)는 기판을 관통하는 관통구멍인데, 베어 칩에서 발생하는 열을 기판 외부로 방출하기 위한 통로이므로, 베어 칩 실장부(31)에 형성된다.

인쇄회로기판(30)의 외부 본딩 패드(38b)와 외부회로를 전기적으로 연결하기 위해 별도의 복수 개의 리드(36)가 형성되어 있고, 리드(36)의 선단에는 인쇄회로기판에 삽입되어 전기적으로 연결하기에 적합한 형태의 클립(33)이 형성되어 있으며, 각각의 리드(36)는 측면레일에 의해 연결되어 있다. 측면레일에는 관통공(35)을 형성할 수 있다.

제4도는 본 발명에 따른 인쇄회로기판을 이용한 멀티 칩 패키지의 다른 실시예를 나타낸 단면도이다. 제4도를 참조하면, 멀티 칩 패키지(40)는 리드 프레임의 다이 패드 대신에 인쇄회로기판(41) 상에 비전도성 또는 전도성 접착제(42)에 의해 실장된 제각기 다른 크기의 복수 개의 베어 칩(43)을 구비하고 있다. 이 때 비전도성 접착제(42)를 사용하는 이유는 기판(41) 상부면에 형성된 배선 패턴의 전기적 단락(electrical short)을 방지하기 위한 것이다. 인쇄회로기판(41)의 내부에는 신호라인과 전압라인 및 접지라인을 이루는 다층 배선(49)이 형성되며 이러한 라인들은 신호 전달 비아에 의해 전기적으로 연결된다. 기판(41)의 상부표면에 형성된 배선 패턴을 랜드패턴(41a; land pattern)이라 한다. 기판(41)의 하부에는 히트 싱크(45)가 부착되어 있다. 히트 싱크(45)는 기판을 관통하는 열 방출 비아에 의해 베어 칩의 밑면과 연결된다.

이와 같은 구조를 갖는 반도체 패키지(40)는 베어 칩(43)의 활성면에 형성된 전극 패드와 기판(41)의 랜드 패턴(41a) 상에 형성된 내부 본딩 패드(48a)가 본딩 와이어(44)에 의해 전기적으로 연결되고, 기판(41)의 랜드 패턴(41a) 상에 형성된 외부 본딩 패드(48b)에는 절곡된 복수 개의 리드(46)가 전기적으로 연결된다. 또한 비전도성 접착제(42)가 기판(41)에 형성된 주변 본딩 패드를 침범하는 것을 막기 위하여 본딩 패드(48a,48b) 및 베어 칩(43)이 실장될 부분을 제외하고 요홈부 또는 실크 잉크로 사각링 모양의 테두리가 형성된 평면 인쇄회로 기판을 형성하고, 기판(41)과 베어 칩(46) 및 리드(48a,48b)를 외부 환경으로 부터 보호하기 위하여 기판(41)의 상부의 외부 본딩 패드(48b)를 제외한 전면을 에폭시 몰딩 컴파운드 등의 봉지 수지(47)로 봉지한다.

이러한 본 발명에 따른 멀티 칩 패키지를 종래 멀티 칩 패키지와 비교해 볼 때 가장 특이한 점을 인쇄회로기판(41)에 베어 칩이 직접 부착되고, 본딩 패드가 형성된 기판(41)을 직접 리드(46)에 삽입하여 납땜하고 기판의 하부에 히트싱크를 부착한 점에 있다.

한편, 제4도에서 보호층으로 사용되는 봉지수지는 폴리이미드(polyimide)를 수지를 주로 사용하여, 이외에도 열경화성 수지로서 폴리우레탄(polyurethan), 폴리파라크실릴렌(polypaaxylylene), 폴리페닐렌설파이드(polyphenyldnesufide) 등이 사용될 수 있다. 봉지 수지는 외부본딩 패드를 제외한 기판의 상부 표면 전체에 형성됨으로서 베어 칩들이 하나의 패키지 몸체 내에 포함되도록 할 수도 있고, 이하에서 설명되는 바와 같이 베어 칩과 본딩 와이어만 덮도록 봉지수지를 형성할 수도 있다.

제5도(a) 및 (b)는 본 발명에 따른 인쇄회로기판을 이용한 멀티 칩 패키지의 또 다른 실시예에 따른 몰딩공정을 나타낸 단면도이다. 제4도를 참조로 설명한 멀티 칩 패키지와 동일한 구성에 대해서는 동일한 도면부호를 병기하고 자세한 설명은 생략한다. 각각의 베어 칩(43) 및 그 주변의 내부 본딩 패드(48a)를 덮기에 적당한 크기의 반구형, 반타원형 또는 평면형 요홈(51)이 형성된 금형 (52; mold)을 준비하고, 베어 칩(43)들이 해당요홈에 들어가도록 기판을 금형(52)에 올려 놓는다. 포팅(potting)법에 의해 요홈(51)에 봉지수지를 채우는데 이 때 각각의 칩에 대하여 할 수 있고, 2개 이상의 칩을 동시에 포팅할 수도 있다. 요홈(51)의 형상을 일반적으로 구형이고, 타원구형 또는 직육면체, 정육면체, 사각기둥의 형태로 제조될 수 있다.

포팅된 봉지수지가 경화된 다음 외부 본딩 패드(48b)가 복수의 리드(46)와 접촉하도록 리드(46)를 기판(41)에 결합시킨다.

제5도에 나타낸 멀티 칩 패키지를 종래 멀티 칩 패키지와 비교할 때 가장 특이한 점은 인쇄회로기판(41)이 베어 칩에 직접 부착되고, 포팅 방법으로 봉지되며, 본딩 패드가 형성된 기판을 직접 리드에 삽입하여 납땜하고 기판의 하부에 히트싱크를 부착한 점에 있다.

제6도는 본 발명의 또 다른 실시예에 따른 멀티 칩 패키지의 단면도이다. 제6도에 도시한 멀티 칩 패키지(60)는 베어 칩(43)의 하부 밑면에 제2히트싱크(65)를 부착한 구조를 가진다. 제4도를 참조로 설명한 멀티 칩 패키지(40)와 동일한 구성요소에 대하여는 동일한 도면부호를 사용하고 그 자세한 설명을 생략한다.

멀티 칩 패키지(60)의 제2히트싱크(65)는 열전도성이 우수한 재료를 사용하며, 기판(41)의 밑면에 부착된 제1히트싱크(45)와 기판(41)을 관통하는 열 방출 비아를 통해 연결될 수 있다. 이 경우 베어 칩이 동작할 때 발생하는 열은 제2히트싱크(65), 열 방출 비아, 제1히트싱크(45)는 베어 칩에서 발생하는 열을 기판으로 방출할 수도 있다. 여러 베어 칩을 실장하는 경우 집적도가 더 높거나 동작속도가 더 빠른 소자의 경우에는 외부로 열을 방출시키는 것이 바람직하다.

제7도는 본 발명의 또 다른 실시예에 따른 멀티 칩 패키지의 단면도이다. 멀티 칩 패키지(70)는 제5도를 참조로 설명한 바와 같이 포팅법에 의해 형성되는 봉지 수지(77)에 의해 베어 칩과 본딩 와이어를 외부환경으로 부터 보호한다. 제4도를 참조로 설명한 멀티 칩 패키지(40)와 동일한 구성요소에 대하여는 동일한 참조번호를 사용하며 상세한 설명을 생략한다.

제8도는 본 발명에 따른 멀티 칩 패키지의 리드 실장에 적합한 커넥터의 정단면도이다. 리드(80)는 인쇄회로기판을 삽입하기 위한 클립(81), 직각으로 절곡된 리드의 연장부(85), 외부 리드(86) 및 측면 레일(87)을 구비한다. 클립(81)은 인쇄회로기판의 외부 본딩 패드와 양호하게 접촉하기 위한 절곡부(82a)를 갖는 상부 아암(82)과, 지지력을 유지하도록 ''ㄷ''자 형태로 구부러지고 인쇄회로기판의 하면과 선접촉(83a)되는 부위를 갖는 하부암(83)을 구비한다.

따라서 이러한 구조를 갖는 리드는 반도체 패키지를 봉지한 후에 최종적으로 리드(80)와 기판의 외부 본딩 패드를 결합시키고 솔더링 접합하므로, 일반적인 패키지와 달리 리드 프레임 리드의 절단이나 절곡형성과정이 생략되어 공정이 간단하고 저렴한 반도체 패키지를 구현할 수 있게 해 준다.

이상에서 살펴본 바와 같이, 본 발명에 따른 멀티 칩 패키지는 인쇄회로기판을 사용하므로서 고밀도 실장이 가능하고 실리콘 기판을 사용하지 않으므로 공정이 단순화되고 비용이 절감되는 이점이 있다.

또한, 인쇄회로기판 상에 요홈 또는 실크 잉크를 사각링 모양의 테두리를 갖는 베어 칩 실장부를 형성하므로서 접착제가 실장부 주변의 본딩 패드를 침범하지 않으므로 와이어 본딩의 불량을 방지할 수 있다.

또한, 인쇄회로기판에 열 방출용 비아구멍을 형성하고 기판의 밑면에 또는 기판의 밑면과 베어 칩의 밑면에 히트싱크를 부착하므로서, 베어 칩에서 발생하는 열을 효과적으로 방출할 수 있다.

Claims (11)

1. 배선 패턴이 형성된 복수의 전도층이 적층된 인쇄회로기판을 사용한 멀티 칩 패키지로서, 복수의 반도체 베어 칩과, 상기 복수의 반도체 베어 칩이 접착제에 의해 실장되며 상기 접착제가 흘러넘침을 방지하는 실장부와, 상기 인쇄회로기판을 관통하며 상기 실장부 내에 위치하는 열 방출 비아와, 상기 복수의 베어 칩과 본딩 와이어에 의해 전기적으로 연결되는 복수의 내부 본딩 패드 및 상기 복수의 베어 칩을 외부와 전기적으로 연결시키기 위한 복수의 외부 본딩 패드를 갖는 인쇄회로기판과, 상기 복수의 반도체 베어 칩, 내부 본딩 패드 및 본딩 와이어를 봉지하는 봉지수지와, 상기 인쇄회로기판의 하부면에 부착되어 상기 복수의 베어 칩에서 발생하는 열을 방출하는 히트싱크와, 상기 복수의 외부 본딩 패드와 결합되며 클립형태의 결합부분을 갖는 리드 커넥터를 구비하는 멀티 칩 패키지.
2. 제1항에 있어서, 상기 복수의 베어 칩의 밑면에 제2히트싱크가 부착된 것을 특징으로 하는 멀티 칩 패키지.
3. 제1항에 있어서, 상기 내부 본딩 패드는 금, 은, 구리 또는 그 합금이 0.3㎛ 이상으로 도금된 것을 특징으로 하는 멀티 칩 패키지.
4. 제1항에 있어서, 상기 내부 본딩 패드는 금, 은, 구리 또는 그 합금으로 된 것을 특징으로 하는 멀티 칩 패키지.
5. 제1항에 있어서, 상기 내부 본딩 패드는 전기도금 또는 무전해도금법에 의해 형성된 것을 특징으로 하는 멀티 칩 패키지.
6. 제1항에 있어서, 상기 봉지수지는 에폭시 몰딩 컴파운드, 폴리우레탄, 폴리파라크실렌 또는 폴리페닐렌설파이드인 것을 특징으로 하는 멀티 칩 패키지.
7. 제1항에 있어서, 상기 리드 커넥터는 직각으로 절곡된 리드의 연장부, 외부 리드, 측면 레일로 구성된 리드부와; 상기 인쇄회로기판의 외부 본딩 패드와 접촉되는 절곡부를 갖는 상부 아암과, 지지력을 유지하도록 ''ㄷ''자 형으로 구부러지고 인쇄회로기판의 하면과 선접촉되는 부위를 갖는 하부아암을 갖는 클립부가 구성됨을 특징으로 하는 멀티 칩 패키지.
8. 제1항에 있어서, 상기 봉지수지는 포팅법에 의해 형성되는 것을 특징으로 하는 멀티 칩 패키지.
9. 제8항에 있어서, 상기 봉지수지는 요홈 형상을 갖는 금형에 봉지수지를 포팅하여 형성되는 것을 특징으로 하는 멀티 칩 패키지.
10. 제1항에 있어서, 상기 실장부는 오목 홈의 형태를 갖는 것을 특징으로 하는 멀티 칩 패키지.
11. 제1항에 있어서, 상기 실장부는 사각링 모양의 테두리를 갖는 것을 특징으로 하는 멀티 칩 패키지.