DE10205544A1 - Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit dreidimensionaler Umverdrahtungsstruktur sowie elektronisches Halbleiterbauteil - Google Patents

Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit dreidimensionaler Umverdrahtungsstruktur sowie elektronisches Halbleiterbauteil

Info

Publication number
DE10205544A1
DE10205544A1 DE10205544A DE10205544A DE10205544A1 DE 10205544 A1 DE10205544 A1 DE 10205544A1 DE 10205544 A DE10205544 A DE 10205544A DE 10205544 A DE10205544 A DE 10205544A DE 10205544 A1 DE10205544 A1 DE 10205544A1
Authority
DE
Germany
Prior art keywords
rewiring structure
electronic semiconductor
semiconductor component
openings
insulator layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10205544A
Other languages
English (en)
Inventor
Albert Auburger
Horst Theuss
Thomas Kilger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10205544A priority Critical patent/DE10205544A1/de
Publication of DE10205544A1 publication Critical patent/DE10205544A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Bei einem Verfahren zur Herstellung eines elektronischen Halbleiterbauteils werden mit Durchbrüchen versehene Isolatorschichten aufeinander geschichtet. Die Durchbrüche (66) werden mit einer elektrisch leitenden Umverdrahtungsstruktur (6) aufgefüllt. Ein Halbleiterchip (10) wird auf die oberste Isolatorschicht (65) aufgebracht und seine Kontaktflächen (103) jeweils mit einzelnen Kontaktanschlussflächen (70) der Umverdrahtungsstruktur elektrisch leitend verbunden. Das Bauteil wird anschließend mit einer Füllmasse (16) verkapselt.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit einer dreidimensionalen Umverdrahtungsstruktur sowie ein mit diesem Verfahren hergestelltes elektronisches Halbleiterbauteil.
  • Elektronische Halbleiterbauteile, die auf einer Leadframe- Technik basieren, bieten ebenso wie sog. Leadless Packages keine oder nur sehr eingeschränkte Möglichkeiten zur Umverdrahtung, Entflechtung und/oder Durchkontaktierung. Das hat den Nachteil von relativ großen Bauteilen, die zwar sehr flach sein können, jedoch typischerweise einen relativ großen Flächenbedarf aufweisen.
  • Zur Entflechtung können bspw. mehrlagige Systeme aus einem Kunststoff oder aus Keramik mit metallischen Zwischenlagen eingesetzt werden. Hierbei handelt es sich um sog. Multilayer-Substrate, bei denen eine Durchkontaktierung mittels sog. Via-Hole-Technologie erfolgt. D. h. vertikale Durchbrüche bzw. Löcher werden an ihren Rändern jeweils mit einer Metallisierung versehen und bilden dadurch elektrisch leitende Verbindungen zwischen verschiedenen Niveaus von Leitungsebenen.
  • Ein Ziel der Erfindung besteht darin, ein Verfahren zur Herstellung von elektronischen Halbleiterbauteilen zur Verfügung zu stellen, mit dem hochintegrierte Bauteile mit geringem Bauteilvolumen herstellbar sind.
  • Dieses Ziel der Erfindung wird mit dem Gegenstand der unabhängigen Ansprüche erreicht. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Demgemäß sieht ein erfindungsgemäßes Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit einer dreidimensionalen Umverdrahtungsstruktur folgende Verfahrensschritte vor:
    • - Bereitstellen von wenigstens zwei Isolatorschichten und Einbringen von Durchbrüchen in Gestalt von Leitungsstrukturen in jede der Isolatorschichten,
    • - Aufbringen der wenigstens einen zweiten Isolatorschicht auf der ersten Isolatorschicht bzw. Übereinanderstapeln weiterer Isolatorschichten, die dabei jeweils untereinander verbunden werden,
    • - Auffüllen der Durchbrüche in den Isolatorschichten mit einem elektrisch leitenden Material unter Herstellung der dreidimensionalen Umverdrahtungsstruktur,
    • - Aufbringen eines Halbleiterchips auf einer zuoberst angeordneten Isolatorschicht,
    • - Herstellen von elektrischen Verbindungen zwischen Kontaktflächen des Halbleiterchips und Kontaktanschlussflächen der Umverdrahtungsstruktur und
    • - Verkapselung zumindest des Halbleiterchips und der zuoberst angeordneten Isolatorschicht.
  • Das erfindungsgemäße Verfahren hat den Vorteil, dass damit auf relativ einfache Weise sehr kompakte Bauteile hergestellt werden können, die sich durch eine hohe Integration auszeichnen. Die Außenkontaktflächen des Bauteils sind auf diese Weise bereits entflechtet und können je nach gewünschtem technischen Anwendungsfall konfiguriert werden.
  • Eine Ausführungsform des erfindungsgemäßen Verfahrens sieht vor, dass eine zuunterst liegende Isolatorschicht auf einer Oberseite eines flachen metallischen Trägersubstrats aufgebracht und mit dieser verbunden, bspw. verklebt wird, wonach wenigstens eine weitere Isolatorschicht auf die zuunterst liegende Isolatorschicht geschichtet und mit dieser verbunden wird bzw. miteinander verbunden werden. Das metallische Trägersubstrat besteht vorzugsweise aus einem Metall, das eine gute Basis für das galvanische Abscheiden von metallischen Strukturen bietet, aus denen die Umverdrahtungsstruktur unter Ausfüllen der Durchbrüche in den Isolatorschichten aufgebaut wird. Für diesen Zweck eignet sich Kupfer als Trägermetall besonders gut. Dieses metallische Trägersubstrat wird nach dem Verkapseln des elektronischen Halbleiterbauteils wieder entfernt, was durch Ätzen oder durch Abschleifen erfolgen kann.
  • In einer Ausführungsform des erfindungsgemäßen Verfahrens werden die Durchbrüche in Gestalt von Leitungsstrukturen nach ihrer Herstellung jeweils mit einer Vormetallisierung versehen, was das galvanische Beschichten erheblich erleichtern und beschleunigen kann. Insbesondere wird dadurch das galvanische Aufwachsen von längeren horizontalen Abschnitten gefördert und ermöglicht.
  • Diese Vormetallisierung kann durch Bedampfen oder mittels der sog. Sputter-Technik aufgebracht werden, was Vorteile hinsichtlich der damit erzielbaren Maßhaltigkeit sowie der Schichtdickenkonstanz hat.
  • Eine alternative Durchführungsform des erfindungsgemäßen Verfahrens sieht vor, dass die Durchbrüche der Umverdrahtungsstruktur mit einem Leitkleber aufgefüllt werden. Solche Leitkleber bestehen typischerweise aus einem flüssigen oder zähflüssigen Epoxidmaterial, in das Metallspäne bzw. -nadeln eingelagert sind. Diese Metallspäne bzw. -nadeln, die vorzugsweise aus einem Metall mit guten elektrischen Eigenschaften wie Silber oder dgl. bestehen, machen einen Anteil von deutlich mehr als 50% am Gesamtvolumen des Leitklebers aus. Dieser Leitkleber lässt sich am besten unter erhöhter Temperatur und unter erhöhtem Druck in die Hohlräume der Isolatorschichten einbringen, wobei zu stark verästelte bzw. verwinkelte Strukturen nur mit einem relativ dünnflüssigen Leitkleber zuverlässig ausgefüllt werden können.
  • Eine weitere alternative Durchführungsform des erfindungsgemäßen Verfahrens sieht vor, dass die Durchbrüche der Umverdrahtungsstruktur mit einer Lotpaste auf- bzw. ausgefüllt werden, die anschließend unter erhöhter Temperatur aufgeschmolzen wird.
  • Sowohl die mit Leitkleber als auch die mit Lotpaste ausgefüllten Strukturen eignen sich gut für eine Flip-Chip-Montage des Halbleiterchips, der mit seinen Kontaktflächen auf die Kontaktanschlussflächen der Umverdrahtungsstruktur aufgesetzt und mit der Umverdrahtungsstruktur eine feste Verbindung eingehen kann. Hierzu wird entweder die Lotpaste aufgeschmolzen oder der Leitkleber ausgehärtet.
  • Gemäß einer weiteren alternativen Durchführungsform der Erfindung ist vorgesehen, dass die Durchbrüche der Umverdrahtungsstruktur mit flüssigem Metall aufgefüllt werden, das vorzugsweise unter erhöhter Temperatur eingebracht und beim Abkühlen erstarrt. Auch hier kann der Halbleiterchip in Flip- Chip-Montage in einem gemeinsamen Fertigungsschritt mit der Herstellung der Umverdrahtungsstruktur mit dieser verbunden werden.
  • Bei diesen zuvor beschriebenen Verfahren, bei dem die Umverdrahtungsstruktur als flüssige oder zähflüssige Masse in die Durchbrüche der Isolatorschichten eingebracht wird, werden diese vorzugsweise von seiten der zuunterst angeordneten Isolatorschicht her aufgefüllt, wobei die zuoberst liegende Isolatorschicht in einer Negativform aufliegt. In dieser Negativform kann ggf. zugleich der Halbleiterchip liegen, der dann in einem Fertigungsschritt mit der einzubringenden Umverdrahtungsstruktur in Flip-Chip-Technik elektrisch leitend verbunden wird.
  • Eine weitere Ausführungsform sieht vor, dass die Durchbrüche in den einzelnen Isolatorschichten jeweils durch einen Stanzprozess hergestellt werden, was insbesondere Kostenvorteile aufgrund des einfachen Verfahrens hat.
  • Eine alternative Ausführungsform des Verfahrens sieht vor, dass die Durchbrüche in den Schichten mittel Laserschneiden eingebracht werden, was insbesondere Vorteile hinsichtlich der Exaktheit und der Maßhaltigkeit der gefertigten Durchbrüche aufweist.
  • Die einzelnen Schichten werden vorzugsweise aufeinander geklebt, wobei die zuunterst liegende Schicht auf eine Oberseite des metallischen Trägersubstrats geklebt wird. Die Klebetechnik hat den Vorteil einer zuverlässigen Verbindung der einzelnen Schichten, wobei eine genaue Einhaltung einer konstanten Kleberschichtdicke für eine hohe Fertigungsgüte sorgen kann.
  • Als Isolatorschichten können in einer ersten Variante des erfindungsgemäßen Verfahrens jeweils dünne Moldcompounds verwendet werden. Diese sog. Moldcompounds sind dünne Scheiben aus einem auch als Pressmasse für Gehäuse verwendeten duroplastischen Kunststoff, der ggf. geeignete Füllstoffe aufweisen kann. Diese Moldcompounds sind besonders vorteilhaft, da sie aus gleichem Material bestehen wie das später aufgebrachte Gehäuse aus Pressmasse, so dass eine zuverlässige Materialverbindung geschaffen wird, die keinerlei problematische Grenzflächeneffekte aufgrund unterschiedlicher Wärmeausdehnungskoeffizienten und damit einhergehender Verwölbung zeigen kann.
  • In einer alternativen Ausführungsform des erfindungsgemäßen Verfahrens werden als isolierende Schichten jeweils Polyimidschichten bzw. -folien verwendet, die sich ebenfalls auf einfache Weise miteinander verkleben lassen. Auch diese Folien lassen sich in zuverlässiger Weise mit einer Pressmasse umgießen und gehen mit dieser eine gut haftende Verbindung ein. Die Polyimidfolien lassen sich auf einfache Weise mit einer Vormetallisierung versehen, die den galvanischen Abscheidungsprozess wesentlich erleichtern bzw. beschleunigen kann.
  • Auf die zuoberst liegende Schicht können mittels fotolithografischem Verfahren weitere metallische Strukturen aufgebracht werden, wobei auf die zuoberst liegende Schicht in einem mehrstufigen Verfahren jeweils in einer ersten Stufe ein Fotolack aufgebracht, anschließend durch Belichtung und Entwicklung strukturiert und die dadurch entstehenden Durchbrüche auf galvanischem Wege mit einer metallischen Schicht der Umverdrahtungsstruktur aufgefüllt werden.
  • Auf diese Weise können in einem kombinierten Verfahren weitere metallische Strukturen aufgebaut werden, die bspw. als Säulenstrukturen zur Abstützung einer metallischen Abschirmung oder insbesondere zur Ausbildung einer Chipinsel zur Befestigung des Halbleiterchips ausgestaltet sein können.
  • Eine Ausgestaltung des Verfahrens sieht vor, dass die Verkapselung des elektronischen Halbleiterbauteils mittels Transfer-Molding-Verfahren erfolgt, bei dem eine Pressmasse unter hohem Druck und erhöhter Temperatur in eine Form eingedrückt wird. Das Bauteil wird auf diese Weise mit einer isolierenden Schutzschicht versehen, die ihm die für den weiteren Einsatz notwendige Robustheit verleiht.
  • Gemäß einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens wird auf eine Unterseite des elektronischen Halbleiterbauteils nach dem Entfernen des metallischen Trägersubstrats jeweils eine dünne Kontaktbeschichtung auf jeden frei gelegten Außenkontakt der Umverdrahtungsstruktur aufgebracht.
  • Diese Kontaktbeschichtung besteht vorzugsweise aus einer Nickel-Gold-Legierung und schützt die Kontakte vor Oxidation und dient der guten Lötbarkeit der Bauteilkontakte, d. h. der guten Benetzbarkeit mit flüssigem Lot.
  • Eine optionale Variante des Verfahrens sieht vor, dass das elektronische Halbleiterbauteil vor seiner Verkapselung bzw. danach mit einer zusätzlichen metallischen Abschirmung gegen elektromagnetische Strahlung versehen wird, die speziell für eine Einsetzbarkeit des Bauteils für Hochfrequenzanwendungen sorgt.
  • Eine Variante der Erfindung sieht vor, dass die Kontaktflächen des Halbleiterchips in Flip-Chip-Technik unmittelbar auf Kontaktanschlussflächen der aus Leitkleber oder Lotpaste bestehenden Umverdrahtungsstruktur aufgesetzt und durch anschließendes Erwärmen in innige Verbindung gebracht werden. Dieses Verfahren ermöglicht eine besonders rationelle Fertigung der elektronischen Halbleiterbauteile.
  • Gemäß einer bevorzugten Variante der Erfindung werden eine Vielzahl von elektronischen Halbleiterbauteilen auf einem gemeinsamen Trägersubstrat prozessiert und nach dem Entfernen des Trägersubstrats - dies kann bspw. durch Abschleifen oder Abätzen erfolgen - zu elektronischen Halbleiterbauteilen vereinzelt werden. Das Vereinzeln kann bspw. durch Sägen, durch Wasserstrahlschneiden oder auch durch Laserstrahlschneiden erfolgen.
  • Diese Verfahrensvariante hat den Vorteil, dass damit in kurzer Zeit eine große Anzahl von Bauteilen hergestellt und verarbeitet werden können.
  • Ein erfindungsgemäßes elektronisches Halbleiterbauteil mit einer dreidimensionalen metallischen Umverdrahtungsstruktur, das mit einem Verfahren gemäß einer der zuvor beschriebenen Verfahrensvarianten hergestellt ist, weist insbesondere den Vorteil einer hohen Integration und hoher Kompaktheit auf.
  • Als Material für die metallische dreidimensionale Umverdrahtungsstruktur kommt insbesondere Nickel, Silber und/oder Kupfer in Frage. Diese Metalle weisen jeweils gute elektrische Leitungseigenschaften auf und eignen sich alle zur galvanischen Beschichtung in ausreichend kurzer Zeit.
  • Als alternatives Material für eine elektrisch leitende Umverdrahtungsstruktur kommt Leitkleber, Lotpaste oder ein geeignetes flüssiges Metall in Frage, die ggf. unter Vakuum bzw. Druck und erhöhter Temperatur eingebracht werden können.
  • Eine erfindungsgemäße Ausführungsform des elektronischen Halbleiterbauteils sieht vor, dass die Kontaktflächen des Halbleiterchips mittels Bonddrahtverbindungen mit den Kontaktanschlussflächen der Umverdrahtungsstruktur elektrisch leitend verbunden sind. Mit dieser sog. Wire-Bond-Technik sind eine Vielzahl von zuverlässigen Verbindungen herstellbar.
  • Eine alternative Ausführungsform sieht einen mittels Flip- Chip-Technik auf die Umverdrahtungsstruktur aufgesetzten Halbleiterchip vor, dessen Kontaktflächen jeweils mittels Lotkugeln mit den Kontaktanschlussflächen der Umverdrahtungsstruktur elektrisch leitend verbunden sind. Die feste mechanische Verbindung besteht durch eine Erhitzung und dadurch bedingte Aufschmelzung der Lotkugeln, die sich jeweils mit der zugehörigen Kontaktfläche und Kontaktanschlussfläche verbinden.
  • Schließlich sieht eine weitere erfindungsgemäße Ausführungsform eine dünne Beschichtung der Außenkontakte des elektronischen Halbleiterbauteils mit einer Legierung aus Nickel und Gold vor, die eine Oxidation verhindert und damit jederzeit eine gute Lötbarkeit gewährleistet.
  • Eine gezielte Beeinflussung von elektrischen Parametern des Bauteils, wie bspw. die Dielektrizität zwischen einzelnen Leiterbahnen, ist durch eine geeignete Wahl verschiedener Materialien der Isolatorschichten möglich. Dieser Aspekt kann insbesondere für Hochfrequenzbauteile vorteilhaft ausgenutzt werden.
  • Weiterhin müssen die Umverdrahtungsebenen nicht zwingend eben ausgeführt sein, sondern können durch die Wahl entsprechend flexibler Polyimidschichten in nahezu beliebiger Form im Bauteil eingegossen werden.
  • Eine weitere vorteilhafte Ausgestaltung liegt in der zusätzlichen Integration von passiven elektrischen Bauteilen (Widerstände, Kondensatoren, Spulen, etc.) in die Isolatorschichten bzw. in die Polyimidfolien.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
  • Die Fig. 1 bis 9 zeigen jeweils aufeinander folgende Prozessschritte einer ersten Variante eines erfindungsgemäßen Verfahrens zur Herstellung eines elektronischen Halbleiterbauteils mit einer dreidimensionalen Umverdrahtungsstruktur.
  • Fig. 10 zeigt eine erste Polyimidfolie mit Durchbrüchen bzw. Leitungsstrukturen zur Verwendung bei einer Variante des erfindungsgemäßen Verfahrens.
  • Fig. 11 zeigt eine zweite Polyimidfolie mit teilweise metallisierten Durchbrüchen bzw. Leitungsstrukturen.
  • Anhand der folgenden Fig. 1 bis 9 wird ein erfindungsgemäßes Verfahren zur Herstellung eines elektronischen Halbleiterbauteils 2 mit einer dreidimensionalen Umverdrahtungsstruktur 6 in jeweils aufeinander folgenden Prozessschritten erläutert.
  • Fig. 1 zeigt einen schematischen Querschnitt eines flachen metallischen Trägersubstrats 4, auf dessen Oberseite 41 mehrere Isolatorschichten 61, 62, 63, 64, 65 zur Herstellung einer dreidimensionalen Umverdrahtungsstruktur 6 aufgebracht sind.
  • Das metallische Trägersubstrat 4 besteht vorzugsweise aus Kupfer oder einem anderen geeigneten Trägermetall, das günstige Eigenschaften sowohl hinsichtlich einer galvanischen Beschichtung (vgl. Fig. 2) als auch hinsichtlich eines leichten Ätzens zum abschließenden Entfernen des Trägersubstrats 4 (vgl. Fig. 8) aufweist. Als Isolatorschichten 61, 62, 63, 64, 65 sind in einem ersten Ausführungsbeispiel dünne Duroplastschichten vorgesehen, die in einem sog. Moldingprozess durch Verpressen hergestellt werden und als sog. Moldcompounds bezeichnet werden.
  • In diese Isolatorschichten 61, 62, 63, 64, 65 werden jeweils gewünschte Durchbrüche 66 in Gestalt von Leitungsstrukturen 67 eingebracht, welche später nach dem Aufeinanderschichten die metallische Umverdrahtungsstruktur 6 abbilden sollen. Die Durchbrüche können bspw. mittels geeignetem Stanzvorgang oder auch mittels Laserschneidverfahren hergestellt werden, wobei sich bei sehr feinen Strukturen aufgrund der damit erzielbaren Genauigkeit das Laserschneidverfahren besser eignet.
  • Fig. 1 zeigt beispielhaft fünf solcher aufeinander gelegter und miteinander verklebter Isolatorschichten 61, 62, 63, 64, 65, deren unterst liegende erste Isolatorschicht 61 auf die Oberseite des Trägersubstrats 4 geklebt ist. Zur Herstellung einer erfindungsgemäßen Umverdrahtungsstruktur sind wenigstens zwei aufeinander gefügte Isolatorschichten 61, 62 notwendig. Die maximale Anzahl von Isolatorschichten 61, 62, 63, 64, 65 ist lediglich dadurch begrenzt, wie viele Isolatorschichten sich mit der erforderlichen Deckungsgenauigkeit noch handhaben lassen bzw. welche Strukturen sich anschließend noch zuverlässig auf galvanischem Wege auffüllen lassen.
  • Zur besseren Steuerung eines Überwachungsprozesses kann auf die zuoberst liegende fünfte Isolatorschicht 65 eine Fotolackschicht aufgebracht werden, die entsprechend den gewünschten metallischen Leitungsstrukturen strukturiert, d. h. belichtet und entwickelt werden kann.
  • Die äußeren Abmessungen des flachen metallischen Trägersubstrats 4 geben typischerweise die Abmessungen des späteren elektronischen Halbleiterbauteils vor, da eine Füllmasse eines Gehäuses vorzugsweise bündig mit den Seitenkanten des Trägersubstrats 4 abschließt. Die Grundrisse der Isolatorschichten 61, 62, 63, 64, 65 sind somit jeweils geringfügig kleiner als der Grundriss des Trägersubstrats 4, so dass ringsum jeweils ein Rand verbleibt.
  • Fig. 2 zeigt einen schematischen Querschnitt eines folgenden Verfahrensschrittes, bei dem die durch die Durchbrüche 66 der aufeinander geklebten Isolatorschichten 61, 62, 63, 64, 65 abgebildeten Hohlräume mittels galvanischem Abscheideprozess aufgefüllt werden und damit die gewünschte Leitungsstruktur 67 der dreidimensionalen Umverdrahtungsstruktur 6 bilden. Für das auf galvanischem Wege abgeschiedene Metall eignet sich insbesondere Nickel, das auf der metallischen Oberfläche des Trägersubstrats 4 (z. B. Cu) einen guten Haftgrund findet. Alternativ eignen sich jedoch auch andere Metalle zur galvanischen Abscheidung der Leitungsstruktur 67, bspw. Kupfer oder Silber.
  • Fig. 3 zeigt in einem weiteren schematischen Querschnitt ein Ergebnis weiterer Prozessschritte, bei denen mittels ein- oder mehrfacher Beschichtung und Strukturierung von Fotolack sowie jeweils folgenden galvanischen Abscheideprozessen weitere Leitungs- bzw. Metallstrukturen oberhalb der fünften Isolatorschicht 65 realisiert werden können. Im gezeigten Ausführungsbeispiel ist bspw. eine sog. Chipinsel 69 zur flächigen Verbindung mit einem Halbleiterchip auf die fünfte Isolatorschicht 65 aufgetragen. Weiterhin sind mehrere höhere Säulenabschnitte 68 ausgebildet, die einerseits teilweise als Kontaktanschlussflächen zur Herstellung von elektrischen Drahtbondverbindungen (vgl. Fig. 5) und andererseits als Stützsäulen für eine Abschirmung (vgl. Fig. 6) fungieren.
  • Fig. 4 zeigt in einem schematischen Querschnitt das Ergebniss mehrfacher Beschichtungen mit Fotolack und entsprechender Prozessierung. Um einzelne Strukturen weiter in die Höhe wachsen lassen zu können, wird eine Fotolackschicht aufgebracht und strukturiert, woran sich ein Abscheideprozess anschließt. Diese Verfahrensschritte können mehrfach wiederholt werden, bis die gewünschte Höhe der Strukturen, z. B. der Chipinsel 69, der Säulenabschnitte 68 oder dgl., erreicht ist. Die Säulenabschnitte 68 zeigen im dargestellten Ausführungsbeispiel einen pilzartigen oberen Abschluss, auf den bspw. eine Abschirmung aufgesetzt werden kann.
  • Bevor in einem anschließenden Prozessschritt ein Halbleiterchip 10 mit seiner passiven Rückseite 102 auf die Chipinsel 69 aufgebracht und fest mit dieser verbunden wird (sog. Die- Bonden, vgl. Fig. 5), muss zunächst das fertige Umverdrahtungs-Leadframe (entspr. Fig. 4) von allen Fotolackresten befreit werden. Nach oben weisende Kontaktflächen 103 auf der aktiven Vorderseite 101 des Halbleiterchips 10 werden anschließend mittels Bonddrahtverbindungen 12 mit den aus der obersten fünften Isolatorschicht 65 ragenden sowie ggf. an den Säulenabschnitten 68 befindlichen Kontaktanschlussflächen 70 der Umverdrahtungsstruktur 6 elektrisch leitend verbunden (sog. Wire-Bonden).
  • Anstatt der gezeigten bekannten Bonddrahtverbindungen kann der Halbleiterchip 10 ebenso mittels Flip-Chip-Technik auf die Umverdrahtungsstruktur 6 aufgebracht werden, wozu an seiner aktiven Vorderseite 101 jeweils Kontaktflächen 103 vorgesehen sind, die mittels Lotkugeln mit den entsprechend positionierten Kontaktanschlussflächen 70 der Umverdrahtungsstruktur 6 mechanisch und elektrisch leitend verbunden werden. Diese bekannte Flip-Chip-Technik kann ggf. Vorteile hinsichtlich der damit erzielbaren Kompaktheit des elektronischen Halbleiterbauteils aufweisen, da der seitliche Raumbedarf für die Drahtbondverbindungen entfällt. Die Umverdrahtungsstruktur 6 muss daher die Außenabmessungen des Halbleiterchips 10 nur geringfügig oder gar nicht überragen.
  • Wie anhand der Fig. 6 deutlich wird, kann optional eine Abschirmung 14 in Gestalt eines Metallplättchens auf die Säulenabschnitte 68 aufgebracht werden. Diese kann für eine bessere elektromagnetische Abschirmung des zu fertigenden elektronischen Halbleiterbauteils sorgen, dass somit insbesondere auch für Hochfrequenzanwendungen geeignet sein kann. Um eine zuverlässige Abstützung für die metallische Abschirmung 14 zu bieten, sind wenigstens drei jeweils gleich hohe Säulenabschnitte 68 erforderlich, die vorzugsweise jeweils an äußeren Kanten der Umverdrahtungsstruktur 6 angeordnet sind. Die gezeigte Abschirmung 14 kann jedoch ggf. auch ersatzlos entfallen.
  • Fig. 7 zeigt einen weiteren Prozessschritt, bei dem eine Press- bzw. Füllmasse 16 auf das Trägersubstrat 4 aufgebracht wird, welche die Umverdrahtungsstruktur 6 mitsamt des Halbleiterchips 10, der Säulenabschnitte 68 sowie ggf. der Abschirmung 14 umschließt. Die Press- bzw. Füllmasse besteht in einer ersten Variante der Erfindung vorzugsweise aus einem gleichen oder gleichartigen Material wie die Isolatorschichten 61, 62, 63, 64, 65, so dass eine zuverlässige Verbindung der obersten fünften Isolatorschicht 65 mit der Füllmasse 16 gebildet wird, ohne dass dabei irgendwelche nachteiligen Grenzflächeneffekte, bspw. aufgrund unterschiedlicher Wärmeausdehnungen (sog. Warpage - Verwölbung), entstehen können.
  • Das durch die ausgehärtete Füllmasse 16 gebildete Gehäuse 18 weist typischerweise eine quaderförmige Kontur auf (vgl. Fig. 7 bis 9) und entspricht von seinen Basisabmessungen denen des Trägersubstrats 4.
  • Das Trägersubstrat 4 wird anschließend entfernt (Fig. 8), bspw. durch Schleifen oder Ätzen, wodurch Außenkontaktflächen 71 an einer Gehäuseunterseite 181 freigelegt werden, welche zuvor die leitenden Verbindungen der galvanisch gebildeten Leitungsstrukturen 67 mit der Oberseite 41 des Trägersubstrats 4 waren. Das in Figur gezeigte elektronische Halbleiterbauteil 2 kann prinzipiell bereits in dieser Form Verwendung finden und technisch eingesetzt werden.
  • Vorzugsweise wird jedoch zusätzlich ein mit der Fig. 9 illustrierter weiterer Prozessschritt des Beschichtens der Außenkontaktflächen 71 durchgeführt. Dabei werden diese jeweils mit einer lötbaren Endschicht, einer sog. Kontaktbeschichtung 72 versehen, die bspw. aus einer Nickel-Gold-Legierung bestehen kann. Diese Kontaktbeschichtungen 72 weisen typischerweise eine Dicke von jeweils ca. 2 µm auf.
  • Was anhand den Fig. 1 bis 9 nicht deutlich wird, ist die wahlweise Möglichkeit, die elektronischen Halbleiterbauteile 2 einzeln oder in größeren Einheiten zu prozessieren. Eine rationellere Fertigung wird dadurch erzielt, dass großflächige Trägersubstrate 4 mit jeweils entsprechend großflächigen Isolatorschichten 61, 62, 63, 64, 65 belegt werden. Auch die weitere Prozessierung kann in solchen großen Einheiten erfolgen. Diese großen Einheiten können anschließend zu elektronischen Halbleiterbauteilen 2 vereinzelt werden, wie sie in Fig. 9 dargestellt sind. Dieses Vereinzeln kann auf bekanntem Wege, bspw. mittels Sägen, Laserstrahl- oder Wasserstrahlschneiden erfolgen.
  • Eine Alternative zu dem anhand der Fig. 1 bis 9 beschriebenen Verfahren des galvanischen Abscheidens von Metall in den Durchbrüchen 66 der auf dem metallischen Trägersubstrat 4 aufliegenden Schichten 61-65 liegt darin, das Trägersubstrat 4 wegzulassen und ein geeignetes elektrisch leitendes Material in flüssiger oder zähflüssiger Form in die Durchbrüche 66 einzubringen. Dieses Material kann bspw. flüssiger Leitkleber oder auch eine Lotpaste sein. Ebenso denkbar ist die Verwendung von flüssigem Metall, das anschließend aushärtet. Dieses alternative Verfahren eignet sich besonders gut zur Flip-Chip-Montage des Halbleiterchips, der ggf. in einem einzigen Prozessschritt mit der Umverdrahtungsstruktur verbunden werden kann.
  • Diese flüssigen oder zähflüssigen Materialien müssen allerdings eine zuverlässige Erreichung aller Winkel und Verästelungen der Durchbrüche gewährleisten, da andernfalls die zuverlässige Herstellung aller Kontaktierungen nicht zu gewährleisten ist. Eine Lotpaste kann allerdings durch anschließendes Aufschmelzen in einen dünnflüssigen Zustand gebracht werden, der ein zuverlässiges Ausfüllen aller Verzweigungen fördert.
  • Anhand der Fig. 10 und 11 soll nachfolgend eine abgewandelte Variante des erfindungsgemäßen Verfahrens zur Herstellung eines elektronischen Halbleiterbauteils skizziert werden.
  • Fig. 10 zeigt eine erste Polyimidfolie 81 mit Durchbrüchen 83 bzw. Leitungsstrukturen zur Verwendung bei einer Variante des erfindungsgemäßen Verfahrens. Mehrere solcher Polyimidfolien 81 bzw. -schichten werden wie im zuvor beschriebenen Verfahren aufeinander geschichtet, wobei eine zuunterst liegende Folie auf ein Trägersubstrat 4 aus Metall, bspw. aus Kupfer aufgebracht wird.
  • Die Strukturierung dieser Polyimidfolien erfolgt wie zuvor beschrieben mittels Stanzen oder Laserschneiden.
  • Fig. 11 zeigt eine zweite Polyimidfolie 82 mit teilweise metallisierten Durchbrüchen 83 bzw. Leitungsstrukturen. Diese Metallisierungen werden vorzugsweise durch Bedampfen oder durch Sputtern aufgebracht. An das Sputtern bzw. Bedampfen kann sich anschließend ggf. ein galvanischer Prozess zur weiteren Verstärkung der Metallisierungen 84 anschließen. Die Metallisierungen 84 können einseitig oder beidseitig auf die Folie 82 aufgebracht werden.
  • Diese Vormetallisierung kann ggf. entfallen, erleichtert jedoch anschließend nach dem Aufeinanderschichten der einzelnen Folien den galvanischen Prozess der Metallabscheidung, da sich das abgeschiedene Metall besonders gut an der bereits bestehenden Metallisierung anlagert, so dass auf diese Weise auch längere horizontale Leitungsabschnitte zuverlässig mit Metall aufgefüllt werden können.
  • Die weitere Prozessierung entspricht dem bereits anhand der Fig. 2 bis 9 beschriebenen Verfahren.
  • Eine Alternative kann allerdings darin bestehen, dass bei der Verwendung der gezeigten Polyimidfolien 81, 82 ggf. auf den horizontalen galvanischen Abscheidungsprozess gänzlich verzichtet werden kann, wenn nämlich die auf die Folien aufgebrachte Metallisierung 84 bereits eine für Leitungsstrukturen ausreichende Dicke aufweist, so dass nur noch vertikale Verbindungen geschaffen werden müssen. Auf dieses Weise kann ein erheblich schnellerer Herstellungsprozess realisiert werden, wenn auf die metallisch besputterte oder bedampften Schichten eine weitere, dicke Lage folgt, die an den entsprechenden Stellen Durchbrüche aufweist. Damit scheidet sich in einem dadurch gebildeten Hohlraum Metall bei einem späteren Abscheidungsprozess ab.
  • Durch geeignete Wahl verschiedener Materialien der Isolatorschichten können gezielt elektrische Parameter beeinflusst werden, bspw. die Dielektrizität zwischen einzelnen Leiterbahnen, was insbesondere für Hochfrequenzanwendungen von Vorteil sein kann.
  • Durch die Wahl sehr flexibler Polyimidschichten können Umverdrahtungsebenen in beliebiger Form im Package eingegossen werden, bspw. durch Übereinanderlegen in Schlangenlinien.
  • Zusätzlich können passive Bauelemente in die Isolatorschichten integriert werden. Bezugszeichenliste 2 elektronisches Halbleiterbauteil
    4 Trägersubstrat
    41 Oberseite
    42 Unterseite
    6 Umverdrahtungsstruktur
    61 erste Isolatorschicht
    62 zweite Isolatorschicht
    63 dritte Isolatorschicht
    64 vierte Isolatorschicht
    65 fünfte Isolatorschicht
    66 Durchbruch
    67 Leitungsstruktur
    68 Säulenabschnitt
    69 Chipinsel
    70 Kontaktanschlussfläche
    71 Außenkontaktfläche
    72 Kontaktbeschichtung (AuNi)
    8 Polyimidfolie
    81 erste Polyimidfolie
    82 zweite Polyimidfolie
    83 Durchbruch/Leitungsstruktur
    84 Metallisierung
    10 Halbleiterchip
    101 aktive Vorderseite
    102 passive Rückseite
    103 Kontaktfläche
    12 Bonddrahtverbindung
    14 Abschirmung
    16 Füllmasse
    18 Gehäuse
    181 Gehäuseunterseite

Claims (28)

1. Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit einer dreidimensionalen Umverdrahtungsstruktur, bei dem wenigstens zwei, mit Durchbrüchen in Gestalt von Leitungsstrukturen versehene Isolatorschichten (61, 62, 63, 64, 65) aufeinander geschichtet und miteinander verbunden werden, deren Durchbrüche (66) anschließend auf mit einer elektrisch leitenden Umverdrahtungsstruktur (6) aufgefüllt werden, bei dem ein Halbleiterchip (10) auf einer zuoberst angeordneten Isolatorschicht (65) aufgebracht wird und seine Kontaktflächen (103) jeweils mit einzelnen Kontaktanschlussflächen (70) der Umverdrahtungsstruktur (6) elektrisch leitend verbunden werden, wonach eine Verkapselung zumindest des Halbleiterchips (10) und der zuoberst angeordneten Isolatorschicht (65) erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine zuunterst liegende Isolatorschicht (61) auf einer Oberseite (41) eines metallischen Trägersubstrats (4) aufgebracht und mit dieser verbunden wird, wonach wenigstens eine weitere Isolatorschicht (62, 63, 64, 65) auf die zuunterst liegende Isolatorschicht (61) geschichtet und mit dieser verbunden wird bzw. miteinander verbunden werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass nach der Verkapselung das Trägersubstrat (4) von der zuunterst liegenden Isolatorschicht (61) entfernt wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Durchbrüche (66) auf galvanischem Wege mit einer metallischen Umverdrahtungsstruktur aufgefüllt werden.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Durchbrüche (66) in Gestalt von Leitungsstrukturen (67) nach ihrer Herstellung mit einer Vormetallisierung (84) versehen werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Vormetallisierung (84) mittels Bedampfen oder durch Sputtern aufgebracht wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Durchbrüche (66) der Umverdrahtungsstruktur mit einem Leitkleber aufgefüllt werden.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Durchbrüche (66) der Umverdrahtungsstruktur mit einer Lotpaste aufgefüllt werden, die anschließend unter erhöhter Temperatur aufgeschmolzen wird.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Durchbrüche (66) der Umverdrahtungsstruktur mit flüssigem Metall aufgefüllt werden.
10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die Durchbrüche (66) der Umverdrahtungsstruktur von seiten der zuunterst angeordneten Isolatorschicht (61) her aufgefüllt werden, wobei die zuoberst liegende Isolatorschicht (65) in einer Negativform aufliegt.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Durchbrüche (66) in den einzelnen Isolatorschichten (61, 62, 63, 64, 65) jeweils durch einen Stanzprozess hergestellt werden.
12. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Durchbrüche (66) in den einzelnen Isolatorschichten (61, 62, 63, 64, 65) jeweils durch einen Laserschneidprozess hergestellt werden.
13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die einzelnen Isolatorschichten (61, 62, 63, 64, 65) aufeinander geklebt werden.
14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Isolatorschichten (61, 62, 63, 64, 65) jeweils dünne Moldcompounds verwendet werden.
15. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass als Isolatorschichten jeweils Polyimidschichten bzw. -folien (8) verwendet werden.
16. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass auf die zuoberst liegende Isolatorschicht (65) bzw. Polyimidschicht (8; 81, 82) mittels fotolithografischem Verfahren weitere Strukturen aufgebracht werden.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass auf die zuoberst liegende Isolatorschicht (65) bzw. Polyimidschicht (8; 81, 82) in einem mehrstufigen Verfahren jeweils in jeder Stufe ein Fotolack aufgebracht, anschließend durch Belichtung und Entwicklung strukturiert und die dadurch entstehenden Durchbrüche (66) auf galvanischem Wege mit der metallischen Schicht der Umverdrahtungsstruktur (6) aufgefüllt werden.
18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verkapselung des elektronischen Halbleiterbauteils mittels Transfer-Molding-Verfahren erfolgt.
19. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf eine Unterseite (181) des ggf. vom metallischen Trägersubstrats (4) befreiten elektronischen Halbleiterbauteils (2) jeweils eine dünne Kontaktbeschichtung (72) auf jede dadurch frei gelegte Außenkontaktfläche (71) der Umverdrahtungsstruktur (6) aufgebracht wird.
20. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das elektronische Halbleiterbauteil (2) mit einer zusätzlichen metallischen Abschirmung (14) versehen wird.
21. Verfahren nach einem der Ansprüche 7 bis 20, dadurch gekennzeichnet, dass die Kontaktflächen (103) des Halbleiterchips (10) in Flip-Chip-Technik unmittelbar auf Kontaktanschlussflächen (70) der aus Leitkleber oder Lotpaste bestehenden Umverdrahtungsstruktur aufgesetzt und durch anschließendes Erwärmen in innige Verbindung gebracht werden.
22. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Vielzahl von elektronischen Halbleiterbauteilen (2) auf einem gemeinsamen Trägersubstrat (4) prozessiert und nach dem Entfernen des Trägersubstrats (4) zu elektronischen Halbleiterbauteilen (2) vereinzelt werden.
23. Elektronisches Halbleiterbauteil mit dreidimensionaler elektrisch leitender Umverdrahtungsstruktur, das mit einem Verfahren gemäß einem der Ansprüche 1 bis 22 hergestellt ist.
24. Elektronisches Halbleiterbauteil nach Anspruch 23, dadurch gekennzeichnet, dass die dreidimensionale metallische Umverdrahtungsstruktur (6) Nickel, Silber und/oder Kupfer aufweist.
25. Elektronisches Halbleiterbauteil nach Anspruch 23, dadurch gekennzeichnet, dass die dreidimensionale Umverdrahtungsstruktur (6) Leitkleber und/oder Lotpaste aufweist.
26. Elektronisches Halbleiterbauteil nach einem der Ansprüche 23 bis 25, dadurch gekennzeichnet, dass Kontaktflächen (103) des Halbleiterchips (10) mittels Bonddrahtverbindungen (12) mit den Kontaktanschlussflächen (70) der Umverdrahtungsstruktur (6) elektrisch leitend verbunden sind.
27. Elektronisches Halbleiterbauteil nach einem der Ansprüche 23 bis 25, dadurch gekennzeichnet, dass die Kontaktflächen (103) des in Flip-Chip-Technik auf der Umverdrahtungsstruktur (6) aufgebrachten Halbleiterchips (10) mittels Lotkugeln mit den Kontaktanschlussflächen (70) der Umverdrahtungsstruktur (6) elektrisch leitend verbunden sind.
28. Elektronisches Halbleiterbauteil nach einem der Ansprüche 23 bis 27, dadurch gekennzeichnet, dass die Außenkontaktflächen (71) des elektronischen Halbleiterbauteils (2) eine dünne Kontaktbeschichtung (72) mit NiAu aufweisen.
DE10205544A 2002-02-11 2002-02-11 Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit dreidimensionaler Umverdrahtungsstruktur sowie elektronisches Halbleiterbauteil Ceased DE10205544A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10205544A DE10205544A1 (de) 2002-02-11 2002-02-11 Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit dreidimensionaler Umverdrahtungsstruktur sowie elektronisches Halbleiterbauteil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10205544A DE10205544A1 (de) 2002-02-11 2002-02-11 Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit dreidimensionaler Umverdrahtungsstruktur sowie elektronisches Halbleiterbauteil

Publications (1)

Publication Number Publication Date
DE10205544A1 true DE10205544A1 (de) 2003-05-15

Family

ID=7713776

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10205544A Ceased DE10205544A1 (de) 2002-02-11 2002-02-11 Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit dreidimensionaler Umverdrahtungsstruktur sowie elektronisches Halbleiterbauteil

Country Status (1)

Country Link
DE (1) DE10205544A1 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
JPH07170074A (ja) * 1993-12-13 1995-07-04 Toshiba Corp セラミック多層回路基板の製造方法
DE19830158A1 (de) * 1997-09-30 1999-04-22 Siemens Ag Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
US6031292A (en) * 1995-07-18 2000-02-29 Hitachi Cable, Ltd. Semiconductor device, interposer for semiconductor device
EP1065717A2 (de) * 1999-06-29 2001-01-03 Sony Chemicals Corporation Mehrlagen-Leiterplatte
US20010023532A1 (en) * 2000-03-22 2001-09-27 Hirofumi Fujii Method for producing multilayer circuit board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
JPH07170074A (ja) * 1993-12-13 1995-07-04 Toshiba Corp セラミック多層回路基板の製造方法
US6031292A (en) * 1995-07-18 2000-02-29 Hitachi Cable, Ltd. Semiconductor device, interposer for semiconductor device
DE19830158A1 (de) * 1997-09-30 1999-04-22 Siemens Ag Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
EP1065717A2 (de) * 1999-06-29 2001-01-03 Sony Chemicals Corporation Mehrlagen-Leiterplatte
US20010023532A1 (en) * 2000-03-22 2001-09-27 Hirofumi Fujii Method for producing multilayer circuit board

Similar Documents

Publication Publication Date Title
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
EP1481423A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE10031204A1 (de) Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE102016110862B4 (de) Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
WO2004015770A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
DE102006058010A1 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102005043557A1 (de) Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
DE10240461A9 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
EP1508166A2 (de) Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung
DE10334575A1 (de) Elektronisches Bauteil und Nutzen zur Herstellung desselben
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE102006012007A1 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben
DE102009040627B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines elektronischen Systems
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10333840B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE102006049476A1 (de) Halbleiterchip, Halbleiterchipstapel und Verfahren zur Stapelmontage von Halbleiterchips
DE102014203306A1 (de) Herstellen eines Elektronikmoduls
WO2005086233A2 (de) Bauelement mit wlp-fähiger verkapselung und herstellverfahren
DE10205544A1 (de) Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit dreidimensionaler Umverdrahtungsstruktur sowie elektronisches Halbleiterbauteil
EP1298723A2 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE102005050637A1 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10153211A1 (de) Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection