JP3381830B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3381830B2 JP3381830B2 JP21257797A JP21257797A JP3381830B2 JP 3381830 B2 JP3381830 B2 JP 3381830B2 JP 21257797 A JP21257797 A JP 21257797A JP 21257797 A JP21257797 A JP 21257797A JP 3381830 B2 JP3381830 B2 JP 3381830B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit element
- connection terminal
- layer
- interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁性部材に導体
回路を積層したインターポーザを構成部材とする半導体
装置に係る。特に、集積回路素子の電極パット面側とそ
の反対面側に、集積回路素子の電極パッドと外部配線基
板の接続パッドと間に電気的導通回路を形成するインタ
ーポーザをそれぞれ設けた半導体装置の改良に関する。
回路を積層したインターポーザを構成部材とする半導体
装置に係る。特に、集積回路素子の電極パット面側とそ
の反対面側に、集積回路素子の電極パッドと外部配線基
板の接続パッドと間に電気的導通回路を形成するインタ
ーポーザをそれぞれ設けた半導体装置の改良に関する。
【０００２】
【従来の技術】情報処理機器の高速化に伴い、半導体装
置の作動に超高周波を用いるようになってきている。そ
のためポリイミド基板に微細な間隔で形成された導体回
路パターンの複数のビーム・リード（電送路）を超高周
波信号が電送される際に、隣接する前記ビーム・リード
に信号が漏れてしまうクロストーク現象を生じるという
問題があった。このような問題点を解決するために、絶
縁性基板の一例であるポリイミドテープ基板に形成され
た導体回路パターンの反対面に、導電性部材の金属薄板
からなる導電プレーン（支持基板）を固着し、この導体
回路パターンの所定の前記導体リードと前記導電プレー
ンとを貫通孔を介して接続し、放熱及び接地機能を備え
た半導体装置が提案されている。（特願９−２２１６１
参照）
置の作動に超高周波を用いるようになってきている。そ
のためポリイミド基板に微細な間隔で形成された導体回
路パターンの複数のビーム・リード（電送路）を超高周
波信号が電送される際に、隣接する前記ビーム・リード
に信号が漏れてしまうクロストーク現象を生じるという
問題があった。このような問題点を解決するために、絶
縁性基板の一例であるポリイミドテープ基板に形成され
た導体回路パターンの反対面に、導電性部材の金属薄板
からなる導電プレーン（支持基板）を固着し、この導体
回路パターンの所定の前記導体リードと前記導電プレー
ンとを貫通孔を介して接続し、放熱及び接地機能を備え
た半導体装置が提案されている。（特願９−２２１６１
参照）
【０００３】この方式の半導体装置は、表面に複数の電
極パッドを設けた集積回路素子の主面側に接合されてお
り、絶縁性部材層の前記電極パッド面側には、複数のリ
ード・ビームが配列された第１の導体回路パターン層
を、他面側には、接地・放熱機能を備えた導電性プレー
ン層を備え、さらに、前記リード・ビームの一端部に
は、前記集積回路素子の電極パッドに電気的に接続され
る内部接続端子パッドを、前記リード・ビームの他端部
には、円形皿状にデイプレスされた集積回路素子搭載部
の周辺にファン・アウト状に配置され、外部導通回路を
形成する外部接続端子ランドを設けたインターポーザ
と、前記インターポーザの内部接続端子パッドと集積回
路素子の電極パッドとをビーム・リードボンディング
（ワイヤレスボンデング方式）で接続された集積回路素
子と、前記集積回路素子搭載部に封止樹脂を充填して前
記集積回路素子を封止する樹脂封止部と、第１の導体回
路パターン層の一端部を被覆し、前記外部接続端子ラン
ドに対応する複数のビア・ホールを設けたソルダ・レジ
スト層と、前記ビア・ホールを介して外部接続端子ラン
ドに接続され、外部配線パターン側に突出した半田ボー
ル叉はバンプから成る外部接続端子とを具備した構成と
されるものである。
極パッドを設けた集積回路素子の主面側に接合されてお
り、絶縁性部材層の前記電極パッド面側には、複数のリ
ード・ビームが配列された第１の導体回路パターン層
を、他面側には、接地・放熱機能を備えた導電性プレー
ン層を備え、さらに、前記リード・ビームの一端部に
は、前記集積回路素子の電極パッドに電気的に接続され
る内部接続端子パッドを、前記リード・ビームの他端部
には、円形皿状にデイプレスされた集積回路素子搭載部
の周辺にファン・アウト状に配置され、外部導通回路を
形成する外部接続端子ランドを設けたインターポーザ
と、前記インターポーザの内部接続端子パッドと集積回
路素子の電極パッドとをビーム・リードボンディング
（ワイヤレスボンデング方式）で接続された集積回路素
子と、前記集積回路素子搭載部に封止樹脂を充填して前
記集積回路素子を封止する樹脂封止部と、第１の導体回
路パターン層の一端部を被覆し、前記外部接続端子ラン
ドに対応する複数のビア・ホールを設けたソルダ・レジ
スト層と、前記ビア・ホールを介して外部接続端子ラン
ドに接続され、外部配線パターン側に突出した半田ボー
ル叉はバンプから成る外部接続端子とを具備した構成と
されるものである。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
半導体装置にあっては、導電性プレーン層を有するイン
ターポーザを備えた構成としているので、半導体装置の
放熱性、電気特性（寄生電流の拡散）の向上の要求には
対応できるが、外部接続端子（半田ボールまたはバン
プ）が集積回路素子搭載部の外周に配置されるファン・
アウト状のエリア・アレイ構造であるため小型・軽量化
に対応することのできないという問題があった。本発明
は、上記の実情に鑑みてなされたもので、半導体装置の
放熱性及び電気特性の向上に対応できると共に、半導体
装置の小型・軽量化の要求に対応することのできる半導
体装置を提供することにある。
半導体装置にあっては、導電性プレーン層を有するイン
ターポーザを備えた構成としているので、半導体装置の
放熱性、電気特性（寄生電流の拡散）の向上の要求には
対応できるが、外部接続端子（半田ボールまたはバン
プ）が集積回路素子搭載部の外周に配置されるファン・
アウト状のエリア・アレイ構造であるため小型・軽量化
に対応することのできないという問題があった。本発明
は、上記の実情に鑑みてなされたもので、半導体装置の
放熱性及び電気特性の向上に対応できると共に、半導体
装置の小型・軽量化の要求に対応することのできる半導
体装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明は上記の目的を達
成する請求項１記載の半導体装置は、表面に複数の電極
パッドを設けた集積回路素子の主面側に接合されてお
り、第１の絶縁性部材層の前記電極パッド面側に、複数
のリード・ビームを有し、該リード・ビームの一端部に
前記集積回路素子の電極パッドに電気的に接続された内
部接続端子パッドを設け、前記リード・ビームの他端部
に凹形状に形成された集積回路素子搭載キャビティの周
縁部に沿って配置され、外部導通回路を形成する中間接
続端子ランドを設けた第１の導体回路パターン層を、前
記第１の絶縁性部材層の他面側に、接地・放熱機能を備
えた金属薄板からなる導電性プレーン層を積層した３層
構造の第１のインターポーザと、集積回路素子表面の所
定位置に複数の電極パットを有し、該電極パッドと前記
第１のインターポーザの内部接続端子パッドとをリード
・ボンデングで接続された集積回路素子と、前記集積回
路素子の主面と反対面側に接合されており、第２の絶縁
性部材層の外部配線基板面側に、一端部に集積回路素子
搭載部領域範囲にグリッド・アレイ状に配置してなる外
部接続端子ランドを、他端部に接続端子リードを設けた
複数のリード・ビームが配列された第２の導体回路パタ
ーン層を備え、前記第２の絶縁性部材層に前記接続端子
リードを露出する電気的接続領域を設けた２層構造の第
２のインターポーザと、前記集積回路素子搭載キャビテ
ィに封止樹脂を充填し、前記集積回路素子、前記接続端
子リードなどを被覆保護した樹脂封止部と、前記第２の
インターポーザの前記外部配線基板面側に、前記外部接
続端子ランドに対応する複数のビア・ホールを設け、前
記第２の導体回路パターン層を被覆保護する第３の絶縁
性部材層と、前記第３の絶縁性部材層に露呈した前記外
部接続端子ランドのそれぞれに接続されて外部配線基板
面側に突出した半田ボールまたはバンプとを具備する構
成とすることで達成される。かかる構成によれば、第２
のインターポーザに形成された第２の導体回路パターン
層のリードビームが、集積回路素子の搭載領域部内にグ
リッド・アレイ状に配置された外部接続端子ランドに延
在連接された構成とされているので、外部接続端子がフ
ァン・インまたはファン・イン／ファン・イン状に配置
されているので集積回路素子の外形に近いパッケージサ
イズに実装面積を縮小することができる。
成する請求項１記載の半導体装置は、表面に複数の電極
パッドを設けた集積回路素子の主面側に接合されてお
り、第１の絶縁性部材層の前記電極パッド面側に、複数
のリード・ビームを有し、該リード・ビームの一端部に
前記集積回路素子の電極パッドに電気的に接続された内
部接続端子パッドを設け、前記リード・ビームの他端部
に凹形状に形成された集積回路素子搭載キャビティの周
縁部に沿って配置され、外部導通回路を形成する中間接
続端子ランドを設けた第１の導体回路パターン層を、前
記第１の絶縁性部材層の他面側に、接地・放熱機能を備
えた金属薄板からなる導電性プレーン層を積層した３層
構造の第１のインターポーザと、集積回路素子表面の所
定位置に複数の電極パットを有し、該電極パッドと前記
第１のインターポーザの内部接続端子パッドとをリード
・ボンデングで接続された集積回路素子と、前記集積回
路素子の主面と反対面側に接合されており、第２の絶縁
性部材層の外部配線基板面側に、一端部に集積回路素子
搭載部領域範囲にグリッド・アレイ状に配置してなる外
部接続端子ランドを、他端部に接続端子リードを設けた
複数のリード・ビームが配列された第２の導体回路パタ
ーン層を備え、前記第２の絶縁性部材層に前記接続端子
リードを露出する電気的接続領域を設けた２層構造の第
２のインターポーザと、前記集積回路素子搭載キャビテ
ィに封止樹脂を充填し、前記集積回路素子、前記接続端
子リードなどを被覆保護した樹脂封止部と、前記第２の
インターポーザの前記外部配線基板面側に、前記外部接
続端子ランドに対応する複数のビア・ホールを設け、前
記第２の導体回路パターン層を被覆保護する第３の絶縁
性部材層と、前記第３の絶縁性部材層に露呈した前記外
部接続端子ランドのそれぞれに接続されて外部配線基板
面側に突出した半田ボールまたはバンプとを具備する構
成とすることで達成される。かかる構成によれば、第２
のインターポーザに形成された第２の導体回路パターン
層のリードビームが、集積回路素子の搭載領域部内にグ
リッド・アレイ状に配置された外部接続端子ランドに延
在連接された構成とされているので、外部接続端子がフ
ァン・インまたはファン・イン／ファン・イン状に配置
されているので集積回路素子の外形に近いパッケージサ
イズに実装面積を縮小することができる。
【０００６】また、請求項２記載の半導体装置は、請求
項１記載の半導体装置において、前記内部接続端子パッ
ドは、前記集積回路素子搭載キャビティ内にシェル状に
突出した集積回路素子搭載部に設けられた構成とするこ
とで達成される。かかる構成にすれば、前記内部接続端
子パッドが突出した状態となり集積回路素子の搭載を容
易に行うことができる。
項１記載の半導体装置において、前記内部接続端子パッ
ドは、前記集積回路素子搭載キャビティ内にシェル状に
突出した集積回路素子搭載部に設けられた構成とするこ
とで達成される。かかる構成にすれば、前記内部接続端
子パッドが突出した状態となり集積回路素子の搭載を容
易に行うことができる。
【０００７】また、請求項３記載の半導体装置は、請求
項１記載の半導体装置において、前記第１のインターポ
ーザの集積回路素子搭載キャビティに沿って設けた中間
接続端子ランドが千鳥状に配置されてなる構成とするこ
とで達成される。かかる構成にすれば、中間接続端子ラ
ンド間の間隔が広くなり、第２のインターポーザの接続
端子との接続が容易になると共に、接続時の短絡を防止
することができる。
項１記載の半導体装置において、前記第１のインターポ
ーザの集積回路素子搭載キャビティに沿って設けた中間
接続端子ランドが千鳥状に配置されてなる構成とするこ
とで達成される。かかる構成にすれば、中間接続端子ラ
ンド間の間隔が広くなり、第２のインターポーザの接続
端子との接続が容易になると共に、接続時の短絡を防止
することができる。
【０００８】さらに、請求項４記載の半導体装置は、請
求項１、２のいずれかに記載の半導体装置において、前
記導電性プレーン層の厚みが０．１ｍｍ〜０．２５ｍｍ
であることを特徴とするものである。かかる構成にすれ
ば集積回路素子搭載部の窪みを形成が容易になり、集積
回路素子搭載部の捻れや歪みの発生を防止することがで
きる。
求項１、２のいずれかに記載の半導体装置において、前
記導電性プレーン層の厚みが０．１ｍｍ〜０．２５ｍｍ
であることを特徴とするものである。かかる構成にすれ
ば集積回路素子搭載部の窪みを形成が容易になり、集積
回路素子搭載部の捻れや歪みの発生を防止することがで
きる。
【０００９】
【発明の実施の形態】続いて、添付した図面に基づき本
発明の実施の態様の一例について詳細に説明する。ここ
で、図１は本発明の実施の態様の一例に係るファン・イ
ンタイプの半導体装置の構成を示す断面図、図２は本発
明の実施の態様の一例に係る半導体装置の構成部材であ
る第１のインタポーザを示す断面図、図３は第１のイン
タポーザの第１の導体回路パターンを示す平面図、図４
は本発明の実施の態様の一例に係る半導体装置の構成部
材である第２のインタポーザを示す断面図、図５は第２
のインタポーザの第２の導電回路パターンを示す平面図
である。
発明の実施の態様の一例について詳細に説明する。ここ
で、図１は本発明の実施の態様の一例に係るファン・イ
ンタイプの半導体装置の構成を示す断面図、図２は本発
明の実施の態様の一例に係る半導体装置の構成部材であ
る第１のインタポーザを示す断面図、図３は第１のイン
タポーザの第１の導体回路パターンを示す平面図、図４
は本発明の実施の態様の一例に係る半導体装置の構成部
材である第２のインタポーザを示す断面図、図５は第２
のインタポーザの第２の導電回路パターンを示す平面図
である。
【００１０】本発明の実施の形態に係る半導体装置１０
は、図１、２、３に示すように、第１の絶縁性部材層１
１の一例であるポリイミドテープ層には、該第１の絶縁
性部材層１１の集積回路素子１２の電極パッド１３面側
に複数のリード・ビーム１４が配列された第１の導体回
路パターン層１５と他面側に接地・放熱機能を備えた導
電性プレーン層１６とが積層されており、（図２参照）
さらに、前記複数のリード・ビーム１４のそれぞれの一
端部に前記集積回路素子の電極パッド１３に電気的に接
続する内部接続端子パッド１７を備え、前記複数のリー
ド・ビーム１４のそれぞれの他端部に外部導通回路を形
成する複数の中間接続端子ランド１８を備えると共に、
中央部分に集積回路素子搭載キャビティ１９の窪みと前
記内部接続端子パッド１７を前記集積回路素子搭載キャ
ビティ側に突出せしめた半導体素子搭載部２０を設けた
構成の第１のインターポーザ２１を配備している。（図
２参照）ここで前記中間接続端子ランド１８は、前記集
積回路素子搭載キャビティ１９を取り囲むようにその周
縁部２２に沿って配列されている。（図３参照）
は、図１、２、３に示すように、第１の絶縁性部材層１
１の一例であるポリイミドテープ層には、該第１の絶縁
性部材層１１の集積回路素子１２の電極パッド１３面側
に複数のリード・ビーム１４が配列された第１の導体回
路パターン層１５と他面側に接地・放熱機能を備えた導
電性プレーン層１６とが積層されており、（図２参照）
さらに、前記複数のリード・ビーム１４のそれぞれの一
端部に前記集積回路素子の電極パッド１３に電気的に接
続する内部接続端子パッド１７を備え、前記複数のリー
ド・ビーム１４のそれぞれの他端部に外部導通回路を形
成する複数の中間接続端子ランド１８を備えると共に、
中央部分に集積回路素子搭載キャビティ１９の窪みと前
記内部接続端子パッド１７を前記集積回路素子搭載キャ
ビティ側に突出せしめた半導体素子搭載部２０を設けた
構成の第１のインターポーザ２１を配備している。（図
２参照）ここで前記中間接続端子ランド１８は、前記集
積回路素子搭載キャビティ１９を取り囲むようにその周
縁部２２に沿って配列されている。（図３参照）
【００１１】そして、前記集積回路素子搭載キャビティ
１９の集積回路素子搭載部２０に、表面に複数の電極パ
ット１３を設けた集積回路素子１２が搭載され、前記集
積回路素子１２の電極パット１３と前記集積回路素子搭
載部２０の内部接続端子パッド１７と間をビームボンデ
ィングで電気的導通回路を形成すると共に、第１のイン
ターポーザ２１は集積回路素子１２の主面側に絶縁性接
着剤２３の一例であるエラストマー系接着剤を介して固
着されている。（図２参照）
１９の集積回路素子搭載部２０に、表面に複数の電極パ
ット１３を設けた集積回路素子１２が搭載され、前記集
積回路素子１２の電極パット１３と前記集積回路素子搭
載部２０の内部接続端子パッド１７と間をビームボンデ
ィングで電気的導通回路を形成すると共に、第１のイン
ターポーザ２１は集積回路素子１２の主面側に絶縁性接
着剤２３の一例であるエラストマー系接着剤を介して固
着されている。（図２参照）
【００１２】図１、４、５に示すように、第２の絶縁性
部材層２４一例であるポリイミドテープ層２５には、該
第２の絶縁性部材層２４の集積回路素子１２の反対面側
に複数のリード・ビーム２５が配列された第２の導体回
路パターン層２６が積層されており、（図４参照）さら
に、前記複数のリード・ビーム２５のそれぞれの一端部
に外部接続端子ランド２６ａを備え、前記複数のリード
・ビーム２５のそれぞれの他端部に前記中間接続端子ラ
ンド１８に対応する位置に配置されると共に、第２の絶
縁性部材層２４に設けられた接続領域部２７に露出した
接続端子リード２８を備えた構成の第２のインターポー
ザ２９を配備している。（図４参照）ここで、前記外部
接続端子ランド２６ａは、前記集積回路素子搭載キャビ
ティ１９の領域範囲にグリッド・アレイ状に配置されて
いる。そして前記ビームリード２５が前記集積回路素子
搭載キャビティ１９の領域方向に延在して前記外部接続
端子ランド２６ａに接続されている。（図５参照）そし
て、該接続端子リード２８を前記第１のインターポーザ
２１の中間接続端子ランド１８に接続して前記第１のイ
ンターポーザ２１と第２のインターポーザ２９間に電気
的導通回路を形成すると共に、絶縁性接着剤３０の一例
であるエラストマー系接着剤を介して前記集積回路素子
１２の主面の反対面側に固着されている。（図４参照）
部材層２４一例であるポリイミドテープ層２５には、該
第２の絶縁性部材層２４の集積回路素子１２の反対面側
に複数のリード・ビーム２５が配列された第２の導体回
路パターン層２６が積層されており、（図４参照）さら
に、前記複数のリード・ビーム２５のそれぞれの一端部
に外部接続端子ランド２６ａを備え、前記複数のリード
・ビーム２５のそれぞれの他端部に前記中間接続端子ラ
ンド１８に対応する位置に配置されると共に、第２の絶
縁性部材層２４に設けられた接続領域部２７に露出した
接続端子リード２８を備えた構成の第２のインターポー
ザ２９を配備している。（図４参照）ここで、前記外部
接続端子ランド２６ａは、前記集積回路素子搭載キャビ
ティ１９の領域範囲にグリッド・アレイ状に配置されて
いる。そして前記ビームリード２５が前記集積回路素子
搭載キャビティ１９の領域方向に延在して前記外部接続
端子ランド２６ａに接続されている。（図５参照）そし
て、該接続端子リード２８を前記第１のインターポーザ
２１の中間接続端子ランド１８に接続して前記第１のイ
ンターポーザ２１と第２のインターポーザ２９間に電気
的導通回路を形成すると共に、絶縁性接着剤３０の一例
であるエラストマー系接着剤を介して前記集積回路素子
１２の主面の反対面側に固着されている。（図４参照）
【００１３】前記集積回路素子搭載キャビティ１９内に
封止用エラストマ系樹脂を充填し、前記集積回路素子１
２、前記接続端子リード２８、第１の導体回路パターン
層１５を封止した樹脂封止部３１を有する。
封止用エラストマ系樹脂を充填し、前記集積回路素子１
２、前記接続端子リード２８、第１の導体回路パターン
層１５を封止した樹脂封止部３１を有する。
【００１４】前記第２のインターポーザ２９の外部配線
基板面側には、前記外部接続端子ランド２６ａを露呈す
るビァ・ホール３２を設けた第３の絶縁性部材層３３の
一例であるソルダレジスト層で被覆保護されている。こ
こで、前記第３の絶縁性部材層３３をドライフィルムフ
ォトレジスト層で被覆保護することもできる。
基板面側には、前記外部接続端子ランド２６ａを露呈す
るビァ・ホール３２を設けた第３の絶縁性部材層３３の
一例であるソルダレジスト層で被覆保護されている。こ
こで、前記第３の絶縁性部材層３３をドライフィルムフ
ォトレジスト層で被覆保護することもできる。
【００１５】そして、前記第３の絶縁性部材層３３のビ
ァ・ホール３２に露呈した外部接続端子ランド２６ａに
接続し、外部配線基板側に突出した外部接続端子３４の
一例である半田ボールが形成されている。ここで、前記
外部接続端子３４を半田バンブで形成されたものであっ
てもよい。
ァ・ホール３２に露呈した外部接続端子ランド２６ａに
接続し、外部配線基板側に突出した外部接続端子３４の
一例である半田ボールが形成されている。ここで、前記
外部接続端子３４を半田バンブで形成されたものであっ
てもよい。
【００１６】本発明の半導体装置は、図１に示すよう
に、前記集積回路素子１２の電極パット１３と外部配線
基板の接続パッドとの間に電気的導通回路を形成する第
１のインターポーザ２１と第２のインターポーザ２９を
具備した構成とされたものである。
に、前記集積回路素子１２の電極パット１３と外部配線
基板の接続パッドとの間に電気的導通回路を形成する第
１のインターポーザ２１と第２のインターポーザ２９を
具備した構成とされたものである。
【００１７】
【発明の効果】請求項１、２、３、４記載の半導体装置
は、第２のインターポーザに形成された第２の導体回路
パターン層のリードビームが、集積回路素子の搭載領域
部内に延在し、集積回路素子の搭載領域部内にグリッド
・アレイ状に配置された外部接続端子ランドに連接さ
れ、外部接続端子がファン・イン状に配置されているの
で、集積回路素子の外形に近いパッケージサイズに小型
化・軽量化することができる。また、請求項２の半導体
装置は、前記内部接続端子パッドは、前記集積回路素子
搭載キャビティ内にシェル状に突出した集積回路素子搭
載部に設けられた構成としているので、前記内部接続端
子パッドが突出した状態となり集積回路素子の搭載を容
易に行うことができる。また、請求項３記載の半導体装
置は、前記第１のインターポーザの集積回路素子搭載部
に隣接して設けた中間接続端子ランドが千鳥状に配置さ
れた構成としているので、中間接続端子ランド間の間隔
が集積回路素子の電極パッドの間隔よりも広くなり、第
２のインターポーザの接続端子との接続が容易になると
共に、接続時の短絡を防止することができる。さらに、
請求項４記載の半導体装置は、第１の絶縁性部層に積層
された前記導電性プレーン層の厚みを０．１ｍｍ〜０．
２５ｍｍ範囲で構成されているので、集積回路素子搭載
キャビティの形成や集積回路素子搭載部の突起の形成が
容易になり、集積回路素子搭載部の捻れや歪みの発生を
防止することができる。
は、第２のインターポーザに形成された第２の導体回路
パターン層のリードビームが、集積回路素子の搭載領域
部内に延在し、集積回路素子の搭載領域部内にグリッド
・アレイ状に配置された外部接続端子ランドに連接さ
れ、外部接続端子がファン・イン状に配置されているの
で、集積回路素子の外形に近いパッケージサイズに小型
化・軽量化することができる。また、請求項２の半導体
装置は、前記内部接続端子パッドは、前記集積回路素子
搭載キャビティ内にシェル状に突出した集積回路素子搭
載部に設けられた構成としているので、前記内部接続端
子パッドが突出した状態となり集積回路素子の搭載を容
易に行うことができる。また、請求項３記載の半導体装
置は、前記第１のインターポーザの集積回路素子搭載部
に隣接して設けた中間接続端子ランドが千鳥状に配置さ
れた構成としているので、中間接続端子ランド間の間隔
が集積回路素子の電極パッドの間隔よりも広くなり、第
２のインターポーザの接続端子との接続が容易になると
共に、接続時の短絡を防止することができる。さらに、
請求項４記載の半導体装置は、第１の絶縁性部層に積層
された前記導電性プレーン層の厚みを０．１ｍｍ〜０．
２５ｍｍ範囲で構成されているので、集積回路素子搭載
キャビティの形成や集積回路素子搭載部の突起の形成が
容易になり、集積回路素子搭載部の捻れや歪みの発生を
防止することができる。
【図１】本発明の実施の態様の一例に係るファン・イン
タイプの半導体装置の構成を示す断面図である。
タイプの半導体装置の構成を示す断面図である。
【図２】本発明の実施の態様の一例に係る半導体装置の
構成部材である第１のインタポーザの構成を示す断面図
である。
構成部材である第１のインタポーザの構成を示す断面図
である。
【図３】図２に示す第１のインタポーザに設けた第１の
導体回路パターンを示す平面図である。
導体回路パターンを示す平面図である。
【図４】本発明の実施の態様の一例に係る半導体装置の
構成部材である第２のインタポーザの構成を示す断面図
である。
構成部材である第２のインタポーザの構成を示す断面図
である。
【図５】図４に示す第２のインタポーザに設けた第２の
導電回路パターンを示す平面図である。
導電回路パターンを示す平面図である。
１０ 半導体装置
１１ 第１の絶縁性部材層
１２ 集積回路素子
１３ 電極パッド
１４ リード・ビーム
１５ 第１の導体回路パターン層
１６ 導電性プレーン層
１７ 内部接続端子パッド
１８ 中間接続端子ランド
１９ 集積回路素子搭載キャビティ
２０ 半導体素子搭載部
２１ 第１のインターポーザ
２２ 周縁部
２３ 絶縁性接着剤
２４ 第２の絶縁性部材層
２５ リード・ビーム
２６ 第２の導体回路パターン層
２６ａ 外部接続端子ランド
２７ 接続領域部
２８ 接続端子リード
２９ 第２のインターポーザ
３０ 絶縁性接着剤
３１ 樹脂封止部
３２ ビァ・ホール
３３ 第３の絶縁性部材層
３４ 外部接続端子
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
Claims (4)
- 【請求項１】 表面に複数の電極パッドを設けた集積回
路素子の主面側に接合されており、 第１の絶縁性部材層の前記電極パッド面側に、複数のリ
ード・ビームを有し、該リード・ビームの一端部に前記
集積回路素子の電極パッドに電気的に接続された内部接
続端子パッドを設け、前記リード・ビームの他端部に凹
状に形成された集積回路素子搭載キャビティの周縁部に
沿って配置され、外部導通回路を形成する中間接続端子
ランドを設けた第１の導体回路パターン層を、前記第１
の絶縁性部材層の他面側に、接地・放熱機能を備えた金
属薄板からなる導電性プレーン層を積層した凹形状に形
成された３層構造の第１のインターポーザと、 集積回路素子表面の所定位置に複数の電極パットを有
し、該電極パッドと前記第１のインターポーザの内部接
続端子パッドとをリード・ボンデングで接続された集積
回路素子と、 前記集積回路素子の主面と反対面側に接合されており、 第２の絶縁性部材層の外部配線基板面側に、複数のリー
ド・ビームを有し、その一端部に集積回路素子搭載部の
領域範囲にグリッド・アレイ状に配置してなる外部接続
端子ランドを、複数のリード・ビームの他端部に接続端
子リードを設けた第２の導体回路パターン層を備え、前
記第２の絶縁性部材層に前記接続端子リードを露出する
電気的接続領域を設けた２層構造の第２のインターポー
ザと、 前記集積回路素子搭載キャビティに封止樹脂を充填し、
前記集積回路素子、前記接続端子リードなどを被覆保護
した樹脂封止部と、 前記第２のインターポーザの前記外部配線基板面側に、
前記外部接続端子ランドに対応する複数のビア・ホール
を設け、前記第２の導体回路パターン層を被覆保護する
第３の絶縁性部材層と、 前記第３の絶縁性部材層に露呈した前記外部接続端子ラ
ンドのそれぞれに接続されて外部配線基板面側に突出し
た半田ボールまたはバンプとを具備する構成としたこと
を特徴とする半導体装置。 - 【請求項２】 前記内部接続端子パッドは、前記集積回
路素子搭載キャビティ内にシェル状に突出した集積回路
素子搭載部に設けられていることを特徴とする請求項１
記載の半導体装置。 - 【請求項３】 前記第１のインターポーザの集積回路素
子搭載キャビティに沿って設けた中間接続端子ランドが
千鳥状に配置されてなることを特徴とする請求項１記載
の半導体装置。 - 【請求項４】 前記導電性プレーン層の厚みが０．１ｍ
ｍ〜０．２５ｍｍであることを特徴とする請求項１、２
のいずれか記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21257797A JP3381830B2 (ja) | 1997-07-22 | 1997-07-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21257797A JP3381830B2 (ja) | 1997-07-22 | 1997-07-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140692A JPH1140692A (ja) | 1999-02-12 |
| JP3381830B2 true JP3381830B2 (ja) | 2003-03-04 |
Family
ID=16625013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21257797A Expired - Fee Related JP3381830B2 (ja) | 1997-07-22 | 1997-07-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3381830B2 (ja) |
-
1997
- 1997-07-22 JP JP21257797A patent/JP3381830B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1140692A (ja) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7211900B2 (en) | Thin semiconductor package including stacked dies | |
| KR100546374B1 (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
| US5640047A (en) | Ball grid assembly type semiconductor device having a heat diffusion function and an electric and magnetic shielding function | |
| KR100252731B1 (ko) | 반도체 디바이스 및 반도체 디바이스용 패키지 | |
| JP3480950B2 (ja) | 半導体装置と半導体装置用フイルムキャリア | |
| US6194778B1 (en) | Semiconductor package with improved cross talk and grounding, and method of manufacturing same | |
| KR20050090882A (ko) | 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지 | |
| US6046495A (en) | Semiconductor device having a tab tape and a ground layer | |
| US6037656A (en) | Semiconductor integrated circuit device having short signal paths to terminals and process of fabrication thereof | |
| JP3877095B2 (ja) | 半導体装置 | |
| JP3381830B2 (ja) | 半導体装置 | |
| JP2973646B2 (ja) | ベアチップｌｓｉの実装構造 | |
| KR100400826B1 (ko) | 반도체패키지 | |
| TWI791658B (zh) | 具有電磁干擾屏蔽層的半導體封裝 | |
| US5307559A (en) | Method of providing a capacitor within a semiconductor device package | |
| US20020005579A1 (en) | Semiconductor apparatus and frame used for fabricating the same | |
| JP3838907B2 (ja) | 半導体装置 | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| JP3797761B2 (ja) | 半導体装置 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| KR100646474B1 (ko) | 반도체패키지 및 그 제조방법 | |
| JP3645701B2 (ja) | 半導体装置 | |
| KR0173930B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPH10209364A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |