JPH07142818A - リードレスチップキャリア及びその製造方法 - Google Patents

リードレスチップキャリア及びその製造方法

Info

Publication number
JPH07142818A
JPH07142818A JP31251993A JP31251993A JPH07142818A JP H07142818 A JPH07142818 A JP H07142818A JP 31251993 A JP31251993 A JP 31251993A JP 31251993 A JP31251993 A JP 31251993A JP H07142818 A JPH07142818 A JP H07142818A
Authority
JP
Japan
Prior art keywords
insulating substrate
mounting recess
chip carrier
leadless chip
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31251993A
Other languages
English (en)
Other versions
JP3511656B2 (ja
Inventor
Teruo Hayashi
照雄 林
Koji Asano
浩二 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP31251993A priority Critical patent/JP3511656B2/ja
Publication of JPH07142818A publication Critical patent/JPH07142818A/ja
Application granted granted Critical
Publication of JP3511656B2 publication Critical patent/JP3511656B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 樹脂封止枠を用いることなく,簡易な構造
で,電子部品及びボンディングワイヤーを樹脂封止する
ことができる,リードレスチップキャリア及びその製造
方法を提供すること。 【構成】 搭載用凹部10の側壁は,その底面13から
上部外方へ広がる斜面壁11により構成され,その斜面
壁はボンディングパッド50と電子回路55との間を接
続する斜面回路51を有している。絶縁基板1の上面1
5は電子回路55を,その下面17は接続用パッド57
を,その側面16は電子回路3と接続用パッドとの間を
接続する側面回路56を有している。搭載用凹部内は,
樹脂封止枠を用いることなく,電子部品3及びボンディ
ングワイヤー30が封止樹脂6により封止されている。
上記の各パターン回路の形成は,上面に上面フィルムを
配置し,その上方から平行光を照射して行なう。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,電子部品を搭載する際
に必要であった樹脂封止枠を用いることなく,簡易な構
造で,電子部品及びボンディングワイヤーを樹脂封止す
ることができる,リードレスチップキャリア及びその製
造方法に関する。
【0002】
【従来技術】従来,リードレスチップキャリアとして
は,例えば,図16に示すごとく,絶縁基板91と,電
子部品搭載用の搭載用凹部90と,電子回路55と,側
面回路56と,接続用パッド57とを有するものがあ
る。絶縁基板91の上面15には搭載用凹部90及び電
子回路55が,その側面16には側面回路56が,その
下面17には接続用パッド57が設けられている。上記
接続用パッド57は,半田等により外部素子の上に接着
される。搭載用凹部90の底面13には,電子部品3搭
載用のパッド53を有している。上記搭載用凹部90の
周囲には,上記電子回路55と接続したボンディングパ
ッド50が形成されている。上記電子部品3は,ボンデ
ィングワイヤー30によりボンディングパッド50と接
続されており,更に電子回路55,側面回路56,及び
接続用パッド57を介して,外部素子へと電気的に接続
している。
【0003】また,搭載用凹部90は,電子部品3及び
ボンディングワイヤー30を被覆するための封止樹脂6
により封止されている。封止樹脂6は,搭載用凹部90
の周囲に設けられた樹脂封止枠99により密閉されてい
る。樹脂封止枠99は,接着剤81により,絶縁基板9
1の上面15に固定されている。
【0004】
【解決しようとする課題】しかしながら,上記従来のリ
ードレスチップキャリアにおいては,搭載用凹部90の
周囲に樹脂封止枠99を設けているため,リードレスチ
ップキャリアの構造が複雑となる。また,樹脂封止枠9
9の加工,及び絶縁基板91への接着にも,多大な労力
とコストがかかる。また,樹脂封止枠99を接着した場
合には,リードレスチップキャリアを長期使用している
間に,接着剤81中の成分が封止樹脂6の中を経てボン
ディングワイヤー30,電子部品3に達し,これらを腐
食させるおそれがある。また,近年は,高密度実装が要
求されている。
【0005】本発明はかかる従来の問題点に鑑み,樹脂
封止枠を設けることなく,簡易な構造で,電子部品及び
ボンディングワイヤーを樹脂封止でき,かつ高密度実装
を図ることができる,リードレスチップキャリア及びそ
の製造方法を提供しようとするものである。
【0006】
【課題の解決手段】本発明は,絶縁基板に電子部品搭載
用の搭載用凹部を設けてなるリードレスチップキャリア
において,上記搭載用凹部の側壁は,該搭載用凹部の底
面から上部外方へ広がる斜面壁により構成され,また搭
載用凹部の底面はボンディングパッドを有し,上記絶縁
基板の上面は電子回路を,その下面は接続用パッドを有
し,上記絶縁基板の側面は,上記電子回路と接続用パッ
ドとの間を接続する側面回路を有し,上記搭載用凹部の
斜面壁は,上記ボンディングパッドと電子回路との間を
接続する斜面回路を有しており,かつ,上記搭載用凹部
の上端は,該搭載用凹部内に搭載した電子部品の上端よ
りも高い位置にあることを特徴とするリードレスチップ
キャリアにある。
【0007】本発明において最も注目すべきことは,絶
縁基板の上面に,電子部品搭載用の搭載用凹部を設けた
こと,及び該搭載用凹部の側壁はその底面から上部外方
へ広がる斜面壁により構成されていることである。本発
明において,上記搭載用凹部は,絶縁基板の上面に開口
しており,その底面には電子部品が搭載されている。
【0008】上記搭載用凹部の側壁は,搭載用凹部の底
面から搭載用凹部の上端外方へ広がる斜面壁により構成
されている。該斜面壁は,平面として形成されていても
よいし,凹状又は凸状の曲面として形成されていてもよ
い。上記搭載用凹部の上端は,該搭載用凹部内に搭載し
た電子部品及びボンディングワイヤーの上端よりも高い
位置にある。
【0009】上記斜面壁には,斜面回路が設けられてい
る。該斜面回路は,搭載用凹部の底面に設けられたボン
ディングパッドと,絶縁基板の上面に設けられた電子回
路と電気的に接続している。上記電子回路は,絶縁基板
の側面に設けられた側面回路及び絶縁基板の下面に設け
られた接続用パッドと電気的に接続している。上記接続
用パッドは,半田等により,マザーボード等の外部素子
の上に電気的に接続するためのものである。
【0010】また,上記接続用パッドは,絶縁基板の下
面だけでなく,絶縁基板の上面にも設けることが好まし
い。該上面の接続用パッドの上には,半田等を介して他
のリードレスチップキャリアを積層,固定することがで
き,複数のリードレスチップキャリアを一体的に積層し
た積層型のリードレスチップキャリアを得ることができ
る。
【0011】また,絶縁基板の上面には電子回路が設け
られているが,絶縁基板の下面にも電子回路を設けるこ
とができる。又,絶縁基板の下面には電子部品が発する
熱を放散させる放熱層を設けてもよい。また,絶縁基板
には,絶縁基板の内部又は上面及び下面の電気的導通を
図るためのスルーホールを設けてもよい。
【0012】上記搭載用凹部の底面には,電子部品が搭
載されると共に,該電子部品と上記ボンディングパッド
との間はボンディングワイヤーにより接続される。更
に,樹脂封止枠を設けることなく,上記搭載用凹部内
は,上記電子部品及び上記ボンディングパッドの全体を
被覆するように樹脂封止される。
【0013】次に,本発明のリードレスチップキャリア
を製造する方法としては,例えば,絶縁基板に切断用の
貫通孔を穿設すると共に,上記絶縁基板に,底部から上
部外方へ向かう斜面壁を有する電子部品搭載用の搭載用
凹部を形成し,かつ,上記搭載用凹部の上端は,該搭載
用凹部内に搭載した電子部品の上端よりも高い位置にあ
り,次に,上記貫通孔内も含めて,上記絶縁基板の全表
面に,金属メッキ膜を施すと共に感光性のエッチングレ
ジスト膜を形成し,次に,上記絶縁基板の上面にパター
ン形成用の上面フィルムを配置すると共に,該上面フィ
ルムの上方から平行光を照射し,その後,上記上面フィ
ルムを上記絶縁基板の上面から除去し,次に,上記絶縁
基板にエッチングを施して,上記搭載用凹部の底面には
ボンディングパッドを,搭載用凹部の斜面壁には斜面回
路を,絶縁基板の上面には電子回路を,絶縁基板の側面
には側面回路を,更に上記絶縁基板の下面に接続用パッ
ドを形成し,その後,上記貫通孔に沿って上記絶縁基板
を切断して,個片化またはフレーム化することを特徴と
するリードレスチップキャリアの製造方法がある。
【0014】以下,これを詳説する。まず,絶縁基板に
金型等を用いて個片化用の貫通孔を打ち抜く。該貫通孔
は,例えば長孔状のスリットで,後述するリードレスチ
ップキャリアの側面に相当する位置に形成される。上記
絶縁基板は,上記貫通孔形成により,リードレスチップ
キャリアを構成する個片部と,該個片部を支持する支持
部とに仕切られる。
【0015】次に,上記絶縁基板の上面側に,上記斜面
壁を有する上記搭載用凹部を,ザグリ加工等により形成
する。次に,上記絶縁基板の全表面にパネルメッキを施
し,金属メッキ膜を形成する。このとき,絶縁基板の貫
通孔内にも金属メッキ膜が形成される。次に,上記貫通
孔内も含めて,上記絶縁基板の全表面に,感光性のエッ
チングレジスト膜を形成し,上記金属メッキ膜の全表面
を被覆する。該エッチングレジスト膜は,例えば,電着
塗装方法などの湿式方法により形成される。
【0016】次に,絶縁基板の上面に,下記のパターン
を形成するための上面フィルムを配置する。該上面フィ
ルムは,光を遮断する遮光部を有し,その他は光が透過
するように構成されている。上記遮光部は,絶縁基板の
上面側に形成されるパターンと同一形状を有するパター
ン部と,延設部とを有している。該延設部は,側面回路
が形成される貫通孔を覆うように上記パターン部から延
設されている。上記絶縁基板の上面側に形成されるパタ
ーンとは,絶縁基板の上面に形成される電子回路,搭載
用凹部の斜面壁に形成される斜面回路,及びその底面に
形成されるボンディングパッド等をいう。
【0017】次に,上記絶縁基板の上方から平行光を照
射する。このとき,上面フィルムのパターン部により絶
縁基板の上面側に光の影ができるとともに,上面フィル
ムの延設部により上記貫通孔の内壁にも光の影ができ
て,その部分は露光しない未露光部分となる。
【0018】次に,上記エッチングレジスト膜の露光部
分に現像液を施す。これにより,上記エッチングレジス
ト膜の未露光部分はそのまま残り,その他の露光部分は
除去されて金属メッキ膜が露出する。次いで,金属メッ
キ膜の露出部分をエッチングにより除去する。これによ
り,絶縁基板の上面側及び貫通孔の内壁にパターンが形
成される。その後,上記パターンの表面に残存するエッ
チングレジスト膜を除去する。これにより,絶縁基板の
上面側には電子回路,斜面回路,及びボンディングパッ
ドが,貫通孔の内壁には側面回路が,各々形成される。
【0019】次に,上記絶縁基板の下面に,例えば上記
の絶縁基板の上面側に電子回路等のパターンを形成した
方法を用いて,接続用パッドを形成する。尚,上記絶縁
基板の上面に,上面フィルムを配置する際に,絶縁基板
の下面にも同様の下面フィルムを配置しておき,この状
態で,上記絶縁基板の上方と下方の両方から平行光を照
射することが好ましい。これにより,絶縁基板の上面側
及び側面とともに,その下面にも,同時にパターンを形
成することができる。
【0020】次に,上記貫通孔に沿って,ダイシングソ
ー等により,絶縁基板の個片部が個片化される。なお,
この個片化用切断は,上記の樹脂封止の後に行なっても
よい。これにより,本発明にかかるリードレスチップキ
ャリアが得られる。その後,該リードレスチップキャリ
アの搭載用凹部に,上記のごとく電子部品の搭載,樹脂
封止等を行なう。
【0021】上記絶縁基板の上面にある電子回路には接
続用パッドを設けてもよいし,上記絶縁基板の下面には
電子回路を設けてもよい。これら接続用パッド及び電子
回路は,前記パターン形成用の上面フィルム等を用いて
平行光を照射する際に,他のパターン形成と同時に形成
することができる。
【0022】
【作用及び効果】本発明のリードレスチップキャリアに
おいて,上記搭載用凹部の上端は,電子部品及びボンデ
ィングワイヤーの上端よりも高い位置にある。また,搭
載用凹部は,その上端まで封止樹脂により封止されてい
る。そのため,電子部品及びボンディングワイヤーは,
封止樹脂により完全に被覆される。
【0023】従って,従来必要とされていた樹脂封止枠
を用いることなく,搭載用凹部を密封でき,その中の電
子部品及びボンディングワイヤーを腐食から保護するこ
とができる。即ち,本発明においては,絶縁基板上に樹
脂封止枠を接着しないので,接着剤の成分によりボンデ
ィングワイヤー及び電子部品が腐食することがない。ま
た,樹脂封止枠を取付けないため,簡易な構造とするこ
とができる。また,ボンディングワイヤーは,搭載用凹
部内にあるため,断線することがなく,電子部品又はボ
ンディングパッドとの電気的接続性を確保することがで
きる。
【0024】また,上記搭載用凹部の壁面は,搭載用凹
部の底面から搭載用凹部の上端外方へ広がる斜面壁によ
り構成されている。そのため,搭載用凹部の壁面にも斜
面回路を形成することができ,斜面壁の有効利用を図る
ことができる。更に,絶縁基板の側面にも,絶縁基板の
側面回路を設けている。
【0025】このように,絶縁基板の上面,下面,及び
側面だけでなく,搭載用凹部の底面及び斜面壁にもパタ
ーンを形成することができ,絶縁基板のあらゆる面をパ
ターン形成のために活用することができる。それ故,リ
ードレスチップキャリアの高密度実装化を図ることがで
きる。
【0026】次に,本発明のリードレスチップキャリア
の製造方法においては,絶縁基板の上面にパターン形成
用の上面フィルムを配置し,その上方から平行光を照射
している。そのため,絶縁基板の上面側のパターン(上
記電子回路,斜面回路,ボンディングパッド)形成とと
もに,絶縁基板の側面回路も同時に形成することがで
き,製造容易である。
【0027】また,平行光を用いているので,絶縁基板
の上面と斜面壁及び底面との間に間隙があっても,上面
フィルムのパターンが精度良く,斜面壁に投影される。
そのため,精度良く斜面回路を形成することができる。
また,搭載用凹部の壁面は,上記斜面壁により構成され
ているため,ザグリ加工等により,形成しやすい。
【0028】以上のごとく,本発明によれば,樹脂封止
枠を設けることなく,簡易な構造で,電子部品及びボン
ディングワイヤーを樹脂封止することができ,かつ高密
度実装を図ることができる,リードレスチップキャリア
及びその製造方法を提供することができる。
【0029】
【実施例】実施例1 本発明の実施例にかかるリードレスチップキャリアにつ
いて,図1〜図9を用いて説明する。本例のリードレス
チップキャリア100は,図1,図2に示すごとく,絶
縁基板1に電子部品搭載用の搭載用凹部10を設けてい
る。搭載用凹部10の側壁は,その底面13から上端外
方へ平面状に広がる斜面壁11により構成されている。
また,搭載用凹部10の底面13は,ボンディングパッ
ド50及びパッド53を有している。搭載用凹部10の
上端111は,電子部品3及びボンディングワイヤー3
0の上端よりも高い位置にある。
【0030】絶縁基板1の上面15は電子回路55を,
下面17は接続用パッド57及び放熱層58を有してい
る。絶縁基板1の側面16は,電子回路55と接続用パ
ッド57との間を接続する側面回路56を有している。
搭載用凹部10の斜面壁11は,ボンディングパッド5
0と電子回路55との間を接続する斜面回路51を有し
ている。
【0031】本例のリードレスチップキャリア100に
おいて,搭載用凹部10内のパッド53の上には,電子
部品3が搭載される。ボンディングパッド50と電子部
品3との間はボンディングワイヤー30によって接続さ
れる。また,樹脂封止枠を設けることなく,搭載用凹部
10内には,電子部品3及びボンディングワイヤー30
の全体を被覆するように封止樹脂6が封止される。
【0032】次に,上記リードレスチップキャリア10
0の製造方法について,図3〜図9を用いて説明する。
まず,図3,図4に示すごとく,絶縁基板1に,リード
レスチップキャリアの寸法線165に沿ってその4方向
に,切断用の長孔状の貫通孔160を穿設する。これに
より,上記貫通孔160の内側にはリードレスチップキ
ャリア作製用の個片部19が,その外側には個片部19
を支持する支持部191が形成される。
【0033】次に,図5に示すごとく,絶縁基板1の個
片部19に,電子部品搭載用の搭載用凹部10を,ザグ
リ加工により穿設する。該搭載用凹部10は,底部13
から上部外方へ広がる平面状の斜面壁11を有してい
る。搭載用凹部10は,その上端111が,該搭載用凹
部10内に搭載したときの電子部品及びボンディングワ
イヤーの上端よりも高い位置となるように形成してお
く。次に,図6に示すごとく,絶縁基板1の全表面にパ
ネルメッキを施し,金属メッキ膜5を形成する。このと
き,貫通孔160の内部にも,金属メッキ膜5が形成さ
れる。
【0034】次に,図7に示すごとく,上記貫通孔16
0も含めて,湿式方法により絶縁基板1の全表面にエッ
チングレジスト膜7を形成する。また,図7,図8に示
すごとく,絶縁基板1の上面15,下面17に,パター
ン形成用の上面フィルム21,下面フィルム22を,そ
れぞれ配置する。上面フィルム21,下面フィルム22
は,それぞれ絶縁基板1のパターン形成部位を遮光する
ための遮光部210,220を有し,該遮光部210,
220を除く部分は透明な透明部213,223であ
る。
【0035】遮光部210,220は,絶縁基板1の上
面側151,下面17にそれぞれ形成するパターンと同
一形状のパターン部211,221と,絶縁基板1の貫
通孔160内における側面パターン形成部位を被覆する
延設部212,222とを有している。
【0036】次に,絶縁基板1に,その上下両側から平
行光8を照射する。このとき,図7,図8に示すごと
く,遮光部210,220により平行光8が遮られ,絶
縁基板1の上面側151,下面にそれぞれ光の影81が
できると共に,貫通孔160の内壁にも光の影82がで
き,この影81,82の部分は露光しないで,絶縁基板
1の透明部213,223と対応した部分のみが露光す
る。
【0037】次に,絶縁基板1から上面フィルム21,
下面フィルム22を除去する。次いで,エッチングレジ
スト膜7の露光部分に現像液を施す。これにより,エッ
チングレジスト膜の未露光部分はそのまま残り,その他
の露光部分は除去されて金属メッキ膜5が露出する。次
いで,金属メッキ膜の露出部分をエッチングにより除去
する。これにより,図9に示すごとく,上記露光部分の
エッチングレジスト膜7及び金属メッキ膜5が,絶縁基
板1から取り除かれる。
【0038】次に,絶縁基板1に残ったエッチングレジ
スト膜7のみを除去する。これにより,図10に示すご
とく,絶縁基板1の上面15には電子回路55が,その
下面17には接続用パッド57及び放熱層58が形成さ
れる。また,貫通孔160の内壁には側面回路56が,
搭載用凹部10の斜面壁11には斜面回路51が,その
底面13にはボンディングパッド50及びパッド53が
形成される。次に,図10に示す貫通孔160及び寸法
線165に沿って,ダイシングソーにより絶縁基板1を
切断し,個片部19を個片化する。これにより,図1,
図2に示すリードレスチップキャリア100が得られ
る。
【0039】次に,本例の作用効果について説明する。
本例のリードレスチップキャリア100において,図
1,図2に示すごとく,搭載用凹部10の上端111
は,電子部品3及びボンディングワイヤー30の上端よ
りも高い位置にある。また,搭載用凹部10は,その上
端111まで封止樹脂6により封止されている。
【0040】そのため,電子部品3及びボンディングワ
イヤー30は,封止樹脂6により完全に被覆される。従
って,樹脂封止枠を用いることなく,搭載用凹部10を
密封でき,その中の電子部品3及びボンディングワイヤ
ー30を腐食から保護することができる。即ち,本例に
おいては,絶縁基板1の上に樹脂封止枠を接着しないの
で,接着剤の成分によりボンディングワイヤー30及び
電子部品3が腐食することがない。
【0041】また,樹脂封止枠を取付けないため,簡易
な構造とすることができる。また,ボンディングワイヤ
ー30は,搭載用凹部10内にあるため,断線すること
がなく,電子部品3又はボンディングパッド50との電
気的接続性を確保することができる。
【0042】また,上記搭載用凹部10の壁面は,搭載
用凹部10の底面13から搭載用凹部10の上部外方へ
広がる斜面壁11により構成されている。そのため,搭
載用凹部10の壁面にも斜面回路51を形成することが
でき,斜面壁11の有効利用を図ることができる。更
に,絶縁基板1の側面16にも,側面回路56を設けて
いる。
【0043】このように,絶縁基板1の上面15,下面
17,及び側面16だけでなく,搭載用凹部10の底面
13及び斜面壁11にもパターンを形成することがで
き,絶縁基板のあらゆる面をパターン形成のために活用
することができる。それ故,リードレスチップキャリア
100の高密度実装化を図ることができる。
【0044】次に,本例の製造方法においては,図7,
図8に示すごとく,絶縁基板1の上面15及び下面17
にパターン形成用の上面フィルム21,下面フィルム2
2をそれぞれ配置し,その上方,下方から平行光8を照
射している。そのため,絶縁基板1の上面側151,下
面17のパターン形成とともに,絶縁基板1の側面16
にも同時にパターンが形成されるため,製造容易であ
る。
【0045】また,搭載用凹部10の壁面は,上記斜面
壁11から構成されているため,ザグリ加工等により,
形成しやすい。また,平行光8を用いているので,絶縁
基板1の上面15と斜面壁11及び底面13との間に間
隙があっても,上面フィルム21のパターンが精度良
く,斜面壁11に投影される。そのため,精度良く斜面
回路51を形成することができる。
【0046】実施例2 本例のリードレスチップキャリア100は,図11に示
すごとく,搭載用凹部10の斜面壁110が,凹形状に
湾曲した曲面である。その他は,上記実施例1と同様で
ある。本例においては,斜面壁110が曲面であるた
め,応力を緩和することができる。その他は,実施例1
と同様の効果を得ることができる。
【0047】実施例3 本例のリードレスチップキャリア100は,図12に示
すごとく,絶縁基板1の下面17に,電子回路59を設
けている。該電子回路59は,放熱層58の周囲に形成
されている。その他は,実施例1と同様である。本例に
おいては,絶縁基板1の下面17にも電子回路59を設
けているため,更なる高密度実装化を図ることができ
る。その他は,実施例1と同様の効果を得ることができ
る。
【0048】実施例4 本例のリードレスチップキャリア101は,図13〜図
15に示すごとく,絶縁基板1の上面15に形成されて
いる電子回路55に,接続用パッド571を設けてい
る。上記接続用パッド571の上には,図15に示すご
とく,半田4等を用いて,実施例1で示したリードレス
チップキャリア100が積層,固定されている。この2
つのリードレスチップキャリア100,101は,積層
型リードレスチップキャリア102を構成している。そ
の他は,実施例1と同様である。本例においても,実施
例1と同様の効果を得ることができる。
【図面の簡単な説明】
【図1】実施例1の,リードレスチップキャリアの断面
図。
【図2】実施例1の,リードレスチップキャリアの斜視
図。
【図3】実施例1の,リードレスチップキャリアの製造
方法における,貫通孔を穿設した絶縁基板の断面図。
【図4】図3の平面図。
【図5】実施例1の,リードレスチップキャリアの製造
方法における,搭載用凹部を形成した絶縁基板の断面
図。
【図6】実施例1の,リードレスチップキャリアの製造
方法における,金属メッキ膜を施した絶縁基板の断面
図。
【図7】実施例1の,リードレスチップキャリアの製造
方法における,平行光照射時の絶縁基板の断面図。
【図8】実施例1の,リードレスチップキャリアの製造
方法における,平行光照射時の絶縁基板の要部斜視図。
【図9】実施例1の,リードレスチップキャリアの製造
方法における,エッチング後の絶縁基板の断面図。
【図10】実施例1の,リードレスチップキャリアの製
造方法における,絶縁基板の切断位置を示す断面図。
【図11】実施例2のリードレスチップキャリアの断面
図。
【図12】実施例3のリードレスチップキャリアの断面
図。
【図13】実施例4のリードレスチップキャリアの断面
図。
【図14】実施例4のリードレスチップキャリアの斜視
図。
【図15】実施例4の積層型リードレスチップキャリア
の断面図。
【図16】従来例のリードレスチップキャリアの断面
図。
【符号の説明】
1...絶縁基板, 10...搭載用凹部, 100,101...リードレスチップキャリア, 11,110...斜面壁, 13...底面, 15...上面, 16...側面, 160...貫通孔, 17...下面, 19...個片部, 191...支持部, 3...電子部品, 30...ボンディングワイヤー, 4...半田, 50...ボンディングパッド, 51...斜面回路, 55,59...電子回路, 56...側面回路, 57,571...接続用パッド, 6...封止樹脂,

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板に電子部品搭載用の搭載用凹部
    を設けてなるリードレスチップキャリアにおいて, 上記搭載用凹部の側壁は,該搭載用凹部の底面から上部
    外方へ広がる斜面壁により構成され,また搭載用凹部の
    底面はボンディングパッドを有し, 上記絶縁基板の上面は電子回路を,その下面は接続用パ
    ッドを有し, 上記絶縁基板の側面は,上記電子回路と接続用パッドと
    の間を接続する側面回路を有し, 上記搭載用凹部の斜面壁は,上記ボンディングパッドと
    電子回路との間を接続する斜面回路を有しており, かつ,上記搭載用凹部の上端は,該搭載用凹部内に搭載
    した電子部品の上端よりも高い位置にあることを特徴と
    するリードレスチップキャリア。
  2. 【請求項2】 請求項1において,上記絶縁基板の上面
    の電子回路には,接続用パッドが設けられていることを
    特徴とするリードレスチップキャリア。
  3. 【請求項3】 請求項2において,上記絶縁基板の下面
    には,電子回路が設けられていることを特徴とするリー
    ドレスチップキャリア。
  4. 【請求項4】 絶縁基板に切断用の貫通孔を穿設すると
    共に,底部から上部外方へ向かう斜面壁を有する電子部
    品搭載用の搭載用凹部を形成し, かつ,上記搭載用凹部の上端は,該搭載用凹部内に搭載
    した電子部品の上端よりも高い位置にあり, 次に,上記貫通孔内も含めて,上記絶縁基板の全表面
    に,金属メッキ膜を施すと共に感光性のエッチングレジ
    スト膜を形成し, 次に,上記絶縁基板の上面にパターン形成用の上面フィ
    ルムを配置すると共に,該上面フィルムの上方から平行
    光を照射し,その後,上記上面フィルムを上記絶縁基板
    の上面から除去し, 次に,上記絶縁基板にエッチングを施して,上記搭載用
    凹部の底面にはボンディングパッドを,搭載用凹部の斜
    面壁には斜面回路を,絶縁基板の上面には電子回路を,
    絶縁基板の側面には側面回路を,更に上記絶縁基板の下
    面に接続用パッドを形成し, その後,上記貫通孔に沿って上記絶縁基板を切断して,
    個片化またはフレーム化することを特徴とするリードレ
    スチップキャリアの製造方法。
  5. 【請求項5】 請求項4において,上記絶縁基板の上面
    に形成された電子回路には,接続用パッドを形成するこ
    とを特徴とするリードレスチップキャリアの製造方法。
  6. 【請求項6】 請求項4,又は5において,上記絶縁基
    板の下面には,電子回路を形成することを特徴とするリ
    ードレスチップキャリアの製造方法。
  7. 【請求項7】 請求項4,5,又は6において,上記エ
    ッチングレジスト膜は,電着塗装法などの湿式方法によ
    り形成されることを特徴とするリードレスチップキャリ
    アの製造方法。
JP31251993A 1993-11-17 1993-11-17 リードレスチップキャリアの製造方法 Expired - Fee Related JP3511656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31251993A JP3511656B2 (ja) 1993-11-17 1993-11-17 リードレスチップキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31251993A JP3511656B2 (ja) 1993-11-17 1993-11-17 リードレスチップキャリアの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003391244A Division JP2004048085A (ja) 2003-11-20 2003-11-20 リードレスチップキャリア

Publications (2)

Publication Number Publication Date
JPH07142818A true JPH07142818A (ja) 1995-06-02
JP3511656B2 JP3511656B2 (ja) 2004-03-29

Family

ID=18030206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31251993A Expired - Fee Related JP3511656B2 (ja) 1993-11-17 1993-11-17 リードレスチップキャリアの製造方法

Country Status (1)

Country Link
JP (1) JP3511656B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1063699A1 (en) * 1998-02-10 2000-12-27 Nissha Printing Co., Ltd. Base sheet for semiconductor module, method for manufacturing base sheet for semiconductor module, and semiconductor module
JP2005005709A (ja) * 2003-06-11 2005-01-06 Samsung Electronics Co Ltd チップ積層パッケージ、連結基板及びチップ連結方法
JP2011096910A (ja) * 2009-10-30 2011-05-12 Panasonic Electric Works Co Ltd 回路基板構造体、これを用いた回路モジュールおよび回路モジュールの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1063699A1 (en) * 1998-02-10 2000-12-27 Nissha Printing Co., Ltd. Base sheet for semiconductor module, method for manufacturing base sheet for semiconductor module, and semiconductor module
EP1063699A4 (en) * 1998-02-10 2007-07-25 Nissha Printing BASIC FOIL FOR SEMICONDUCTOR MODULE, METHOD FOR PRODUCING A BASE FOIL FOR A SEMICONDUCTOR MODULE, AND SEMICONDUCTOR MODULE
JP2005005709A (ja) * 2003-06-11 2005-01-06 Samsung Electronics Co Ltd チップ積層パッケージ、連結基板及びチップ連結方法
JP2011096910A (ja) * 2009-10-30 2011-05-12 Panasonic Electric Works Co Ltd 回路基板構造体、これを用いた回路モジュールおよび回路モジュールの製造方法

Also Published As

Publication number Publication date
JP3511656B2 (ja) 2004-03-29

Similar Documents

Publication Publication Date Title
US6107679A (en) Semiconductor device
TWI387070B (zh) 晶片封裝體及其製作方法
KR100259359B1 (ko) 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
JP3507251B2 (ja) 光センサicパッケージおよびその組立方法
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
JP2002343902A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JP2006294809A (ja) 半導体装置
KR100204163B1 (ko) 반도체장치의 제조방법
JP2000138317A (ja) 半導体装置及びその製造方法
JPH02237053A (ja) 半導体チップの実装方法
US10818579B2 (en) Lead frame and electronic component device
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JPH07142818A (ja) リードレスチップキャリア及びその製造方法
JP4108162B2 (ja) 赤外線データ通信モジュールの製造方法
JPH07235621A (ja) リードレスチップキャリア及びその製造方法
KR20020055687A (ko) 반도체 패키지
JPH0955597A (ja) 半導体装置
JP2004048085A (ja) リードレスチップキャリア
JPH06112674A (ja) 電子部品搭載装置用のヒートシンク
JP2677213B2 (ja) 半導体集積回路装置
KR100319400B1 (ko) 반도체패키지및그제조방법
JP2906756B2 (ja) 電子部品搭載用基板
JP2000286378A (ja) 樹脂封止型半導体装置
JPH08316360A (ja) Ic実装構造
KR100595317B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031229

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080116

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090116

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090116

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100116

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100116

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110116

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120116

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees