JPH01152701A - チップ型電子部品 - Google Patents

チップ型電子部品

Info

Publication number
JPH01152701A
JPH01152701A JP62313248A JP31324887A JPH01152701A JP H01152701 A JPH01152701 A JP H01152701A JP 62313248 A JP62313248 A JP 62313248A JP 31324887 A JP31324887 A JP 31324887A JP H01152701 A JPH01152701 A JP H01152701A
Authority
JP
Japan
Prior art keywords
coating
glass layer
chip
glass
trimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62313248A
Other languages
English (en)
Other versions
JPH0770365B2 (ja
Inventor
Masato Doi
眞人 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP62313248A priority Critical patent/JPH0770365B2/ja
Publication of JPH01152701A publication Critical patent/JPH01152701A/ja
Publication of JPH0770365B2 publication Critical patent/JPH0770365B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明は、コーティングガラスによる抵抗被膜表面の
保護安定性を飛躍的に高めるとともに、コーテイング面
の平滑性を担保して実装操作時での吸着ミスを低減でき
るように改良したチップ型電子部品に関する。
【従来の技術】
回路基板への実装密度の向上および電気的特性の向上を
目的として、種々の電子部品がチップ型に置き換えられ
つつある。このようなチップ型電子部品の代表的なもの
としてのチップ型抵抗器は、次のような製造工程を経て
作製される。 まず、割り溝(スリット)を格子状に形成しながら焼成
したセラミック基板の上面における、上記スリットで囲
まれる複数行複数列の各矩形の領域の両端部に、電極被
膜を一括印刷形成した後、各矩形の単位領域に所定形状
の抵抗被膜を一括印刷形成する。これにより、各矩形の
領域に、その両端に配された電極被膜と、これらの電極
被膜間に導通されるように形成された抵抗被膜とからな
る各単位チップ抵抗器の基本部分が形成される。 この後、各矩形の単位領域における抵抗被膜の表面にア
ンダーコートガラスをコーティングする。 次に、電極間の抵抗を測定しつつ抵抗被膜にトリミング
溝を入れて目標抵抗値をうるためのトリミング工程が行
なわれる。この種の小型の千ノブ抵抗器における抵抗被
膜のトリミングは、レーザ光によって抵抗被膜を加熱・
蒸発させて溝を形成するレーザトリミングが一般的であ
り、このレーザトリミングは、上記のようにアンダーコ
ートガラスでコーティングされた抵抗被膜に対して行な
われる。このようにすると、レーザによる熱で飛散する
抵抗被膜材料が印刷被膜上あるいはすでに形成された溝
上に再付着することが少なくなるので、不具合品の発生
が少なくなり、かつより正確に目標抵抗値とすることが
できる。そうして、上記トリミングによって溝内に露出
する抵抗被膜を保護するために、上記アンダーコートガ
ラスの表面をオーバーコートガラスでコーティングする
。なお、上記アンダーコートガラスによるコーティング
、および、オーバーコートガラスによるコーティングは
、基板上の各矩形の領域に対して、上記電極被膜および
抵抗被膜の形成と同様の手法で、−柄印刷により行なわ
れる。すわなち、コーティング材料として低融点鉛ガラ
スなどを使用し、ペースト状に溶融したガラスを印刷材
料として印刷することにより行なう。 こうして、オーハーコーティング工程まで終了した基板
は、列方向に延びるスリットに沿って分割して一列棒状
の基板片を得、その側縁面ないし側縁に近い裏面に電極
被膜を塗布焼成して形成した後、行方向に延びるスリッ
トに沿って各単位千ノブ抵抗器毎に分割され、最後に、
各分割されたチップ抵抗器の電極部にメブキが施される
【発明が解決しようとする問題点】
ところで、上記のようなチップ型抵抗器は、そのガラス
コートによる保護安定性が厳しく要求されることから、
第9図に厚さ方向の寸法を強調して断面を示すように、
オーバーコートガラスの厚みを比較的厚くせざるをえな
い事情がある。そうすると、比較的小さい(1+n角あ
るいはそれ以下(領域に一度に比較的■の多いガラスを
塗布することとなり、塗布後の表面張力の作用により、
オーバーコートガラスの表面は第9図に示すように凸曲
面状となってしまう。 一方、基板に対してこの種の小型の電子装置を実装する
にあたり、部品ストッカから基板までの電子装置の搬送
を第10図に示すような真空チャックで吸着することに
より行なうことが多いのであるが、上記のように表面が
凸曲面状となった電子部品を正しく吸着し、かつEs 
板上の正確な位置に搬送することが困難であり、実装不
良を来たす確率が高いという問題があった。 さらには、上記のようなチップ型抵抗器は、積層状とし
て実装装置の供給a構に装填されることと関連して、そ
の厚み方向の寸法にも厳しい精度が要求されるが、上記
のように一度に比較的量の多いガラスを塗布することに
よって形成されるオーバコートの厚みHを廠しく管理す
ることが困膝であるという問題もあった。 この発明は、以上のような従来の問題を解決し、ガラス
コーティングによる保護安定性を高度に維持しつつ、部
品の厚み方向の精度の管理が容易であり、しかもコーテ
ィングガラスの表面をより平滑にして真空チャックによ
る吸着ミスの問題をも解決しうるチップ型電子装置の構
造を従供することをその目的とする。
【問題を解決するための手段] 上記の問題を解決するため、この発明では、次の技術的
手段を講じている。すなわち、この発明のチップ型電子
部品は、所定の平面形状の基板片上に、その両端部に形
成された電極被膜と、これらの電極被膜間を導通ずるよ
うに形成された抵抗被膜とを備え、さらに、抵抗被膜上
には、トリミング前に塗布されるアンダーコートガラス
層と、トリミング後に塗布されるミディアムコートガラ
ス層と、その上層に形成されるオーバーコートガラス層
との三層からなる保護コーティングが施されていること
を特徴とする。 【作用および効果】 本発明では、従来のこの種のチップ型電子部品において
トリミング後に形成されるオーバーコートガラス層が、
ミディアムコートガラス層とオーバーコートガラス層の
二層に分けられている。したがって、ミディアムコート
ガラスおよびオーバーコートガラスを各薄状に塗布しつ
つ、最終的に十分な厚みの保護コーティングを形成する
ことができる。 そうして、ミディアムコートガラスおよびオーバーコー
トガラスをそれぞれ薄状に塗布することができるから、
各コートガラスの塗布時においてその表面が凸曲面状と
なることがなく、したがって比較的厚いコーティングガ
ラスを一度に塗布する必要のあった従来例のように保護
コーティングの表面が凸曲面状となることがなく、平滑
面状となる。したがって、真空チャックによる吸着も正
しく行なわれ、従来のように実装不良が起こる確率も著
しく低減される。 そうして、各コートガラス層を薄くできることから、塗
布時での表面張力の影響も少なく、したがって、各コー
トガラス層の厚みの管理を正確に行なうことができる。 このことは、最終的な電子部品の厚み寸法の精度の著し
い向上につながる。
【実施例の説明】
以下、本発明の実施例を図面を参照しつつ具体的に説明
する。なお、実施例は、チップ型抵抗器に本発明を適用
したものである。チップ型抵抗器は次のような手順で作
製され、かつその途中の工程である保護コーティング形
成工程において本発明構造が採用される。 まず、第60および第1図に示すように、等間隔複数本
の横スリノ)la・・・と等間隔複数本の縦スリット1
b・・・とからなる格子状の割り溝が表面に形成された
セラミック基板1における、上記各スリット1a・・・
、1b・・・で囲まれた矩形の各単位領域A・・・に、
第1図に詳示するようにしてその両端部の電極被膜2・
・・および抵抗被膜3が・・・、つづいて−柄印刷形成
される。これにより、一対の電極被膜2,2と、これら
の間に導通配置される抵抗被膜3とを備える単位チップ
抵抗器Cの基本形が、単一のセラミック基板上に複数行
複数列に一括形成されることとなる。上記電極被膜2・
・・および抵抗被膜3は、それぞれペースト状とした電
極材料および抵抗材料を印刷によってセラミック基板上
に所定形状に塗布し、そうして焼成・固化するなどして
形成される。 こうして得られたセラミック基板上に、まず、第2図に
示すように、アンダーコートガラス層4を形成する。こ
のアンダーコートガラス層4は、平面視において上記抵
抗被膜3を各別に覆う平面視矩形状に塗布・形成される
。このアンダーコートガラス層4の形成も、上記電極被
膜および抵抗被膜の形成と同様、印刷手法によって行な
われる。 すなわち、低融点ガラスをペースト状に溶融したものを
印刷手法によって各領域A・・・に−括塗布し、かつ焼
成・固化させる。このようにアンダーコートガラス層4
が形成された状態において、各電極被膜2に測定プロー
ブをあてて抵抗値を計測しつつ、レーザ光によって抵抗
被膜3・・・に図示しない溝を入れて所望の抵抗値をう
るレーザ・トリミングが行なわれる。 続いて、第3図に示すように、各抵抗被膜3およびアン
ダーコートガラス層4の上に、ミディアムコートガラス
層5が形成される。本例ではこれを、列方向(各図にお
いて縦方向)に並ぶ単位チップ抵抗器群に対して列方向
に連続する帯状に形成している。もちろん、帯の幅は、
アンダーコートガラス層4を幅方向に十分覆う寸法とさ
れる。 この結果、各単位チップ抵抗器Cにおいてミディアムコ
ートガラスN5は、列方向に対向する、第3図の上下両
縁問いっばいに形成される。なお、このミディアムコー
トガラス層5の形成手法も上記と同様である。 さらに続いて、第4図に示すように、上記ミディアムコ
ートガラス層5の上に、オーバーコートガラス層6・・
・が形成される。本例では、上記平面視矩形のアンダー
コートガラス層4を覆う大きさの矩形平面視形状として
いる。上述のように列方向に帯状に形成したミディアム
コートガラス層5の上に各矩形形状をしたオーバーコー
トガラス層6を形成する結果、各単位チップ抵抗器毎に
見れば、列方向の縁において、オーバーコートガラス層
6の下からミディアムコートガラス層5がチップの側端
縁まで露出することとなる。 そうして、上記ガラスコーティング工程を終えた後、セ
ラミック基i反1を、縦スリット1b・・・にそって分
割して図示しない基板棒状片を得て、その側縁面ないし
側縁面近傍の裏面に電極被膜を塗布焼成して電極部7を
形成する。そして、最後に、上記基板棒状片を、横スリ
・2トla・・・で分離して各単位領域A・・・ごとの
基板片1cに分割し、第5図に示すような単位チップ毎
に分割されたチップ抵抗器Cを得る。fi電極部には通
常、ハンダメツキが施される。 上述の工程を経て得られる本発明のチップ型電子装置は
、第7図および第8図にその厚み方向の寸法を強調して
示す断面図から明らかなように、抵抗被膜3上のガラス
コーティングが、アンダーコートガラス層4、ミディア
ムコートガラス層5、および、オーバーコートガラス層
6の三層構造となっている。したがって、高いコーティ
ング安定性を得るために比較的厚い合計コーティング厚
みを必要としても、各コーティングガラスを薄く塗布す
ることができ、したがって全体としてのコーティングの
J7みの管理が容易となって、とくに厚み方向の寸法精
度が従来に比して飛躍的に向上するとともに、−度に分
量の多い溶融ガラスを塗布して所定の厚みを得る従来例
のように表面張力の影響による表面の凸曲面化傾向がな
くなり、コーティング表面を平滑面とすることができる
。その結果、真空チャックによる吸着ミスが少なく、か
つ寸法精度がよく、しかも保護コーティングの信顛性の
すぐれたチップ型電子装置が達成される。 しかも、本例においては、ミディアムコートガラス層5
を列方向の帯状に形成していることから、この印刷の列
方向の位置決めがラフで良くて印刷効率が向上するとと
もに、オーバーコートガラス層5を粘りのある性質のガ
ラスによって各チップにおいて独立した矩形状とすると
、かりにチップの側縁に鉢物が当たってミディアムコー
トガラス層5に欠けが生じてもこの欠けがオーバーコー
トガラス層5の領域内まで進行することがなく、保護コ
ートの信幀性が依然として維持されるという効果もある
。 なお、本発明の範囲は上述した実施例に限定されるもの
ではなく、たとえば、上記実施例では本発明をチップ型
抵抗器に適用しているが、他のチップ型電子部品におい
て保護ガラスコーティングを必要とするものにも本発明
を適用できる。
【図面の簡単な説明】
第1図は電極被膜および抵抗被膜の形成を終えた時点で
のセラミック基板の部分平面図、第2図はアンダーコー
トガラス層の形成を終えた時点でのセラミック基板の拡
大部分平面図、第3図はミディアムコートガラス層の形
成を終えた時点でのセラミック基板の拡大部分平面図、
第4図はオーバーコートガラス層の形成を終えた時点で
のセラミック基板の拡大部分平面図、第5図はチ・ノブ
型抵抗器の完成品の平面図、第6図はセラミック基板そ
れ自体の平面図、第7図は第5図の■−■線拡大断面図
、第8図は第5図の■−■線拡大断面図、第9図は従来
例を示す拡大断面図、第1O図は従来例の説明図である
。 l・・・セラミック基)反、2・・・ipi基)反、3
・・・1氏抗被膜、4・・・アンダーコートガラス層、
5・・・ミディアムコートガラス層、6・・・オーバー
コートガラス層。

Claims (1)

    【特許請求の範囲】
  1. (1)所定の平面形状の基板片上に、その両端部に形成
    された電極被膜と、これらの電極被膜間を導通するよう
    に形成された抵抗被膜とを備えるチップ型電子部品にお
    いて、 上記抵抗被膜上には、トリミング前に塗布 されるアンダーコートガラス層と、トリミング後に塗布
    されるミディアムコートガラス層と、その上層に塗布さ
    れるオーバーコートガラス層との三層からなる保護コー
    ティングが施されていることを特徴とする、チップ型電
    子部品。
JP62313248A 1987-12-10 1987-12-10 チップ型電子部品 Expired - Fee Related JPH0770365B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62313248A JPH0770365B2 (ja) 1987-12-10 1987-12-10 チップ型電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62313248A JPH0770365B2 (ja) 1987-12-10 1987-12-10 チップ型電子部品

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP8155706A Division JP2887581B2 (ja) 1996-06-17 1996-06-17 チップ型電子部品
JP8155702A Division JP2979290B2 (ja) 1996-06-17 1996-06-17 チップ型抵抗器およびその製造方法

Publications (2)

Publication Number Publication Date
JPH01152701A true JPH01152701A (ja) 1989-06-15
JPH0770365B2 JPH0770365B2 (ja) 1995-07-31

Family

ID=18038906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62313248A Expired - Fee Related JPH0770365B2 (ja) 1987-12-10 1987-12-10 チップ型電子部品

Country Status (1)

Country Link
JP (1) JPH0770365B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04134803U (ja) * 1991-06-06 1992-12-15 アルプス電気株式会社 チツプ抵抗器
WO1997002579A1 (fr) * 1995-07-05 1997-01-23 Rohm Co., Ltd. Dispositif de puce a plusieurs elements et son procede de fabrication
US6144287A (en) * 1996-06-26 2000-11-07 Rohm Co., Ltd. Chip resistor and method for manufacturing the same
US6304167B1 (en) * 1997-07-09 2001-10-16 Matsushita Electric Industrial Co., Ltd. Resistor and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS598302A (ja) * 1982-07-06 1984-01-17 松下電器産業株式会社 角形チツプ抵抗器の製造方法
JPS59146901U (ja) * 1983-03-18 1984-10-01 松下電器産業株式会社 角形チツプ状電子部品
JPS6027104A (ja) * 1983-07-22 1985-02-12 ロ−ム株式会社 チツプ抵抗器の製造方法
JPS6270401U (ja) * 1985-10-23 1987-05-02
JPS62120301U (ja) * 1986-01-22 1987-07-30

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS598302A (ja) * 1982-07-06 1984-01-17 松下電器産業株式会社 角形チツプ抵抗器の製造方法
JPS59146901U (ja) * 1983-03-18 1984-10-01 松下電器産業株式会社 角形チツプ状電子部品
JPS6027104A (ja) * 1983-07-22 1985-02-12 ロ−ム株式会社 チツプ抵抗器の製造方法
JPS6270401U (ja) * 1985-10-23 1987-05-02
JPS62120301U (ja) * 1986-01-22 1987-07-30

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04134803U (ja) * 1991-06-06 1992-12-15 アルプス電気株式会社 チツプ抵抗器
WO1997002579A1 (fr) * 1995-07-05 1997-01-23 Rohm Co., Ltd. Dispositif de puce a plusieurs elements et son procede de fabrication
US5982273A (en) * 1995-07-05 1999-11-09 Rohm Co., Ltd. Multi-element type chip device and process for making the same
US6144287A (en) * 1996-06-26 2000-11-07 Rohm Co., Ltd. Chip resistor and method for manufacturing the same
US6304167B1 (en) * 1997-07-09 2001-10-16 Matsushita Electric Industrial Co., Ltd. Resistor and method for manufacturing the same

Also Published As

Publication number Publication date
JPH0770365B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
JP3637124B2 (ja) チップ型抵抗器の構造及びその製造方法
US20090322468A1 (en) Chip Resistor and Manufacturing Method Thereof
JPH01152701A (ja) チップ型電子部品
JP5042420B2 (ja) チップ抵抗器の製造方法
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP3309010B2 (ja) 電子部品の製造方法
JP2887581B2 (ja) チップ型電子部品
JPS6156486A (ja) 厚膜基板
JPH04127401A (ja) チップ型サーミスタおよびその製造方法
JP2979290B2 (ja) チップ型抵抗器およびその製造方法
US4694568A (en) Method of manufacturing chip resistors with edge around terminations
JPS63172401A (ja) チツプ抵抗器、その集合体及びチツプ抵抗器の製造方法
JPH0563007B2 (ja)
JPH0521204A (ja) 角形チツプ抵抗器およびその製造方法
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
JP2000030902A (ja) チップ型抵抗器とその製造方法
JP3297642B2 (ja) チップ抵抗器
JP4504577B2 (ja) チップ形抵抗器の製造方法
JP2006024767A (ja) チップ抵抗器の製造方法
JP2806802B2 (ja) チップ抵抗器
JPH05135902A (ja) 角形チツプ抵抗器およびその製造方法
JPS5941282B2 (ja) 抵抗素子、抵抗素子集合体およびその製造方法
JP3772270B2 (ja) 小型電子部品の製造方法およびチップ抵抗器
TW202249038A (zh) 晶片零件
JPH0513201A (ja) 角形チツプ抵抗器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees